JP3985391B2 - 電気光学装置の駆動方法、電気光学装置および電子機器 - Google Patents
電気光学装置の駆動方法、電気光学装置および電子機器 Download PDFInfo
- Publication number
- JP3985391B2 JP3985391B2 JP17707999A JP17707999A JP3985391B2 JP 3985391 B2 JP3985391 B2 JP 3985391B2 JP 17707999 A JP17707999 A JP 17707999A JP 17707999 A JP17707999 A JP 17707999A JP 3985391 B2 JP3985391 B2 JP 3985391B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- signal
- circuit
- clock signal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、消費電力を極めて低く抑えて、特に携帯型電子機器に適用して好適な電気光学装置の駆動方法、電気光学装置および電子機器に関する。
【０００２】
【従来の技術】
近年、電気光学材料の電気光学変化を用いて表示等を行う電気光学装置、特に、携帯電話のような携帯型電子機器に用いられる表示装置には、より多くの情報が表示できるように、さらに、単純なオンオフのみならず、豊かな階調表示できるように、要求されている。一方、携帯型電子機器は、電池駆動が原則であるため、低消費電力であることが強く求められている。すなわち、携帯型電子機器に用いられる電気光学装置には、高解像度化、高画質化と、低消費電力化という一見すると相矛盾する２つの要求を同時に解決することが求められている。
【０００３】
これを解決する１つの方策として、高い画質が要求される場合には、表示画素を階調表示とする一方、それ以外の場合には、オンまたはオフのいずれかとする２値表示として、高画質化と低消費電力化との両立を図る試みがなされている。さらに、高解像度が要求される場合には、全画面表示とする一方、それ以外の場合には、画面の一部領域だけを表示させて、他の領域を非表示状態として、その分、低消費電力化を図る試みもなされている。
【０００４】
【発明が解決しようとする課題】
しかしながら、高い画質が要求されない場合に、２値表示を行っても、さらに、画面の一部領域だけを表示させても、意外に低消費電力化が図られないという問題が発生した。あるいは、これだけでは、低消費電力化が未だ不十分であるという問題が発生した。
【０００５】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、さらなる低消費電力化を可能とする電気光学装置の駆動方法、および、電気光学装置、並びに、この電気光学装置を備えた電子機器を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するために本発明に係る電気光学装置の駆動方法は、高周波クロック信号を発振する高周波発振回路と、前記高周波クロック信号よりも低周波数の低周波クロック信号を発振する低周波発振回路とを備えるとともに、複数の走査線と複数のデータ線との各交差に対応して設けられた画素を駆動する電気光学装置の駆動方法であって、所定の第１の場合には、前記低周波発振回路による発振を停止させるとともに、選択した走査線との交差に対応して設けられた画素へのデータ信号を、当該画素の階調に対応するように、前記高周波クロック信号に基づいて生成して、当該画素に対応するデータ線を介して供給する一方、前記第１の場合とは異なる第２の場合には、前記高周波発振回路による発振を停止させるとともに、当該画素へのデータ信号を、オン表示またはオフ表示のいずれかに対応するように、前記低周波クロック信号に基づいて生成して、当該画素に対応するデータ線を介して供給することを特徴としている。
【０００７】
本発明によれば、第１の場合には、低周波発振回路による発振が停止するとともに、画素の階調に対応したデータ信号が高周波クロック信号に基づいて生成される一方、第１の場合とは異なる第２の場合には、高周波発振回路による発振が停止するとともに、オン表示またはオフ表示のいずれかに対応したデータ信号が低周波クロック信号に基づいて生成される。したがって、第１の場合でも、第２の場合でも、高周波発振回路または低周波発振回路のいずれかによる発振が停止するので、その分、消費される電力が抑えられることとなる。特に、高周波クロック信号の周波数は、低周波クロック信号の周波数よりも高いので、容量等に起因して消費される電力は無視できない程に大きいが、本発明によれば、第２の場合では、高周波発振回路による高周波クロック信号の発振が停止するので、発振により消費される電力のみならず、容量に起因して消費される電力も抑えられることとなる。
【０００８】
ここで、本発明において、前記第１の場合とは、前記画素において、階調表示を行う場合であり、前記第２の場合とは、前記画素において、オン表示またはオフ表示のいずれかとする２値表示を行う場合であることが考えられる。こうすると、２値表示の場合には本来不必要な高周波クロック信号の発振が停止するので、その分だけ、電力の消費を抑えられるからである。なお、階調表示を行うか、２値表示を行うかについては、表示データ等を識別する何らかの判断機構や、いずれかの表示の指定をユーザに対して設定させる機構などを設けることで選択することが可能である。
【０００９】
さて、本発明において、前記階調表示を行う場合には、前記高周波クロック信号から、前記階調表示を行うための階調制御信号を生成し、この階調制御信号にしたがって前記データ信号を生成する一方、前記２値表示を行う場合には、前記階調制御信号の生成を停止させる方法が望ましい。本発明では、上述したように２値表示の場合、高周波クロック信号の発振を停止させるが、この方法のように、階調制御信号の生成についても停止させることで、階調に対応したデータ信号の変調動作を完全に停止させることができ、その分、消費電力をさらに抑えることができる。
【００１０】
また、本発明において、前記階調表示から前記２値表示に移行する際には、前記低周波発振回路による発振を開始させた後、所定の期間が経過したならば、前記高周波発振回路による発振を停止させる一方、前記２値表示から前記階調表示に移行する際には、前記高周波発振回路による発振を開始させた後、所定の期間が経過したならば、前記低周波発振回路による発振を停止させる方法が望ましい。一般に、発振回路においては、発振の開始直後にその発振状態が安定しないが、この方法によれば、階調表示または２値表示のうち、一方の表示から他方の表示へ移行する際、一時的に、高周波発振回路および低周波発振回路の双方が発振して、所定の期間経過後、不要となる発振回路が停止するので、移行に際して、安定な発振状態が維持されることになる。このため、発振不安定に起因して、画像が不安定となることが防止される。
【００１１】
さらに、本発明において、一部の画素のみを表示領域とするときには、当該表示領域に属する画素において、強制的に前記２値表示を行う方法が望ましい。このように、一部の画素のみを表示領域とし、他の画素を非表示とすると（部分表示の場合）、その分、電力の消費を抑えることができる。くわえて、このような部分表示を行うとき、ユーザが必要な情報のみを認識できれば良いので、表示領域に属する画素においては、２値表示で十分である。そこで、部分表示を行うときには、強制的に２値表示として、不必要な高周波クロック信号の発振を停止させることで、電力の消費をさらに低く抑えることができる。
【００１２】
また、上記目的を達成するために本発明に係る電気光学装置は、複数の走査線と複数のデータ線との各交差に対応して画素が設けられた電気光学装置であって、高周波クロック信号を発振する高周波発振回路と、前記高周波クロック信号よりも低周波数の低周波クロック信号を発振する低周波発振回路と、所定の第１の場合には、前記低周波発振回路による発振の停止を指示する一方、前記第１の場合とは異なる第２の場合には、前記高周波発振回路による発振の停止を指示する指示回路と、走査信号について、前記第１の場合に、前記高周波クロック信号に基づいて生成する一方、前記第２の場合に、前記低周波クロック信号に基づいて生成して、それぞれ、前記走査線に順次供給する走査線駆動回路と、前記走査信号の供給によって選択された走査線であって、当該走査線との交差に対応して設けられた画素へのデータ信号について、前記第１の場合には、当該画素の階調に対応するように、前記高周波クロック信号に基づいて生成する一方、前記第２の場合には、オン表示またはオフ表示のいずれかに対応するように、前記低周波クロック信号に基づいて生成して、それぞれ、当該画素に対応するデータ線を介して供給するデータ線駆動回路とを具備することを特徴としている。
【００１３】
本発明によれば、第１の場合には、低周波発振回路による発振が停止するとともに、走査信号が高周波クロック信号に基づいて生成される一方、画素の階調に対応したデータ信号が高周波クロック信号に基づいて生成される。また、第１の場合とは異なる第２の場合には、高周波発振回路による発振が停止するとともに、走査信号が低周波クロック信号に基づいて生成される一方、オン表示またはオフ表示のいずれかに対応したデータ信号が低周波クロック信号に基づいて生成される。したがって、第１の場合でも、第２の場合でも、高周波発振回路または低周波発振回路による発振が停止するので、その分、消費される電力が抑えられることとなる。特に、高周波クロック信号の周波数は、低周波クロック信号の周波数よりも高いので、容量等に起因して消費される電力は無視できない程に大きいが、本発明によれば、第２の場合において、高周波発振回路による高周波クロック信号の発振が停止するので、発振により消費される電力のみならず、容量に起因して消費される電力も抑えられることとなる。
【００１４】
ここで、本発明において、第１の場合とは、前記画素において、階調表示を行う場合であり、前記第２の場合とは、前記画素において、オン表示またはオフ表示のいずれかとする２値表示を行う場合であることが望ましい。こうすると、２値表示の場合には本来不必要な高周波クロック信号の発振が停止するので、その分だけ、電力の消費を抑えられるからである。なお、階調表示を行うか、２値表示を行うかについては、上述した駆動方法と同様に、表示データ等を識別する何らかの判断機構や、いずれかの表示をユーザに対して設定させる機構などを設けることで選択することができる。
【００１５】
さて、本発明において、前記高周波クロック信号から、前記階調表示を行うための階調制御信号を生成する階調制御信号生成回路を備え、前記階調表示を行う場合、前記データ線駆動回路は、前記階調制御信号にしたがって前記データ信号を生成する一方、前記２値表示を行う場合、前記指示回路は、前記高周波発振回路による発振の停止とともに、前記階調制御信号生成回路による前記階調制御信号の生成の停止を指示する構成が望ましい。本発明では、上述したように２値表示の場合に、高周波クロック信号の発振を停止させるが、この構成のように、階調制御信号の生成についても停止させることで、階調に対応したデータ信号の変調動作を完全に停止させることができ、その分、消費電力をさらに抑えることができる。
【００１６】
また、本発明において、前記指示回路は、前記階調表示から前記２値表示に移行する際には、前記低周波発振回路による発振の開始を指示した後、所定の期間が経過したならば、前記高周波発振回路による発振の停止を指示する一方、前記２値表示から前記階調表示に移行する際には、前記高周波発振回路による発振の開始を指示した後、所定の期間が経過したならば、前記低周波発振回路による発振の停止を指示する構成が望ましい。一般に、発振回路においては、発振の開始直後にその発振状態が安定しないが、この構成によれば、階調表示または２値表示のうち、一方の表示から他方の表示へ移行する際、一時的に、高周波発振回路および低周波発振回路の双方が発振して、所定の期間が経過したならば、不要となる発振回路が停止するので、移行に際して、安定な発振状態が維持されることになる。このため、発振不安定に起因して、画像が不安定となることが防止される。
【００１７】
さらに、本発明において、一部の画素のみを表示領域とするときには、当該表示領域に属する画素を強制的に前記２値表示とする構成が望ましい。このように、一部の画素のみを表示領域とし、他の画素を非表示とすると（部分表示の場合）、その分、電力の消費を抑えることができる。さらに、このような部分表示を行うとき、ユーザが必要な情報のみを認識できれば良いので、表示領域に属する画素においては、２値表示で十分である。この２値表示では、不必要な高周波クロック信号の発振が停止するので、その分だけ、電力の消費をさらに低く抑えることができる。くわえて、このような部分表示を行うとき、ユーザが必要な情報のみを認識できれば良いので、表示領域に属する画素においては、２値表示で十分である。そこで、部分表示を行うときには、強制的に２値表示として、不必要な高周波クロック信号の発振を停止させることで、電力の消費をさらに低く抑えることができる。
【００１８】
さて、このような部分表示を行う構成において、前記データ線駆動回路は、前記画素に対応する領域を有するメモリを備え、走査期間において、前記表示領域を走査する期間には、これに対応して前記メモリから表示データを読み出すとともに、当該表示データに基づいて、オン表示またはオフ表示のいずれかに対応するデータ信号を生成する一方、前記表示領域を走査しない期間には、これに対応して前記メモリからの読み出しを停止する構成が望ましい。この構成において、非表示領域に属する走査線が選択されたときとは、表示を行う必要がないときである。本発明によれば、このようなときに、メモリの読み出しが停止されるので、これに伴って消費電力が抑えられる結果、さらなる低消費電力化が図られることとなる。
【００１９】
加えて、本発明においては、前記画素は、スイッチング素子により駆動される構成が望ましい。この構成によれば、スイッチング素子によりオン画素とオフ画素とが電気的に分離されるので、コントラストやレスポンスなどが良好であり、かつ、高精細な表示が可能となる。なお、このようなスイッチング素子としては、例えば、ＴＦＤ（Thin Film Diode：薄膜ダイオード）のような２端子型スイッチや、ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）のような３端子型スイッチなどを用いることができるが、前者の２端子型スイッチの方が、製造プロセスが簡略化される点、および、走査線とデータ線との配線短絡が発生しない点において有利である。
【００２０】
加えて、上記目的を達成するために本発明に係る電子機器にあっては、上記電気光学装置を備えることを特徴としている。したがって、この電子機器にあっては、上述したように、電気光学装置において、画質劣化の発生を抑えた上で、高解像度化や、なお一層の低消費電力化を図ることが可能となる。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００２２】
＜第１実施形態＞
はじめに、本発明の第１実施形態に係る電気光学装置として、電気光学材料に液晶を用いた液晶装置であって、画素をＴＦＤにより駆動するアクティブマトリクス型の液晶装置について説明する。この液晶装置は、素子基板と対向基板とが互いに一定の間隙を保って貼付され、この間隙に電気光学材料たる液晶が挟持された構成となっている。
【００２３】
図１は、第１実施形態に係る液晶装置の電気的な構成を示すブロック図である。この図において、複数本のデータ線２１２は上記素子基板に形成される一方、複数本の走査線３１２は上記対向基板に形成されるものであり、このうち、データ線２１２が列（Ｙ）方向に、走査線３１２が行（Ｘ）方向に、それぞれ延在して配列する一方、データ線２１２と走査線３１２との各交差において画素１１６が形成されている。ここで、各画素１１６は、液晶表示要素（液晶層）１１８と、スイッチング素子の一例であって、上記素子基板に形成されるＴＦＤ（Thin Film Diode）２２０との直列接続からなる。さらに、液晶層１１８は、ＴＦＤ２２０に接続された矩形状の画素電極と、電極として作用する走査線３１２と、これら両電極間に挟持された液晶とから構成される。なお、本実施形態にあっては、説明の便宜上、走査線３１２の総数を２００本とし、データ線２１２の総数を１６０本として、２００行×１６０列のマトリクス型表示装置として説明するが、本発明をこれに限定する趣旨ではない。
【００２４】
さて、データ線駆動回路２５０は、各データ線２１２に、データ信号Ｘ１〜Ｘ１６０をそれぞれ供給するものであり、走査線駆動回路３５０は、各走査線３１２に、走査信号Ｙ１〜Ｙ２００をそれぞれ供給するものである。
【００２５】
なお、図１において、ＴＦＤ２２０がデータ線２１２の側に接続され、液晶層１１８が走査線３１２の側に接続されているが、これとは逆に、ＴＦＤ２２０をが走査線３１２の側に、液晶層１１８がデータ線２１２の側に、それぞれ接続される構成でも同じことである。
【００２６】
次に、制御回路４００は、データ線駆動回路２５０、走査線駆動回路３５０および駆動電圧形成回路５００に対して、後述する各種制御信号やクロック信号などを供給するものである。なお、データ線駆動回路２５０、走査線駆動回路３５０および制御回路４００の詳細についても、後述することとする。
【００２７】
また、駆動電圧形成回路５００は、制御回路４００による制御の下、データ信号として用いられる電圧レベルＶＤＰ、ＶＤＮ、および、走査信号として用いられる電圧レベルＶＳＰ、ＶＨＰ、ＶＨＮ、ＶＳＮをそれぞれ生成するものである。なお、電圧レベルＶＤＰ、ＶＨＰは同一レベルとして共用され、同様に、電圧レベルＶＤＮ、ＶＨＮは同一レベルで共用されるが、説明の便宜上、これら電圧レベルを別個の表記として説明することとする。
【００２８】
＜制御回路＞
次に、制御回路４００の詳細構成について説明する。図２は、制御回路４００の構成を示すブロック図である。図において、低周波発振回路４００２は、制御信号ＬＥＮＢがＨレベルの場合に、低周波クロック信号ＬＣＫ２を発振して出力するものである。一方、高周波発振回路４００４は、制御信号ＨＥＮＢがＨレベルの場合に、高周波クロック信号ＨＣＫを発振して出力するものである。次に、分周回路４００６ａは、高周波クロック信号ＨＣＫを分周して、その周波数を、低周波発振回路４００２による低周波クロック信号ＬＣＫ２と同程度の周波数にまで低下させたクロック信号ＬＣＫ１を出力するものである。
【００２９】
ここで、本実施形態では、後述するように、１水平走査期間を前半期間と後半期間とに２分割して駆動を行う構成となっているので、低周波クロック信号ＬＣＫ１またはＬＣＫ２は、１／２水平走査期間を規定するために用いられる。すなわち、低周波クロック信号ＬＣＫ１またはＬＣＫ２は、１水平走査期間の１／２の周期を有する信号である。このため、低周波クロック信号ＬＣＫ１、ＬＣＫ２の周波数は、３０ｋＨｚ程度である。これに対し、分周前における高周波クロック信号ＨＣＫの周波数は、低周波クロック信号ＬＣＫ２の周波数と比較して、数十〜数百倍程度に高く設定されている。
【００３０】
一方、階調制御信号生成回路４００８は、低周波クロック信号ＬＣＫ１で規定される１／２水平走査期間において、階調を示す表示データのウェイトに応じて高周波クロック信号ＨＣＫを配列させることにより、図１０に示されるような階調制御信号ＧＣＰを生成するものである。ここで、高周波クロック信号ＨＣＫの供給が停止されると、階調制御信号生成回路４００８も、階調制御信号ＧＣＰの生成を停止する構成となっている。なお、図１０において、階調制御信号ＧＣＰは、説明の便宜のために等ピッチで配列しているが、電気光学装置における電圧−透過率特性に応じてその特性の非線形性を補償するように、パルス間隔を異ならせるように設定することが望ましい。
【００３１】
また、セレクタ４０１０は、制御信号ＳＥＬがＨレベルである場合には、低周波発振回路４００２による低周波クロック信号ＬＣＫ２を選択する一方、制御信号ＳＥＬがＬレベルである場合には、分周回路４００６ａによる低周波クロック信号ＬＣＫ１を選択して、それぞれ低周波クロック信号ＬＣＫとして制御信号生成回路４０１２ａに供給するものである。
【００３２】
ここで、本実施形態の液晶装置にあっては、全画素において中間階調の表示が可能な階調表示モード、または、全画素においてオンオフのいずれかの表示とする２値表示モードの、表示モードで表示動作を行う構成となっている。モード指示信号ＢＷは、この２つの表示モードのいずれかを、制御信号生成回路４０１２ａに対し指示する信号であって、Ｌレベルの場合に階調表示モードを指示し、Ｈレベルの場合に２値表示モードを指示する信号である。なお、モード指示信号ＢＷについては、表示内容を規定するＣＰＵ（図示省略）が制御信号生成回路４０１２ａに供給する構成としても良いし、別途設けられたスイッチ（図示省略）などの設定内容が反映される構成として良いし、制御信号生成回路４０１２ａ自身がモード指示信号ＢＷを生成して表示モードを決定する構成としても良い。ＣＰＵによって指示信号ＢＷを制御する場合には、ＣＰＵが所定時間を計数して電子機器全体をスタンバイ状態にする際に、表示装置もそれに応じて階調表示モードから２値表示モードへと切替えるように指示信号ＢＷを生成するとよい。
【００３３】
さて、制御信号生成回路４０１２ａは、指示回路として機能するものであり、セレクタ４０１０によって選択された低周波クロック信号ＬＣＫにしたがって各種制御信号やクロック信号など（ＰＤ、ＹＤ、ＹＣＬＫ、ＭＹ、ＩＮＨ、ＬＰ、ＭＸ、ＲＥＳ、ＳＥＬ等）を生成して、データ線駆動回路２５０や走査線駆動回路３５０に供給するとともに、モード指示信号ＢＷによって指示される表示モードにしたがって制御回路４００の各部を制御する。
【００３４】
ここで、説明の便宜上、制御信号生成回路４０１２ａによって生成される信号のうち、データ線駆動回路２５０および走査線駆動回路３５０の駆動のために供給される信号について簡単に説明する。第１に、部分表示制御信号ＰＤは、ある走査線３１２に含まれる画素領域だけ表示状態とし、それ以外の走査線３１２に含まれる画素領域については非表示領域とする場合（部分表示の場合）には、表示領域に含まれる走査線３１２が選択されて走査される期間だけＨレベルとなり、それ以外の期間ではＬレベルとなる信号である。第２に、開始パルスＹＤは、図５に示されるように、１垂直走査期間（１フレーム）の最初に出力されるパルスである。第３に、クロック信号ＹＣＬＫは、走査線側の基準信号であり、図５に示されるように、１水平走査期間に相当する１Ｈの周期を有する。第４に、交流駆動信号ＭＹは、走査線側において液晶画素を交流駆動するために用いる信号であり、図５に示されるように、１水平走査期間１Ｈ毎に信号レベルが反転し、かつ、同一の走査線が選択される水平走査期間においては１フレーム毎に信号レベルが反転する。このため、交流駆動信号ＭＹによって、１水平走査期間毎に走査信号の極性が反転し、かつ、その極性が１フレーム毎に反転されることとなる。第５に、制御信号ＩＮＨは、１水平走査期間の後半期間を選択するための信号であり、図５に示されるように、当該後半期間にＨアクティブとなる。第６に、ラッチパルスＬＰは、データ線側において、データ信号をラッチするためのものであり、図１０に示されるように、１水平走査期間の最初に出力されるパルスである。第７に、リセット信号ＲＥＳは、データ線側において１水平走査期間の前半期間と後半期間とを規定するためのパルスであり、図１０に示されるように、前半期間と後半期間との最初に出力される。第８に、交流駆動信号ＭＸは、データ線側において液晶画素を交流駆動するために用いる信号であり、図１０に示されるように、ある水平走査期間１Ｈの後半期間から次の水平走査期間１Ｈの前半期間まで同レベルを維持し、その後、レベル反転する信号である。なお、１水平走査期間の後半期間における交流駆動信号ＭＸと、同期間における交流駆動信号ＭＹとは、互いに反転レベルとなるように設定される。
【００３５】
次に、制御信号生成回路４０１２ａによって生成される信号のうち、モード指示信号ＢＷによって指示される表示モードにしたがって、各部を制御する制御信号について説明する。
【００３６】
まず、第１に、制御信号ＳＥＬは、形式的には、セレクタ４０１０の選択を制御する信号であるが、実質的には、本実施形態の液晶装置において、部分表示を行わない場合の表示モードを規定する信号である。すなわち、部分表示を行わない場合の表示モードの指示については、モード指示信号ＢＷによってなされるが、本実施形態では、モード指示信号ＢＷによって直ちに表示モードが変更されるのではなく、セレクタ４０１０によってクロック信号を切り替えて初めて表示モードが変更される構成となっている。なお、部分表示を行わない場合の表示モードは、制御信号ＳＥＬがＬレベルであれば階調表示モードであり、制御信号ＳＥＬがＨレベルであれば２値表示モードとする。また、本実施形態にあって、部分表示を行う場合には、表示モードを強制的に２値表示モードに移行する構成となっている。この理由は、部分表示を行う目的が、必要な部分だけを表示領域として、その分、消費電力を抑える点にあって、一部領域だけを表示領域とする場合には、そもそも高い画質が要求されないので、階調表示を行う必要がないからである。第２に、制御信号ＨＥＮＢは、高周波発振回路４００４における高周波クロック信号ＨＣＫの発振を制御する信号であって、表示モードが移行状態になく、すなわち、定常状態において階調表示モードであればＨレベルとなり、２値表示モードであればＬレベルとなる信号である。ただし、制御信号ＨＥＮＢは、定常状態において階調表示モードであっても、部分表示を行う場合にはＬレベルとなる。第３に、制御信号ＬＥＮＢは、低周波発振回路４００２における低周波クロック信号ＬＣＫ２の発振を制御する信号であって、表示モードが定常状態において階調表示モードであればＬレベルとなり、２値表示モードであればＨレベルとなる信号である。ただし、制御信号ＬＥＮＢは、定常状態において階調表示モードであっても、部分表示を行う場合にはＨレベルとなる。
【００３７】
したがって、階調表示モードの場合であって、部分表示を行わない場合であれば、低周波発振回路４００２における低周波クロック信号ＬＣＫ２の発振が停止する一方、高周波発振回路４００４における高周波クロック信号ＨＣＫが分周回路４００６ａにより分周されて、低周波クロック信号ＬＣＫ１となり、これがセレクタ４０１０により選択されて、制御信号生成回路４０１２ａに供給される。このため、制御信号生成回路４０１２ａは、低周波クロック信号ＬＣＫ１に基づいて、各種制御信号やクロック信号などを生成することとなる。さらに、階調制御信号生成回路４００８は、高周波クロック信号ＨＣＫおよび低周波クロック信号ＬＣＫ１に基づいて、前述したように階調制御信号ＧＣＰを生成して出力することになる。
【００３８】
一方、２値表示モードの場合、または、階調表示モードであっても、部分表示を行う場合であれば、高周波発振回路４００４における高周波クロック信号ＨＣＫの発振が停止する一方、低周波発振回路４００２における低周波クロック信号ＬＣＫ２がセレクタ４０１０により選択されて、制御信号生成回路４０１２ａに供給されるので、制御信号生成回路４０１２ａは、低周波クロック信号ＬＣＫ２に基づいて、各種制御信号やクロック信号などを生成することとなる。さらに、階調制御信号生成回路４００８は、高周波クロック信号ＨＣＫ（および低周波クロック信号ＬＣＫ１）の供給を受けないので、階調制御信号ＧＣＰの生成を停止することになる。
【００３９】
制御回路４００における定常状態の動作については以上の通りであるが、モード指示信号ＢＷのレベルが遷移する場合（すなわち、表示モードが移行する場合）では、図３に示されるように動作する。
【００４０】
この図に示されるタイミングｔ１において、モード指示信号ＢＷがＬレベルからＨレベルに遷移して、階調表示モードから２値表示モードへ移行が指示されると、制御信号生成回路４０１２ａは、まず、制御信号ＬＥＮＢをＨレベルとする。これにより、低周波発振回路４００２における低周波クロック信号ＬＣＫ２が発振するが、この時点では、低周波クロック信号ＬＣＫ２は、発振直後であるので不安定である。このため、制御信号ＳＥＬはＬレベルに維持されて、分周回路４００６ａによる低周波クロック信号ＬＣＫ１が制御信号生成回路４０１２ａに引き続き供給される。
【００４１】
そして、タイミングｔ１から期間Ｔ１だけ経過したタイミングｔ２に至ると、低周波発振回路４００２における低周波クロック信号ＬＣＫ２の発振が安定する。このため、制御信号生成回路４０１２ａは、制御信号ＳＥＬをＨレベルとする。これにより、セレクタ４０１０は、分周回路４００６ａによる低周波クロック信号ＬＣＫ１から低周波発振回路４００２における低周波クロック信号ＬＣＫ２に切り替えて、制御信号生成回路４０１２ａに供給することとなる。一方、２値表示モードでは、高周波クロック信号ＨＣＫは不要となるので、制御信号生成回路４０１２ａは、タイミングｔ２において、制御信号ＨＥＮＢをＬレベルにする。これにより、高周波発振回路４００４における高周波クロック信号ＨＣＫの発振が停止するとともに、階調制御信号生成回路４００８における階調制御信号ＧＣＰの生成も停止して、以降実際に２値表示モードに移行することになる。
【００４２】
一方、図３に示されるタイミングｔ３において、モード指示信号ＢＷがＨレベルからＬレベルに遷移して、２値表示モードから階調表示モードへ移行が指示されると、制御信号生成回路４０１２ａは、まず、制御信号ＨＥＮＢをＨレベルとする。これにより、高周波発振回路４００４における高周波クロック信号ＨＣＫが発振するが、この時点では、高周波クロック信号ＨＣＫは、発振直後であるので不安定である。このため、制御信号ＳＥＬはＨレベルに維持されて、低周波クロック発振回路４００２による低周波クロック信号ＬＣＫ２が制御信号生成回路４０１２ａに引き続き供給される。なお、高周波クロック信号ＨＣＫの発振によって、階調制御信号生成回路４００８による階調制御信号ＧＣＰの生成が開始するが、この時点では、制御信号ＳＥＬはＨレベルであるので、後述するデータ線駆動回路２５０（ＰＷＭデコーダ２５０６）は、２値表示モードで動作することになる。
【００４３】
そして、タイミングｔ３から期間Ｔ３だけ経過したタイミングｔ４に至ると、高周波発振回路４００２における高周波クロック信号ＨＣＫの発振が安定する。このため、制御信号生成回路４０１２ａは、制御信号ＳＥＬをＬレベルとする。これにより、セレクタ４０１０は、低周波発振回路４００２による低周波クロック信号ＬＣＫ２から分周回路４００６ａによる低周波クロック信号ＬＣＫ１に切り替えて、制御信号生成回路４０１２ａに供給することとなる。一方、階調表示モードでは、低周波クロック信号ＬＣＫ２は不要となるので、制御信号生成回路４０１２ａは、タイミングｔ４において、制御信号ＬＥＮＢをＬレベルにする。これにより、低周波発振回路４００２における低周波クロック信号ＬＣＫ２の発振が停止して、以降、表示モードが階調表示モードに実際に移行することになる。
【００４４】
したがって、階調制御信号ＧＣＰは、制御信号ＨＥＮＢがＨレベルとなる期間、すなわち、タイミングｔ２からタイミングｔ３までの期間Ｔ２を除く期間において生成されて、データ線駆動回路２５０に供給されることとなる。なお、制御信号ＳＥＬをレベル遷移させるタイミングについては、１フレームの最初とするのが、表示画像における一瞬の乱れを発生させないで済む点に望ましい。このため、階調制御生成回路４０１２ａは、開始パルスＹＤの供給タイミングに合わせて、制御信号ＳＥＬのレベルを遷移させる構成となっている。
【００４５】
このように、本実施形態の制御回路４００によれば、低周波発振回路４００２および高周波発振回路４００４の２つの発振回路が備えられるが、表示モードが定常状態であれば、いずれか一方だけが発振し、他方は発振を停止している。特に、２値表示モードの場合と、階調表示モードの場合であっても部分表示が行われる場合とでは、高周波発振回路４００４における高周波クロック信号ＨＣＫの発振が停止し、さらに、階調制御信号生成回路４００８における階調制御信号ＧＣＰの生成も停止するので、電力の消費が抑えられることとなる。また、この場合、低周波発振回路４００２における低周波クロック信号ＬＣＫ２は発振するが、本来的に高い周波数ではないので、消費される電力も、高周波発振回路４００４と比較して低く抑えられることとなる。
【００４６】
さらに、本実施形態の制御回路４００によれば、表示モードの移行の指示があれば、移行後に用いる発振回路の発振を開始させた後、一定時間経過して、その発振が安定してから、低周波クロック信号を切り替えるとともに、移行後に不要となる発振回路の発振を停止させる構成となっている。このため、表示モードの移行の指示によって直ちに低周波クロック信号を切り替える構成と比較して、不安定な低周波クロック信号に基づく駆動が回避されて、表示モードの切替をスムースに行うことが可能となる。
【００４７】
＜走査線駆動回路＞
次に、走査線駆動回路３５０の詳細について説明する。図４は、この走査線駆動回路３５０の構成を示すブロック図である。この図において、シフトレジスタ３５０２は、走査線本数に対応する２００ビットシフトレジスタであり、１フレームの最初に供給される開始パルスＹＤを、１水平走査期間の周期を有するクロック信号ＹＣＬＫにしたがって順次シフトして、転送信号ＹＳ１、ＹＳ２、……、ＹＳ２００として出力するものである。ここで、転送信号ＹＳ１〜ＹＳ２００は、各走査線３１２にそれぞれ１対１に対応して、どの走査線３１２を選択すべきかを指定するものである。
【００４８】
続いて、電圧選択信号形成回路３５０４は、交流駆動信号ＭＹと制御信号ＩＮＨとから、各走査線３１２に対して印加すべき電圧を定める電圧選択信号を出力するものである。ここで、本実施形態において、表示領域に属する走査線３１２に印加される走査信号の電圧は、ＶＳＰ（正側選択電圧）、ＶＨＰ（正側非選択電圧）、ＶＨＮ（負側非選択電圧）、ＶＳＮ（負側選択電圧）の４値であり、このうち、選択電圧であるＶＳＰまたはＶＳＮが実際に印加される期間は、１水平走査期間の後半期間である。さらに、選択電圧が印加された後に印加される非選択電圧は、選択電圧がＶＳＰであればＶＨＰであり、選択電圧がＶＳＮであればＶＨＮであって、当該選択電圧により一義的に定まっている。
【００４９】
このため、部分表示制御信号ＰＤがＨレベルである場合、電圧選択信号形成回路３５０４は、走査信号の電圧レベルが次のような関係となるように、電圧選択信号を生成する。すなわち、第１に、ある走査線に対応する転送信号がＨレベルになって、当該走査線が選択されると、制御信号ＩＮＨがＨレベルとなる期間（１水平走査期間の後半期間）での交流駆動信号ＭＹに応じた選択電圧とし、第２に、制御信号ＩＮＨがＬレベルに遷移後、当該選択電圧に対応する非選択電圧となるように、電圧選択信号形成回路３５０４は電圧選択信号を生成する。具体的には、電圧選択信号形成回路３５０４は、制御信号ＩＮＨがＨアクティブとなる期間において、交流駆動信号ＭＹがＨレベルであれば正側選択電圧ＶＳＰを選択させる電圧選択信号を当該期間に出力し、この後、正側非選択電圧ＶＨＰを選択させる電圧選択信号を出力する一方、交流駆動信号ＭＹがＬレベルであれば負側選択電圧ＶＳＮを選択させる電圧選択信号を当該期間に出力し、この後、負側非選択電圧ＶＨＮを選択させる電圧選択信号を出力することとなる。なお、本実施形態においては、走査線やデータ線に印加される電位の正（正極性）と負（負極性）は、データ線に印加される電圧ＶＤＰ、ＶＤＮの中間電位を基準として高電位側を正、低電位側を負としている。
【００５０】
一方、本実施形態において、非表示領域に属する走査線３１２に印加される走査信号の電圧は、ＶＨＰ、ＶＨＮの２値のみである。このため、部分表示制御信号ＰＤがＬレベルである場合、電圧選択信号形成回路３５０４は、走査信号の電圧レベルが次のような関係となるように、電圧選択信号を生成する。すなわち、第１に、ある走査線に対応する転送信号がＨレベルになって、当該走査線が選択されるとともに、制御信号ＩＮＨがＨレベルとなって、１水平走査期間の後半期間が選択されると、正側非選択電圧ＶＨＰ、負側非選択電圧ＶＨＮの一方から他方への反転するように、電圧選択信号形成回路３５０４は電圧選択信号を生成する。
【００５１】
さて、レベルシフタ３５０６は、電圧選択信号形成回路３５０４によって出力される電圧選択信号の電圧振幅を拡大するものである。そして、セレクタ３５０８は、電圧振幅が拡大された電圧選択信号によって指示される電圧を、実際に選択して、対応する走査線３１２の各々に供給するものである。
【００５２】
＜走査信号の電圧波形＞
次に、上記構成の走査線駆動回路３５０によって供給される走査信号の電圧波形について検討する。まず、説明の便宜上、全画面表示を行う場合、すなわち、部分表示制御信号ＰＤが常にＨレベルである場合を想定する。なお、この場合、走査側の基準となるクロック信号は、階調表示モードの場合であれば、高周波クロック信号ＨＣＫを分周した低周波クロック信号ＬＣＫ１であり、２値表示モードの場合であれば、低周波発振回路４００２による低周波クロック信号ＬＣＫ２である。
【００５３】
さて、全画面表示における走査信号の電圧波形は、図５に示される通りとなる。すなわち、開始パルスＹＤが、クロック信号ＹＣＬＫにより１水平走査期間１Ｈ毎に順次シフトされて、これが転送信号ＹＳ１〜ＹＳ２００として出力される。さらに、制御信号ＩＮＨにより１水平走査期間１Ｈの後半期間が選択されるとともに、当該後半期間における交流駆動信号ＭＹのレベルに応じて選択電圧の極性が定められる。このため、１本の走査線に供給される走査信号の電圧は、当該走査線が選択される水平走査期間の後半期間において、交流駆動信号ＭＹが例えばＨレベルであれば正側選択電圧ＶＳＰとなり、その後、当該選択電圧に対応する正側非選択電圧ＶＨＰを保持する。そして、１フレーム経過した１水平走査期間の後半期間においては、交流駆動信号ＭＹのレベルが反転してＬレベルとなるので、当該走査線に供給される走査信号の電圧は、負側選択電圧ＶＳＮとなり、その後、当該選択電圧に対応する負側非選択電圧ＶＨＮを保持することになる。例えば、図５に示されるように、ある第ｎフレームにおいて最初に選択される走査線の走査信号Ｙ１の電圧は、当該水平走査期間の後半期間に正側選択電圧ＶＳＰとなり、その後、非選択電圧ＶＨＰを保持し、次の第（ｎ＋１）フレームにおいて、最初の１水平走査期間の後半期間に負側選択電圧ＶＳＮとなり、その後、負側非選択電圧ＶＨＰを保持する、というサイクルの繰り返しとなる。
【００５４】
一方、交流駆動信号ＭＹは、１水平走査期間１Ｈ毎にレベルが反転するので、隣接する走査線に供給される走査信号の電圧も、１水平走査期間１Ｈ毎に交互に極性が反転する関係となる。例えば、図５に示されるように、ある第ｎフレームにおいて最初に選択される走査線への走査信号Ｙ１の電圧が、当該水平走査期間の後半期間において正側選択電圧ＶＳＰであれば、２番目に選択される走査線への走査信号Ｙ２の電圧は、当該水平走査期間の後半期間において負側選択電圧ＶＳＮとなる。
【００５５】
次に、部分表示を行う場合における走査信号について検討する。なお、この場合、走査側の基準となるクロック信号は、表示モードにかかわらず、低周波発振回路４００２による低周波クロック信号ＬＣＫ２である。
【００５６】
ここで、部分表示の例として、図６に示されるような表示、具体的には、液晶パネル１００において、上から数えて１〜４０本目の走査線によって走査される画素領域および６１〜２００本目の走査線によって走査される画素領域を、それぞれ非表示領域とする一方、４１〜６０本目の走査線によって走査される画素領域を表示領域とする部分表示を行う場合について想定する。
【００５７】
部分表示の場合においても、開始パルスＹＤが、クロック信号ＹＣＬＫにより１水平走査期間１Ｈ毎に順次シフトされて、これが転送信号ＹＳ１〜ＹＳ２００として出力される点は、全画面表示の場合と同様である。ただし、部分表示制御信号ＰＤは、図７に示されるように、あるフレームにおいて６１〜２００本目、および、次のフレームにおいて１〜４０本目の走査線が選択される計１８０水平走査期間においてＬレベルとなる。このため、当該１８０水平走査期間において、当該走査線に対応する転送信号ＹＳ１〜ＹＳ４０およびＹＳ６１〜ＹＳ２００がＨレベルに遷移するとともに、制御信号ＩＮＨがＨレベルとなると、１〜４０本目および６１〜２００本目の走査線に供給される走査信号の各電圧レベルは、非選択電圧ＶＨＰからＶＨＮに、または、非選択電圧ＶＨＮからＶＨＰに切り替えられることとなる。
【００５８】
一方、部分表示制御信号ＰＤは、１フレームのうち、４１〜６０本目の走査線が選択される計２０水平走査期間においてＨレベルとなるから、当該２０水平走査期間において、４１〜６０本目の走査線に供給される走査信号に限って言えば、全画面表示の場合と同様となる。
【００５９】
したがって、図６に示されるような部分表示を行う場合の走査信号、特に、非表示領域と表示領域との境界付近の走査線に供給される走査信号は、図７に示される通りとなる。すなわち、非表示領域たる１〜４０本目の走査線および６１〜２００本目の走査線への走査信号Ｙ１〜Ｙ４０およびＹ６１〜Ｙ２００は、対応する走査線の水平走査期間の中間において、それぞれ非選択電圧ＶＨＰ、ＶＨＮの一方から他方に切り替えられる。このため、本実施形態にあっては、非表示領域への走査信号は、１フレーム毎に非選択電圧の極性が反転されることとなる。
【００６０】
ここで、低消費電力化を図るという観点のみから言えば、非表示領域への走査信号は、データ信号として印加される電圧ＶＤＰ、ＶＤＮの中間電圧とする構成が望ましいが、この構成では、駆動電圧形成回路５００（図１参照）が、別途中間電圧を形成する必要があるだけでなく、電圧選択信号形成回路３５０４（図４参照）による電圧選択信号においてもビット数が余計に必要となり、さらに、セレクタ３５０８の選択範囲が広がってしまうので、構成が複雑化する。これに対し本実施形態によれば、構成そのものは、全画面表示のみを行う従来の構成と大差ないので、構成の複雑化は防止される。その上で、非選択領域への走査信号は、非選択電圧という低い電圧を、１フレーム分に相当する１Ｖという極めて長い間隔でスイッチングするのみによって生成されるので、部分表示を行う場合において走査線駆動回路３５０により消費される電力は、データ信号の中間電圧を供給する構成並に低く抑えられる。
【００６１】
なお、非選択電圧の切替え間隔は、本実施形態では、１フレームに相当する１Ｖという期間であったが、それよりも長い間隔とする方が、スイッチングに伴う電力消費が抑えられる。このため、非選択電圧のスイッチング間隔は、図８に示されるように、２フレーム分に相当する２Ｖでも良いし、それ以上の期間でも良い。ただし、非表示領域への走査信号を、非選択電圧ＶＨＰ、ＶＨＮの一方に固定するのは、交流駆動を前提とする液晶装置においては好ましくない。
【００６２】
一方、表示領域たる４１〜６０本目の走査線への走査信号Ｙ４１〜Ｙ６０は、水平走査期間の後半期間に選択電圧ＶＳＰまたはＶＳＮの一方となった後、その選択電圧に対応する非選択電圧に保持されるとともに、１フレーム経過後の水平走査期間の後半期間に他方の選択電圧となり、その後、その選択電圧に対応する非選択電圧となる、というサイクルの繰り返しとなる。したがって、表示領域の走査線に供給される走査信号について言えば、全画面表示のみを行う従来構成となんら変わることはなく、このため、部分表示を行う場合において、表示領域における表示品位は、全画面表示の場合と比較して表示品位が低下するといった不具合も発生しない。
【００６３】
＜データ線駆動回路＞
次に、データ線駆動回路２５０の詳細について説明する。図９は、このデータ線駆動回路２５０の構成を示すブロック図である。この図において、アドレス制御回路２５０２は、表示データの読み出しに用いる行アドレスを生成するものであり、当該行アドレスを、１フレームの最初に供給される開始パルスＹＤによりリセットするとともに、１水平走査期間毎に供給されるラッチパルスＬＰで歩進させる構成となっている。ただし、部分表示制御信号ＰＤがＬレベルとなると、アドレス制御回路２５０２は、歩進を継続するが、行アドレスの供給を禁止する構成となっている。
【００６４】
表示データＲＡＭ２５０４は、２００行×１６０列に配列する画素に対応する領域を有するデュアルポートＲＡＭであり、書き込み側では、制御回路４００から供給される表示データが所定の番地に書き込まれる一方、読み出し側では、行アドレスで指定された番地の表示データが１行分読み出される構成となっている。
【００６５】
次に、ＰＷＭデコーダ２５０６は、データ信号を階調に応じてパルス幅変調するものであり、電圧を選択する電圧選択信号を、表示データに応じて、交流駆動信号ＭＸとリセット信号ＲＥＳと階調制御信号ＧＣＰとから各データ線２１２毎に１行分生成する。
【００６６】
ここで、本実施形態において、データ線２１２に印加されるデータ信号の電圧は、ＶＤＰ（正側データ電圧）、ＶＤＮ（負側データ電圧）の２値である。また、表示（階調）データは本実施形態では３ビット（８階調）とする。
【００６７】
このため、階調表示モードの場合、詳細には、制御信号ＳＥＬがＬレベルの場合、ＰＷＭデコーダ２５０６は、データ信号の電圧レベルが次のような関係となるように、電圧選択信号を生成する。すなわち、データ信号の電圧レベルが、第１に、１水平走査期間の最初に供給されるリセット信号ＲＥＳによって、交流駆動信号ＭＸのレベルとは反対のレベルにリセットされ、第２に、表示データに対応する階調制御信号ＧＣＰの立ち上がりにおいて、交流駆動信号ＭＸと同一レベルに反転する関係となるように、ＰＷＭデコーダ２５０６は電圧選択信号を生成する。ただし、ＰＷＭデコーダ２５０６は、表示データが本実施形態においてオフに相当する（０００）であれば、交流駆動信号ＭＸと同一レベルとなるように、また、表示データが本実施形態においてオンに相当する（１１１）であれば、交流駆動信号ＭＸとは反転レベルとなるように、それぞれ電圧選択信号を生成する。
【００６８】
一方、２値表示モードの場合、詳細には、制御信号ＳＥＬがＨレベルの場合、ＰＷＭデコーダ２５０６は、データ信号の電圧レベルが例えば次のような関係となるように、電圧選択信号を生成する。すなわち、表示データがオフに相当する（０００）であれば、交流駆動信号ＭＸと同一レベルとなるように、それ以外の表示データであれば、交流駆動信号ＭＸとは反転レベルとなるように、ＰＷＭデコーダ２５０６は電圧選択信号を生成する。換言すれば、ＰＷＭデコーダ２５０６は、２値表示モードであれば、表示データが中間調であっても、強制的にオフに相当する（０００）、または、オンに相当する（１１１）のいずれかとして取り扱う構成となっている。それゆえ、２値表示モードでは、階調制御信号ＧＣＰが不要となる。なお、２値表示モードにおける表示データの取り扱いは、これに限られず、種々の方法が考えられる。例えば、表示データの最上位ビットだけを判断して、オフまたはオンのいずれかに取り扱う方法もある。
【００６９】
また、本実施形態において部分表示を行う場合には、上述したように制御信号ＳＥＬがＨレベルとなるので、また、そもそも階調制御信号ＧＣＰが供給されないので、ＰＷＭデコーダ２５０６は、表示領域に属する画素については、２値表示モードと同様な動作を行う。すなわち、ＰＷＭデコーダ２５０６は、部分表示制御信号ＰＤがＨレベルである場合には、２値表示モードと同様に、表示データが中間調であるときでも、オン表示またはオフ表示の２値表示が強制的に行われる構成となっている。
【００７０】
一方、部分表示の場合において、非表示領域となる画素については表示を行う必要がない。このため、部分表示制御信号ＰＤがＬレベルである場合、ＰＷＭデコーダ２５０６は、表示データにかかわらず、データ信号の電圧レベルが正側データ電圧ＶＤＰ、負側データ電圧ＶＤＮの一方から他方へ、当該Ｌレベルとなる期間をある偶数で分割した期間毎に反転する関係となるように、電圧選択信号を生成する。なお、本実施形態においては、当該偶数を「６」とする。
【００７１】
そして、セレクタ２５０８は、ＰＷＭデコーダ２５０６による電圧選択信号によって指示される電圧を実際に選択して、対応するデータ線２１２の各々に供給する。
【００７２】
＜データ信号の電圧波形＞
次に、上記構成のデータ線駆動回路２５０によって供給されるデータ信号について検討する。まず、説明の便宜上、全画面表示における階調表示モードの場合について説明する。なお、この場合、データ側の基準となるクロック信号は、高周波クロック信号ＨＣＫを分周した低周波クロック信号ＬＣＫ１である。
【００７３】
さて、この場合、データ信号Ｘｉ（ｉは、１≦ｉ≦１６０を満たす整数）の電圧波形は、図１０に示される通りとなる。すなわち、表示データが（０００）または（１１１）以外であれば、データ信号Ｘｉの電圧レベルは、１水平走査期間の最初に供給されるリセット信号ＲＥＳにより、交流駆動信号ＭＸのレベルと反転レベルにリセットされ、表示データに対応する階調制御信号ＧＣＰの立ち上がりにおいて、交流駆動信号ＭＸと同一レベルに反転される。ただし、データ信号Ｘｉの電圧レベルは、表示データが（０００）であれば交流駆動信号ＭＸとは反転レベルにされる一方、表示データが（１１１）であれば交流駆動信号ＭＸとは同一レベルにされる。このため、データ信号Ｘｉは、１水平走査期間に相当する期間１Ｈにおいて、図に示されるように、表示データにかかわらず、正側データ電圧ＶＤＰとなる期間と負側データ電圧ＶＤＮとなる期間が互いに等しくなることが判る。
【００７４】
また、１水平走査期間の後半期間において、データ信号の極性を規定する交流駆動信号ＭＸは、同後半期間において走査信号の極性を規定する交流駆動信号ＭＹの反転レベルに設定されているので、データ信号Ｘｉは、走査信号の極性に対応したものとなる。
【００７５】
次に、全画面表示における２値表示モードの場合について説明する。なお、この場合、データ側の基準となるクロック信号は、低周波発振回路４００２による低周波クロック信号ＬＣＫ２である。さて、この場合、階調表示モードで説明したように、データ信号Ｘｉの電圧レベルは、表示データがオフに相当する（０００）であれば、交流駆動信号ＭＸとは反転レベルにされる一方、それ以外の表示データであれば、オンに相当する（１１１）として、交流駆動信号ＭＸとは同一レベルにされる。ここで、オフに相当する（０００）、または、オンに相当する（１１１）であると、上述のように、階調制御信号ＧＣＰは不要である。このため、２値表示モードでは、高周波発振回路４００４（図２参照）による高周波クロック信号ＨＣＫの生成が停止されるとともに、階調制御信号生成回路４００８における階調制御信号ＧＣＰの生成が停止されて、その分、消費される電力が抑えられるのである。さらに、高周波クロック信号ＨＣＫの周波数は、上述したように低周波発振回路４００２による低周波クロック信号ＬＣＫ２と比較して、数十〜数百倍程度に高く設定されているので、容量等に起因して消費される電力は、全体からみると無視できないが、２値表示モードでは、そもそも高周波クロック信号ＨＣＫの発振が停止するので、発振により消費される電力のみならず、容量に起因して消費される電力も抑えられることとなる。
【００７６】
加えて、ＰＷＭデコーダ２５０６（図９参照）は、２値表示モードでは、ただ、水平走査に同期する交流駆動信号ＭＸにしたがった電圧選択信号を生成するのみであり、階調制御信号ＧＣＰにしたがって階調に応じた電圧選択信号を生成することがないので、その分、電力消費が抑えられることとなる。
【００７７】
次に、部分表示を行う場合におけるデータ信号Ｘｉについて検討する。ここでも、図６に示されるような部分表示の場合を想定する。なお、この場合、データ側の基準となるクロック信号は、表示モードにかかわらず、低周波発振回路４００２による低周波クロック信号ＬＣＫ２である。さて、この場合、部分表示制御信号ＰＤは、図１１に示されるように、１フレームのうち、２１〜４０本目の走査線が選択される計２０水平走査期間においてＨレベルとなる一方、１〜４０本目および６１〜２００本目の走査線が選択される計１８０水平走査期間においてＬレベルとなる。
【００７８】
このうち、部分表示制御信号ＰＤがＨレベルとなる期間、すなわち、表示領域に属する走査線が選択される期間では、表示データは、オフデータ（０００）またはオンデータ（１１１）のいずれかとして取り扱われるので、上述した全画面表示の２値表示モードと同一視できる。このため、データ信号Ｘｉの電圧は、交流駆動信号ＭＸと、取り扱うこととしたオフデータまたはオンデータにしたがったものとなる。図１１（ａ）における領域ａは、このことを示すものである。したがって、このようなデータ信号Ｘｉによれば、１水平走査期間において、正側データ電圧ＶＤＰとなる期間と負側データ電圧ＶＤＮとなる期間とが互いに等しくなるので、部分表示領域ＰＤがＨレベルとなる期間においても、正側データ電圧ＶＤＰとなる期間と負側データ電圧ＶＤＮとなる期間とが互いに等しくなる。
【００７９】
一方、部分表示制御信号ＰＤがＬレベルである期間では、すなわち、非表示領域に属する走査線が選択される期間では、データ信号Ｘｉの電圧は、ＰＷＭデコーダ２５０６によって表示データにかかわらず、図１１（ａ）に示されるように、正側データ電圧ＶＤＰまたは負側データ電圧ＶＤＮの一方から他方へ、当該Ｌレベルとなる計１８０水平走査期間を「６」で分割した３０水平走査期間３０Ｈ毎に反転される。このため、部分表示制御信号ＰＤがＬレベルとなる期間においても、正側データ電圧ＶＤＰとなる期間と負側データ電圧ＶＤＮとなる期間とが互いに等しくなることが判る。
【００８０】
ここで、低消費電力化を図るという観点のみから言えば、非表示領域に属する走査線が選択される期間におけるデータ信号Ｘｉの電圧は、正側データＶＤＰおよび負側データ電圧ＶＤＮの中間電圧とする構成が望ましいが、この構成では、駆動電圧形成回路５００（図１参照）が、別途中間電圧を形成する必要があるだけでなく、ＰＷＭデコーダ２５０６（図９参照）による電圧選択信号においてもビット数が余計に必要となり、さらに、セレクタ２５０８の選択範囲が広がってしまうので、構成が複雑化する。これに対し本実施形態によれば、構成そのものは、全画面表示のみを行う従来の構成と大差ないので、構成の複雑化は防止される。その上で、非選択領域の走査線が選択される期間におけるデータ信号Ｘｉは、正側データ電圧ＶＤＰまたは負側データ電圧ＶＤＮを、表示領域の走査線が選択される場合よりも極めて長い３０水平走査期間という間隔毎に切替えることのみによって生成されるので、部分表示を行う場合において、データ線駆動回路２５０により消費される電力は、中間電圧を供給する構成並に低く抑えられることとなる。
【００８１】
さらに、部分表示制御信号ＰＤがＬレベルである場合、本実施形態にあっては、上述したように、アドレス制御回路２５０２からの行アドレスの供給が禁止される構成となっている。ここで、部分表示制御信号ＰＤがＬレベルある期間では、その期間において表示が行われることがないので、表示データは不要である。したがって、単に、部分表示制御信号ＰＤがＬレベルある期間において、ＰＷＭデコーダ２５０６が、表示データＲＡＭから読み出された表示データを無視する構成でも良いが、本実施形態のように、積極的に行アドレスの供給を禁止すると、表示データの読み出しに消費される電力についても抑えることが可能となる。
【００８２】
くわえて、本実施形態において部分表示を行う場合には、表示領域にかかる表示データが強制的にオフデータまたはオンデータとして取り扱われる結果、階調制御信号ＧＣＰは不要となるので、全画面表示における２値表示モードと同様に消費される電力が抑えられることとなる。
【００８３】
なお、本実施形態にあっては、一方、部分表示制御信号ＰＤがＬレベルである場合に、データ信号Ｘｉの反転間隔を、当該Ｌレベルとなる期間を「６」で分割した期間毎としたが、これ以上の偶数でも構わないし、これ以下の偶数でも構わない。例えば、図１１（ｂ）に示されるように、データ信号Ｘｉの反転間隔を、部分表示制御信号ＰＤがＬレベルとなる期間を「４」で分割した４５水平走査期間４５Ｈとしても良いし、図１１（ｃ）に示されるように、「２」で分割した９０水平走査期間９０Ｈとしても良い。
【００８４】
また、部分表示制御信号ＰＤがＬレベルとなる期間が、例えば、１７９水平走査期間のように、偶数で割れないような場合であっても、正側データ電圧ＶＤＰとなる期間を９０水平走査期間とし、負側データ電圧ＶＤＮとなる期間を８９水平走査期間として、なるべく両期間を揃える構成が望ましい。また、この場合において、正側データ電圧ＶＤＰとなる期間を９０水平走査期間とし、負側データ電圧ＶＤＮとなる期間を８９水平走査期間とした後に、両者を入れ替えて、正側データ電圧ＶＤＰとなる期間を８９水平走査期間とし、負側データ電圧ＶＤＮとなる期間を９０水平走査期間とする構成でも良い。
【００８５】
＜画素への印加波形＞
次に、画素１１６において実際に印加される電圧波形について図１２を参照して説明する。まず、走査信号Ｙｊ（ｊは、１≦ｊ≦２００を満たす整数）は、上述したように、部分表示制御信号ＰＤがＨレベルであれば、その水平走査期間の後半期間において正側選択電圧ＶＳＰとなり、その後、正側非選択電圧ＶＨＰを保持し、１フレーム経過後、次の１水平走査期間の後半期間において負側選択電圧ＶＳＮとなり、その後、負側非選択電圧ＶＨＰを保持する、というサイクルの繰り返しとなるので、同図に示される通りとなる。一方、表示データとして、オン（１１１）、中間調（１００）、オフ（０００）を例示すると、このような表示データに対応するデータ信号Ｘｉは、部分表示制御信号ＰＤがＨレベルであれば、それぞれ同図（ａ）、同図（ｂ）、同図（ｄ）に示される通りとなる。これら点については、すでに説明した通りである。したがって、実際に画素１１６に印加される電圧波形は、走査信号Ｙｊを、データ信号Ｘｉで差し引いたものとなるから、表示データがオン、中間調、オフの場合には、それぞれ同図（ｄ）、同図（ｅ）、同図（ｆ）に示される通りとなる。
【００８６】
ここで、データ信号Ｘｉにあっては、上述したように、表示データにかかわらず正側データ電圧ＶＤＰとなる期間と負側データ電圧ＶＤＮとなる期間とが互いに等しくなるように供給されるので、保持期間（対応する水平走査期間以外の期間）では、表示データがいかに変化したとしても、すべての画素において印加される電圧実効値は、互いに等しくなる。このため、水平走査期間（の後半期間）において液晶層１１８に書き込まれた電荷が、ＴＦＤ２２０のオフリークによって放電する割合は、すべての画素１１６にわたって均等となる。このことは、本実施形態では、部分表示を行うか否かとは無関係に言えることである。したがって、同一濃度となるべき画素同士において書き込まれた電荷は、その後、いかなるパターンを表示したとしても、次の書き込みまで同じように減少（放電）するので、特定のパターンを表示させた場合に発生する表示品位の低下を防止することが可能となっている。
【００８７】
また、ＴＦＤ２２０では、上述のように、電流−電圧特性が正負双方向にわたって非線形となるが、当該特性が、正極側と負極側とで若干異なる場合がある。ここで、本実施形態では、隣接する走査線において極性を反転させるとともに、データ信号の極性も走査信号の極性に対応させているので、偶数番目の走査線に位置する画素と奇数番目の走査線に位置する画素の明滅が交互に発生する。このため、フリッカが目立たない構成となっている。
【００８８】
このように、第１実施形態の液晶装置によれば、図４に示される制御回路４００に２つの発振回路が備えられるが、表示モードが定常状態であれば、いずれか一方だけが発振し、他方は発振を停止する構成となっている。特に、２値表示モードの場合と、階調表示モードの場合であっても部分表示が行われる場合とでは、高周波クロック信号ＨＣＫの発振が停止し、さらに、階調制御信号ＧＣＰの生成も停止するので、電力の消費が抑えられることとなる。
【００８９】
なお、図１において、制御回路４００から駆動電圧形成回路５００に部分表示制御信号ＰＤが供給されているのは、次の理由による。すなわち、選択電圧ＶＳＰ（ＶＳＮ）は、約２０〜２５Ｖ程度であって、ロジック回路を動作させるための入力電圧３〜５Ｖと比較して遙かに高い。このため、駆動電圧形成回路５００は、単一の電源電圧をチャージポンプ回路により昇圧して、選択電圧を生成する構成が一般的となっている。ここで、部分表示制御信号ＰＤがＬレベルである場合、すなわち、部分表示を行う場合であって、非表示領域の走査線が選択された場合、駆動電圧形成回路５００は、上述したように、選択信号として用いられる電圧ＶＳＰ、ＶＳＮを生成する必要がない。そこで、部分表示制御信号ＰＤがＬレベルである場合、駆動電圧生成回路５００は、チャージポンプ回路の動作を停止させて、その分、消費される電力を抑えているのである。
【００９０】
＜第２実施形態＞
上述した第１実施形態にあっては、画素１１６をＴＦＤ２２０により駆動するアクティブマトリクス型の液晶装置として説明したが、本発明は、スイッチング素子で画素を駆動しないパッシブマトリクス型の液晶装置にも適用可能である。そこで、本発明の第２実施形態として、パッシブマトリクス型の液晶装置について説明する。図１３は、この電気的な構成を示すブロック図である。この図に示されるように、液晶パネル１０２には、１６０本のデータ（セグメント）電極２１２が列（Ｙ）方向に延在して形成される一方、２００本の走査（コモン）電極３１２が行（Ｘ）方向に延在して形成されている。ここで、液晶パネル１０２では、一対の基板のうち、一方の基板にデータ電極２１２が、他方の基板に走査電極３１２がそれぞれ形成されるとともに、両基板の間に、電気光学材料の一例として液晶が挟持された構成となっている。したがって、本実施形態における各画素１１６は、データ電極２１２と走査電極３１２との各交差部分において、両電極間とその間に挟持される液晶とにより構成されて、２００行×１６０列でマトリクス状に配列することになる。また、データ電極駆動回路２５２は、各データ電極２１２にデータ信号Ｘ１〜Ｘ１６０をそれぞれ供給するものであり、走査電極駆動回路３５２は、各走査電極３１２に走査信号Ｙ１〜Ｙ２００をそれぞれ供給するものである。
【００９１】
ここで、データ電極駆動回路２５２は、第１実施形態におけるデータ線駆動回路２５０とほぼ同様な構成である。一方、走査線電極駆動回路３５２は、本実施形態における液晶パネル１０２がパッシブマトリクス型であるがゆえに、次の点において、第１実施形態の走査線駆動回路３５０と相違している。すなわち、第２実施形態の走査電極駆動回路３５２は、第１実施形態の走査線駆動回路３５０において非選択電圧ＶＨＰまたはＶＨＮを出力する替わりに、データ信号として印加される信号ＶＤＰ、ＶＤＮの中間電圧ＶＣを出力するものである。このため、本実施形態の走査電極駆動回路３５２では、走査電極３１２に印加される信号レベルが３値で済むが、駆動電圧形成回路５０２においては、この中間電圧ＶＣを別途生成する構成となっている。すなわち、第２実施形態における駆動電圧形成回路５０２では、データ信号として印加される電圧ＶＤＰ、ＶＤＮ、および、走査信号の選択電圧として用いられる電圧ＶＳＰ、ＶＳＮのほかに、電圧ＶＳＰ、ＶＳＮの中間電圧ＶＣを生成する構成となっている。
【００９２】
なお、第２実施形態に係る液晶装置において、走査信号Ｙｊと、表示データとしてオン（１１１）、中間調（１００）、オフ（０００）に対応するデータ信号Ｘｉと、これらの信号による画素１１６への印加波形とについては、図１４に示される通りである。すなわち、走査信号Ｙｊは、第１実施形態における非選択電圧ＶＨＰ、ＶＨＮの替わって、中間電圧ＶＣとなっている。
【００９３】
また、他の点については、例えば、制御回路４００における構成や、表示モード、部分表示などについては、第１実施形態と同様である。このため、第２実施形態に係る液晶装置においても、表示モードが定常状態であれば、２つの発振回路のうち、いずれか一方だけが発振し、他方は発振を停止する構成となっている。特に、２値表示モードの場合と、階調表示モードの場合であっても部分表示が行われる場合とでは、高周波クロック信号ＨＣＫの発振が停止し、さらに、階調制御信号ＧＣＰの生成も停止する構成によって、電力の消費が抑えられることとなる。
【００９４】
＜第３実施形態＞
さらに、本発明は、画素を駆動するスイッチング素子として、ＴＦＴのような３端子型スイッチを用いたアクティブマトリクス型の液晶装置にも適用可能である。そこで、本発明の第３実施形態として、画素をＴＦＴにより駆動するアクティブマトリクス型の液晶装置について説明する。この液晶装置は、素子基板と対向基板とが互いに一定の間隙を保って貼付され、この間隙に電気光学材料たる液晶が挟持された構成となっている。また、スイッチング素子として、ＴＦＴを用いる構成では、第１および第２実施形態のように、１水平走査期間１Ｈを前半と後半とに分ける必要がない。このため、第３実施形態においては、１水平走査期間１Ｈを前半と後半とに分けるための信号（ＲＥＳやＩＮＨなど）については生成していない。
【００９５】
さて、図１５は、第３実施形態に係る液晶装置の電気的な構成を示すブロック図である。この図において、データ線２１２およびデータ線３１２は、ともに上記素子基板に形成されるものであり、このうち、データ線２１２の１６０本が列（Ｙ）方向に、走査線３１２の２００本が行（Ｘ）方向に、それぞれ延在して配列している。そして、画素１１６は、データ線２１２と走査線３１２との各交差に対応して設けられて、第１および第２実施形態と同様に、２００行×１６０列のマトリクス状に配列している。
【００９６】
ここで、画素１１６においては、ＴＦＴ１２０のゲートが走査線３１２に、ソースがデータ線２１２に、ドレインが液晶層１１８に、それぞれ接続されている。ここで、液晶層１１８は、ＴＦＴ１２０のドレインに接続された矩形状の画素電極と、上記対向基板に形成されるとともに中間電圧ＶＣが印加される共通電極と、これら電極間に挟持された液晶とから構成される。なお、画素電極（ＴＦＴ１２０のドレイン）と、一定電位に接続された容量線との間においては蓄積容量が形成されて、液晶層１１８に蓄積される電荷のリークを防止しているが、図１５では省略している。
【００９７】
次に、走査線駆動回路３５４は、各走査線３１２に、走査信号Ｇ１〜Ｇ２００をそれぞれ供給するものである。詳細には、走査線駆動回路３５４は、図１７に示されるように、１フレームの最初に供給される開始パルスＹＤを、１水平走査期間１Ｈに相当するクロック信号ＹＣＬＫにしたがって順次転送し、この転送信号に基づいて生成した信号を走査信号Ｇ１〜Ｇ２００として、対応する走査線３１２にそれぞれ供給するものである。ここで、本実施形態の走査電極駆動回路３５４は、走査信号Ｇ１〜Ｇ２００におけるＨレベルとして電圧ＶＧＨを、また、Ｌレベルとして電圧ＶＧＬを、それぞれ用いている。このため、駆動電圧形成回路５０４は、これらの電圧ＶＧＨ、ＶＧＬを生成して走査線駆動回路３５４に供給する構成となっている。そして、ある走査線３１２が選択されて、当該走査線３１２に走査信号としてＨレベルたる電圧ＶＧＨが供給されると、当該走査線３１２に接続されたＴＦＴ１２０のすべてがオン状態となる一方、非選択の走査線３１２にＬレベルたる電圧ＶＧＬが供給されると、当該走査線３１２に接続されたＴＦＴ１２０のすべてがオフ状態となる。
【００９８】
一方、データ線駆動回路２５４は、選択された走査線３１２と交差する１行分の画素１１６の表示データに基づいて、制御信号Ｓ１〜Ｓ１６０を生成するものである。ここで、制御信号Ｓ１〜Ｓ１６０は、各データ線に対応して設けられるスイッチ２５４９のオン期間を１水平走査期間１Ｈ毎にそれぞれ制御するものである。なお、データ線駆動回路２５４の詳細については、後述することとする。
【００９９】
＜制御回路＞
次に、本実施形態の制御回路４０４について説明する。この制御回路４０４は、データ線駆動回路２５４および走査駆動回路３５４を、各種制御信号やクロック信号などを供給することによって制御するものである。この点において、制御回路４０４は、第１（第２）実施形態における制御回路４００（図２参照）と共通である。
【０１００】
さて、図１６は、制御回路４０４の構成を示すブロック図である。この図における制御回路４０４が、図２における制御回路４００と相違する点は次の通りである。すなわち、第１に、低周波クロック信号ＬＣＫ２は、１／２水平走査期間を規定する信号であるため、制御回路４０４では、低周波クロック信号ＬＣＫ２が分周回路４０１４により１／２分周されて、１水平走査期間１Ｈを規定するクロック信号ＬＣＫ２ｂとして用いられる構成となっている。同様に、高周波発振回路４００４による高周波クロック信号ＨＣＫは、分周回路４００６ｂによって、図２における分周回路４００６ａよりもさらに１／２分周されて、クロック信号ＬＣＫ１ｂとして用いられる構成となっている。このため、セレクタ４０１０は、クロック信号ＬＣＫ１ｂ、または、クロック信号ＬＣＫ２ｂのいずれかを制御信号ＳＥＬにしたがって選択し、クロック信号ＬＣＫｂとして制御信号生成回路４０１２ｂに供給している。
【０１０１】
第２に、制御回路４０４では、階調制御信号生成回路４００８による階調制御信号ＧＣＰ、または、低周波発振回路４００２による低周波クロック信号ＬＣＫ２のいずれかが、セレクタ４０１６により選択されて、選択階調制御信号ＧＣＰｂとしてデータ線駆動回路２５４に供給される構成となっている。ここで、セレクタ４０１６は、制御信号ＳＥＬがＨレベルである場合には、クロック信号ＬＣＫ２を選択する一方、制御信号ＳＥＬがＬレベルである場合には、階調制御信号ＧＣＰを選択するものである。なお、本実施形態においても、階調表示モードにおいて８階調の階調表示を行うものとするが、本実施形態における階調制御信号ＧＣＰは、第１実施形態と異なり、図１９に示されるように、１水平走査期間において、液晶及びスイッチング素子を含む電気光学装置における電圧−透過率特性（いわゆるＶ−Ｔ特性）に対応させ、この非線形特性を補償するようにパルス間隔を設定して配列させたものとなっている。このため、１水平走査期間において供給される階調制御信号ＧＣＰのパルス数は階調数と同じく「８」個となっている。
【０１０２】
第３に、本実施形態では、１水平走査期間を前半後半に分けないので、このための制御信号ＩＮＨおよびリセット信号ＲＥＳが、制御信号生成回路４０１２ｂにおいて生成されない（する必要がない）。一方、交流駆動信号ＭＸは、１フレーム毎にレベル反転される点においては第１実施形態と同様であるが、図１９または図２０に示されるように１水平走査期間毎にレベル反転される点において第１実施形態と相違している。また、本実施形態では、走査線３１２を交流駆動しないので、交流駆動信号ＭＹが制御信号生成回路４０１２ｂにより生成されない。
【０１０３】
第４に、制御信号生成回路４０１２ｂは、モード指示信号ＢＷにしたがって制御信号ＳＥＬをＨレベルとする場合には、低周波発振回路４００２による低周波クロック信号ＬＣＫ２と、セレクタ４０１０により選択されたクロック信号ＬＣＫｂ（ＬＣＫ２ｂ）の反転信号との論理積信号を、ラッチパルス信号ＬＰとして出力する構成となっている。なお、制御信号生成回路４０１２ｂは、制御信号ＳＥＬをＬレベルとする場合には、セレクタ４０１０により選択されたクロック信号ＬＣＫｂ（ＬＣＫ１ｂ）にしたがって、ラッチパルスＬＰを水平走査期間の最初に出力する。また、制御信号生成回路４０１２ｂは、ラッチパルスＬＰ以外の信号、すなわち、開始パルスＹＤ、クロック信号ＹＣＬＫおよび交流駆動信号ＭＸについては、セレクタ４０１０により選択されたクロック信号ＬＣＫｂに基づいてそれぞれ生成する。
【０１０４】
第５に、制御回路４０４からデータ線駆動回路２５４へは、さらに、高周波クロック信号ＨＣＫ、および、クロック信号ＬＣＫ２ｂが、それぞれ制御信号として供給される構成となっている。なお、他の点については、図２における制御信号４００と同様であるので、その説明を省略することとする。
【０１０５】
＜データ線駆動回路＞
説明を再び図１５に戻して、データ線駆動回路２５４について説明することとする。この図に示されるように、データ線駆動回路２５４は、データ電圧生成回路２５４０、アドレス制御回路２５４２、表示データＲＡＭ２５４４、ＰＷＭデコーダ２５４６およびスイッチ回路２５４８から構成されている。このうち、アドレス制御回路２５４２および表示データＲＡＭ２５４４は、それぞれ図９に示されるアドレス制御回路２５０２および表示データＲＡＭ２５０４と同様なものである。すなわち、アドレス制御回路２５４２は、表示データの読み出しに用いる行アドレスを生成するものであり、当該行アドレスを、１フレームの最初に供給される開始パルスＹＤによりリセットするとともに、１水平走査期間毎に供給されるラッチパルスＬＰで歩進させる構成となっている。また、表示データＲＡＭ２５４４は、２００行×１６０列に配列する画素に対応する領域を有するデュアルポートＲＡＭであり、書き込み側では、制御回路４０４から供給される表示データが所定の番地に書き込まれる一方、読み出し側では、行アドレスで指定された番地の表示データが１行分読み出される構成となっている。
【０１０６】
次に、ＰＷＭデコーダ２５４６は、スイッチ回路２５４８においてデータ線２１２に対応して設けられるスイッチ２５４９の開閉を制御する制御信号Ｓ１〜Ｓ１６０を、読み出された表示データに対応して出力するものである。詳細には、ＰＷＭデコーダ２５４６は、制御回路４０４から供給される制御信号ＳＥＬがＬレベルである場合（表示モードを階調表示モードとする場合）には、次のような制御信号Ｓ１〜Ｓ１６０を生成する。すなわち、ＰＷＭデコーダ２５４６は、第１に、水平走査期間の最初に供給されるラッチパルス信号ＬＰによって、Ｈレベルにセットし、第２に、表示データに対応する選択階調制御信号ＧＣＰｂ（制御信号ＳＥＬがＬレベルである場合には、階調制御信号ＧＣＰ）の立ち下がりにおいて、Ｌレベルにリセットした制御信号Ｓ１〜Ｓ１６０を生成する。
【０１０７】
一方、ＰＷＭデコーダ２５４６は、制御回路４０４から供給される制御信号ＳＥＬがＨレベルである場合（表示モードを２値表示モードとする場合）には、次のような制御信号Ｓ１〜Ｓ１６０を生成する。すなわち、ＰＷＭデコーダ２５４６は、第１に、水平走査期間の最初に供給されるラッチパルス信号ＬＰによって、Ｈレベルにセットし、第２に、表示データがオフに相当する（０００）であれば、水平走査期間において、選択階調制御信号ＧＣＰｂ（制御信号ＳＥＬがＨレベルである場合には、クロック信号ＬＣＫ２）の最初の立ち下がりにおいて、Ｌレベルにリセットする一方、それ以外の表示データであれば、水平走査期間において、選択階調制御信号ＧＣＰｂの２番目の立ち下がりにおいて、Ｌレベルにリセットした制御信号Ｓ１〜Ｓ１６０を生成する。
【０１０８】
なお、スイッチ回路２５４８は、上述したように、データ線２１２の各々に対応して設けられたスイッチ２５４９から構成されており、各スイッチ２５４９の一端は、対応するデータ線２１２に接続される一方、他端は信号線Ｌに共通接続されている。
【０１０９】
＜データ電圧発生回路＞
次に、データ電圧生成回路２５４０は、中間電圧ＶＣから正側データ電圧ＶＤＰまで上昇するランプ波形と、中間電圧ＶＣから負側データ電圧ＶＤＮまで下降するランプ波形とを１水平走査期間１Ｈ毎に交互に生成し、信号ＶＤとして信号線Ｌに印加するものである。図１８は、データ電圧生成回路２５４０の詳細な構成を示すブロック図である。この図に示されるように、データ電圧生成回路２５４０は、カウンタ２５４２、Ｄ／Ａコンバータ２５４４、マルチプレクサ２５４６およびセレクタ２５４８により構成されている。
【０１１０】
このうち、カウンタ２５４２は、ラッチパルスＬＰでリセットされた後に、高周波発振回路４００４（図１６参照）による高周波クロック信号ＨＣＫを、交流駆動信号ＭＸがＨレベルの場合にはアップカウントする一方、交流駆動信号ＭＸがＬレベルの場合にはダウンカウントするものである。なお、高周波クロック信号ＨＣＫを適切に分周した信号を、カウンタ２５４２に供給する構成としても良い。次に、Ｄ／Ａコンバータ２５４４は、カウンタ２５４２によるカウント結果に対応した電圧を有する信号ＶＤ１として出力するものである。詳細には、Ｄ／Ａコンバータ２５４４は、当該カウント結果がゼロである場合には信号ＶＤ１の電圧を中間電圧ＶＣとし、当該カウントが正の値であれば、そのカウント結果に比例して信号ＶＤ１の電圧を正側（データ電圧ＶＤＰ側）に上昇させ、当該カウントが負の値であれば、そのカウント結果に比例して信号ＶＤ１の電圧を負側（データ電圧ＶＤＮ側）に下降させる。このため、駆動電圧形成回路５０４（図１６参照）は、これらの電圧ＶＤＰ、ＶＣ、ＶＤＮを生成して、データ線駆動回路２５４におけるＤ／Ａコンバータ２５４４に供給する構成となっている。
【０１１１】
一方、マルチプレクサ２５４６は、クロック信号ＬＣＫ２ｂおよび交流駆動信号ＭＸのレベルに応じて電圧ＶＤＰ、ＶＣ、ＶＤＮのいずれかを選択して、次のような電圧を有する信号ＶＤ２を生成するものである。すなわち、マルチプレクサ２５４６は、分周回路４０１４（図１６参照）による低周波クロック信号ＬＣＫ２ｂがＬレベルである場合には、信号ＶＤ２の電圧を中間電圧ＶＣとし、低周波クロック信号ＬＣＫ２ｂがＨレベルである場合であって、かつ、交流駆動信号ＭＸがＨレベルである場合には、信号ＶＤ２の電圧を正側のデータ電圧ＶＤＰとし、低周波クロック信号ＬＣＫ２ｂがＨレベルである場合であって、かつ、交流駆動信号ＭＸがＬレベルである場合には、信号ＶＤ２の電圧を負側のデータ電圧ＶＤＮとして出力する。
【０１１２】
そして、セレクタ２５４８は、制御信号生成回路４０１２ｂ（図１６参照）による制御信号ＳＥＬがＬレベルである場合には、Ｄ／Ａコンバータ２５４４による信号ＶＤ１を選択する一方、制御信号ＳＥＬがＨレベルである場合には、マルチプレクサ２５４６による信号ＶＤ２を選択して、信号線Ｌに信号ＶＤとして供給するものである。
【０１１３】
＜動作＞
次に、本実施形態に係る液晶装置の動作について説明する。まず、説明の便宜上、表示モードが階調表示モードである場合、すなわち、制御信号ＳＥＬがＬレベルである場合の動作について説明する。
【０１１４】
図１９は、本実施形態の液晶装置において、表示モードが階調表示モードである場合の動作を説明するためのタイミングチャートである。この図に示されるように、あるいは、すでに説明したように、ラッチパルスＬＰは、１水平走査期間１Ｈの最初に供給される一方、交流駆動信号ＭＸは、１水平走査期間１Ｈ毎にレベル反転されて供給される。
【０１１５】
さて、制御回路４０４（図１６参照）において、制御信号ＳＥＬがＬレベルとされる場合には、高周波発振回路４００４のみが発振し、低周波発振回路４００２は発振を停止するので、制御信号生成回路４０１２ｂは、高周波クロックＨＣＫを分周したクロック信号ＬＣＫ１ｂに基づいて、各種の制御信号を生成する。また、この際、セレクタ４０１６は、階調制御信号生成回路４００８による階調制御信号ＧＣＰを選択する。このため、選択階調制御信号ＧＣＰｂは、図１９に示されるように、階調制御信号ＧＣＰとなる。
【０１１６】
一方、データ電圧制御回路２５４０（図１８参照）において、制御信号ＳＥＬがＬレベルの場合には、Ｄ／Ａコンバータ２５４４による出力信号ＶＤ１がセレクタ２５４８によって選択され、信号ＶＤとして信号線Ｌに供給される。ここで、交流駆動信号ＭＸがＨレベルとなる水平走査期間において、ラッチパルスＬＰが供給されると、カウンタ２５４２は、高周波クロック信号ＨＣＫをアップカウントする。このため、セレクタ２５４８から出力される信号ＶＤ、すなわち、Ｄ／Ａコンバータ２５４４により出力される信号ＶＤ１は、図１９に示されるように、ラッチパルスＬＰが供給された後に、中間電圧ＶＣから正側のデータ電圧ＶＤＰまで直線的に上昇する。
【０１１７】
また、ＰＷＭデコーダ２５４６は、制御信号Ｓ１〜Ｓ１６０のすべてを、１水平走査期間の最初に供給されるラッチパルスＬＰの立ち上がりでＨレベルにセットした後、選択階調制御信号ＧＣＰｂとして供給される階調制御信号ＧＣＰのパルスのうち、表示データに対応するものの立ち下がりでＬレベルにリセットする。このため、各データ線２１２に接続されたスイッチ２５４９は、１水平走査期間の最初にオンした後に、対応する制御信号のＬレベルのリセットにともなってオフすることになる。したがって、例えば図１５において左から数えてｉ番目（ｉは、１≦ｉ≦１６０を満たす整数）のデータ線２１２には、制御信号ＳｉがＬレベルにリセットされる直前での信号線Ｌの電圧が印加されて、当該水平走査期間において選択されている走査線３１２と、当該ｉ番目のデータ線２１２との交差に位置する画素１１６の液晶層１１８に書き込まれることとなる。
【０１１８】
ここで、ある水平走査期間において選択される走査線３１２と、ｉ番目のデータ線２１２との交差に位置する画素１１６の表示データがオフに相当する（０００）であれば、制御信号Ｘｉは、当該水平走査期間の最初にＨレベルにセットされた後に、階調制御信号ＧＣＰにおける最初のパルスの立ち下がりで、直ちにＬレベルにリセットされるので、当該ｉ番目のデータ線２１２に印加される電圧は、ほぼ中間電圧ＶＣとなる。このため、当該画素１１６の液晶層１１８には、ほとんど電圧が印加されない結果、当該画素１１６は、オフに相当する透過率となる。
【０１１９】
一方、当該画素の表示データがオンに相当する（１１１）であれば、制御信号Ｘｉは、当該水平走査期間の最初にＨレベルにセットされた後に、階調制御信号ＧＣＰにおける最後のパルスの立ち下がりでＬレベルにリセットされるので、当該ｉ番目のデータ線２１２に印加される電圧は、ほぼ正側のデータ電圧ＶＤＰとなる。このため、当該画素１１６の液晶層１１８には、電圧（ＶＤＰ−ＶＣ）が印加される結果、当該画素１１６は、オンに相当する透過率となる。
【０１２０】
また、当該画素の表示データが中間調に相当する（００１）〜（１１０）であれば、制御信号Ｘｉは、当該水平走査期間の最初にＨレベルにセットされた後に、階調制御信号ＧＣＰにおける第２番〜第７番目のパルスの立ち下がりでＬレベルにリセットされるので、当該ｉ番目のデータ線２１２に印加される電圧は、当該表示データの透過率に対応する電圧となる。このため、当該画素１１６は、表示データに対応する透過率となる。
【０１２１】
次に、表示モードが２値表示モードである場合、すなわち、制御信号ＳＥＬがＨレベルである場合の動作について説明する。まず、制御回路４０４（図１６参照）において、制御信号ＳＥＬをＨレベルとする場合には、低周波発振回路４００２のみが発振し、高周波発振回路４００４は発振を停止するので、制御信号生成回路４０１２ｂは、低周波クロックＬＣＫ２、および、これを分周したクロック信号ＬＣＫ２ｂに基づいて、各種の制御信号を生成する。特に、制御信号生成回路４０１２ｂは、図２０に示されるように、あるいは、すでに説明したように、低周波発振回路４００２により生成され、かつ、１水平走査期間１Ｈの１／２の周期を有する低周波クロックＬＣＫ２と、これを分周回路４０１４により１／２分周したクロック信号ＬＣＫ２ｂの反転信号との論理積信号を求めることによってラッチパルスＬＰを生成する。また、この際、セレクタ４０１６は、階調制御信号生成回路４００８によるクロック信号ＬＣＫ２を選択する。このため、選択階調制御信号ＧＣＰｂは、図２０に示されるように、クロック信号ＬＣＫ２である。
【０１２２】
一方、データ電圧制御回路２５４０（図１８参照）において、制御信号ＳＥＬがＨレベルの場合には、マルチプレクサ２５４６による出力信号ＶＤ２がセレクタ２５４８によって選択され、信号ＶＤとして信号線Ｌに供給される。ここで、マルチプレクサ２５４６は、交流駆動信号ＭＸがＨレベルとなる水平走査期間の場合であって、クロック信号ＬＣＫ２ｂがＬレベルの場合に、中間電圧ＶＣを選択する一方、当該水平走査期間の場合であって、クロック信号ＬＣＫ２ｂがＨレベルの場合に、正側の電圧ＶＤＰを選択して、信号ＶＤ２として出力するので、セレクタ２５４８により出力される信号ＶＤは、図２０に示される通りとなる。
【０１２３】
また、ＰＷＭデコーダ２５４６は、制御信号Ｓ１〜Ｓ１６０のすべてを、論理積として求められたラッチパルスＬＰの立ち上がりでＨレベルにセットした後、対応する表示データがオフであれば、選択階調制御信号ＧＣＰｂとして供給されるクロック信号ＬＣＫ２の最初の立ち下がりで、また、読み出された表示データがオフ以外であれば、クロック信号ＬＣＫ２の２回目の立ち下がりで、それぞれＬレベルにリセットする。
【０１２４】
ここで、例えば、ある水平走査期間において選択される走査線３１２と、ｉ番目のデータ線２１２との交差に位置する画素１１６の表示データがオフに相当する（０００）であれば、制御信号Ｘｉは、当該水平走査期間の最初にＨレベルにセットされた後に、クロック信号ＬＣＫ２における最初の立ち下がりでＬレベルにリセットされるので、当該ｉ番目のデータ線２１２に印加される電圧は、ほぼ中間電圧ＶＣとなる。このため、当該画素１１６の液晶層１１８には、ほとんど電圧が印加されない結果、当該画素１１６は、オフに相当する透過率となる。
【０１２５】
一方、当該画素の表示データがオフ以外の（００１）〜（１１１）であれば、制御信号Ｘｉは、当該水平走査期間の最初にＨレベルにセットされた後に、クロック信号ＬＣＫ２の２回目の立ち下がりでＬレベルにリセットされるので、当該ｉ番目のデータ線２１２に印加される電圧は、正側のデータ電圧ＶＤＰとなる。このため、当該画素１１６の液晶層１１８には、電圧（ＶＤＰ−ＶＣ）が印加される結果、当該画素１１６は、オンに相当する透過率となる。
【０１２６】
なお、ＰＷＭデコーダ２５４６は、交流駆動信号ＭＸがＬレベルとなる水平走査期間では、表示データが同一であれば、交流駆動信号ＭＸがＨレベルとなる水平走査期間と全く同じ制御信号Ｓ１〜Ｓ１６０を出力する。ただし、データ電圧生成回路２５４０において、制御信号ＳＥＬがＬレベルの場合には、カウンタ２５４２が高周波クロックＨＣＫをダウンカウントするので、Ｄ／Ａコンバータ２５４４は、信号ＶＤ１を、中間電圧ＶＣから負側の電圧ＶＤＮに下降させる一方、制御信号ＳＥＬがＨレベルの場合には、クロック信号ＬＣＫｂがＨレベルであれば、マルチプレクサ２５４６は、負側の電圧ＶＤＮを信号ＶＤ２として選択することになる。このため、交流駆動信号ＭＸがＬレベルとなる水平走査期間において、各データ線２１２に印加される電圧は、制御信号ＳＥＬのレベルにかかわらず、すなわち、実際の表示モードにかかわらず、交流駆動信号ＭＸがＨレベルの場合と比較して、中間電圧ＶＣを基準に反転することになる。それゆえ、各画素１１６の液晶層１１８に直流が印加されて、液晶材料の劣化が防止されることとなる。
【０１２７】
このように、第３実施形態の液晶装置では、第１実施形態や第２実施形態の液晶装置と駆動方式が相違するものの、制御回路４０４に２つの発振回路を備え、表示モードが定常状態であれば、いずれか一方だけを発振させて、他方の発振を停止させる点において共通である。特に、２値表示モードの場合と、階調表示モードの場合であっても部分表示が行われる場合とでは、高周波クロック信号ＨＣＫの発振が停止し、さらに、階調制御信号ＧＣＰの生成なども停止するので、電力の消費が抑えられる点においても共通である。
【０１２８】
なお、制御回路４０４において、モード指示信号ＢＷのレベル遷移時における動作、詳細には、表示モードの移行の指示があれば、移行後に用いる発振回路の発振を開始させた後、一定時間経過して、その発振が安定してから、低周波クロック信号を切り替えるとともに、移行後に不要となる発振回路の発振を停止させる動作（図３参照）については、第１実施形態と同様である。このため、表示モードの移行の指示によって直ちに低周波クロック信号を切り替える構成と比較して、不安定な低周波クロック信号に基づく駆動が回避されて、表示モードの切替をスムースに行うことが可能となる。
【０１２９】
また、第３実施形態においては、説明を簡略化するために部分表示については触れなかったが、第１および第２実施形態のように部分表示を行っても良いのはもちろんである。
【０１３０】
＜その他＞
なお、上述した各実施形態にあっては、電気光学材料に液晶を用いた液晶装置を例にとって説明したが、エレクトロルミネッセンス装置や、プラズマディスプレイなど、各種の電気光学効果により表示を行う電気光学装置に適用可能である。すなわち、本発明は、上述した液晶装置と類似の構成を有するすべての電気光学装置に適用可能である。
【０１３１】
＜電子機器＞
次に、上述した電気光学装置を携帯型電子機器に適用する場合について説明する。この場合、電子機器は、図２１に示されるように、主に、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、液晶パネル１００（１０２、１０４）、クロック発生回路１００８並びに電源回路１０１０を備えて構成される。このうち、表示情報出力源１０００は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）などのメモリや、光ディスク装置などのストレージユニット、画像信号を同調して出力する同調回路等を含み、クロック発生回路１００８からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路１００２に出力するものである。また、表示情報処理回路１００２は、図１における制御回路４００（図１６における制御回路４０４）を含む上位構成であり、さらに、シリアル−パラレル変換回路や、増幅・極性反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路などを含んで、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号ＣＬＫなどのタイミング信号や制御信号とともに駆動回路１００４に出力する。さらに、駆動回路１００４は、上述したデータ線駆動回路２５０（２５２、２５４）や、走査線駆動回路３５０（３５２、３５４）、制御回路４００（４０４）などに相当し、さらに、製造過程において検査に用いる検査回路などを含んだものである。電源回路１０１０は、各回路に所定の電源を供給するものであり、ここでは、上述した駆動電圧形成回路５００（５０２、５０４）も含む概念のものである。
【０１３２】
＜携帯電話＞
次に、上述した液晶装置を携帯電話に適用した例について説明する。図２２は、この携帯電話の構成を示す斜視図である。図において、携帯電話１３００は、複数の操作ボタン１３０２のほか、受話口１３０４、送話口１３０６とともに、液晶パネル１００（１０２、１０４）を備えるものである。この液晶パネル１００では、着信時または発信時には全領域を表示領域とする全画面表示が階調表示モードまたは２値表示モードで行われる一方、待ち受け時には電界強度や、番号、文字など必要な情報を表示画面中の最小限の領域で２値表示とし、残りの領域を非表示とする部分表示が行われることとなる。このような全画面表示モードと部分表示モードの制御は、上記した各実施形態にて説明した構成に基づいて行われる。これにより、待ち受け時において液晶装置で消費される電力が抑えられるので、待ち受け可能時間の長期化を図ることが可能となる。
【０１３３】
なお、本実施形態に係る液晶装置を適用する電子機器としては、階調表示を行う一方、低消費電力が強く求められる機器、例えば、上述した携帯電話のほか、ページャ、時計、ＰＤＡ（個人向け情報端末）などが好適である。ただし、この他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などにも適用可能である。
【０１３４】
【発明の効果】
以上説明したように本発明によれば、特に、２値表示モードや、部分表示などの場合には、低周波発振回路のみを発振させて、高周波発振回路の発振を停止させるので、さらなる低消費電力化を図ることが可能となる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態に係る液晶装置の電気的構成を示すブロック図である。
【図２】 同液晶装置における制御回路の構成を示すブロック図である。
【図３】 同制御回路における表示モード遷移時の動作を説明するためのタイミングチャートである。
【図４】 同液晶装置における走査線駆動回路の構成を示すブロック図である。
【図５】 同液晶装置における走査線駆動回路の動作を説明するためのタイミングチャートである。
【図６】 同液晶装置における部分表示を説明するための平面図である。
【図７】 部分表示の場合において、走査信号の電圧波形を示すタイミングチャートである。
【図８】 部分表示の場合において、走査信号の電圧波形を示すタイミングチャートである。
【図９】 同液晶装置におけるデータ線駆動回路の構成を示すブロック図である。
【図１０】 同データ駆動回路の動作を説明するためのタイミングチャートである。
【図１１】 同データ駆動回路の動作を説明するための詳細なタイミングチャートである。
【図１２】 同液晶装置における画素への印加電圧波形を示すタイミングチャートである。
【図１３】 本発明の第２実施形態に係る液晶装置の電気的構成を示すブロック図である。
【図１４】 同液晶装置における画素への印加電圧波形を示すタイミングチャートである。
【図１５】 本発明の第２実施形態に係る液晶装置の電気的構成を示すブロック図である。
【図１６】 同液晶装置における制御回路の構成を示すブロック図である。
【図１７】 同液晶装置の走査線駆動回路による走査信号の電圧波形を示すタイミングチャートである。
【図１８】 同液晶装置におけるデータ電圧生成回路の構成を示すブロック図である。
【図１９】 同液晶装置において、階調表示モードの動作を説明するためのタイミングチャートである。
【図２０】 同液晶装置において、２値表示モードの動作を説明するためのタイミングチャートである。
【図２１】 第１〜第３実施形態に係る液晶装置を適用した電子機器の概略構成を示すブロック図である。
【図２２】 同液晶装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【符号の説明】
１００、１０２、１０４……液晶パネル
１１６……画素
１１８……液晶層
１２０……ＴＦＴ
２１２……データ線
２２０……ＴＦＤ
２５０……データ線駆動回路
３１２……走査線
３５０……走査線駆動回路
４００、４０４……制御回路
５００、５０２、５０４……駆動電圧形成回路
２５０４……表示データＲＡＭ
４００２……低周波発振回路
４００４……高周波発振回路
４００８……階調制御信号生成回路
４０１２ａ、４０１２ｂ……制御信号生成回路
【発明の属する技術分野】
本発明は、消費電力を極めて低く抑えて、特に携帯型電子機器に適用して好適な電気光学装置の駆動方法、電気光学装置および電子機器に関する。
【０００２】
【従来の技術】
近年、電気光学材料の電気光学変化を用いて表示等を行う電気光学装置、特に、携帯電話のような携帯型電子機器に用いられる表示装置には、より多くの情報が表示できるように、さらに、単純なオンオフのみならず、豊かな階調表示できるように、要求されている。一方、携帯型電子機器は、電池駆動が原則であるため、低消費電力であることが強く求められている。すなわち、携帯型電子機器に用いられる電気光学装置には、高解像度化、高画質化と、低消費電力化という一見すると相矛盾する２つの要求を同時に解決することが求められている。
【０００３】
これを解決する１つの方策として、高い画質が要求される場合には、表示画素を階調表示とする一方、それ以外の場合には、オンまたはオフのいずれかとする２値表示として、高画質化と低消費電力化との両立を図る試みがなされている。さらに、高解像度が要求される場合には、全画面表示とする一方、それ以外の場合には、画面の一部領域だけを表示させて、他の領域を非表示状態として、その分、低消費電力化を図る試みもなされている。
【０００４】
【発明が解決しようとする課題】
しかしながら、高い画質が要求されない場合に、２値表示を行っても、さらに、画面の一部領域だけを表示させても、意外に低消費電力化が図られないという問題が発生した。あるいは、これだけでは、低消費電力化が未だ不十分であるという問題が発生した。
【０００５】
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、さらなる低消費電力化を可能とする電気光学装置の駆動方法、および、電気光学装置、並びに、この電気光学装置を備えた電子機器を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するために本発明に係る電気光学装置の駆動方法は、高周波クロック信号を発振する高周波発振回路と、前記高周波クロック信号よりも低周波数の低周波クロック信号を発振する低周波発振回路とを備えるとともに、複数の走査線と複数のデータ線との各交差に対応して設けられた画素を駆動する電気光学装置の駆動方法であって、所定の第１の場合には、前記低周波発振回路による発振を停止させるとともに、選択した走査線との交差に対応して設けられた画素へのデータ信号を、当該画素の階調に対応するように、前記高周波クロック信号に基づいて生成して、当該画素に対応するデータ線を介して供給する一方、前記第１の場合とは異なる第２の場合には、前記高周波発振回路による発振を停止させるとともに、当該画素へのデータ信号を、オン表示またはオフ表示のいずれかに対応するように、前記低周波クロック信号に基づいて生成して、当該画素に対応するデータ線を介して供給することを特徴としている。
【０００７】
本発明によれば、第１の場合には、低周波発振回路による発振が停止するとともに、画素の階調に対応したデータ信号が高周波クロック信号に基づいて生成される一方、第１の場合とは異なる第２の場合には、高周波発振回路による発振が停止するとともに、オン表示またはオフ表示のいずれかに対応したデータ信号が低周波クロック信号に基づいて生成される。したがって、第１の場合でも、第２の場合でも、高周波発振回路または低周波発振回路のいずれかによる発振が停止するので、その分、消費される電力が抑えられることとなる。特に、高周波クロック信号の周波数は、低周波クロック信号の周波数よりも高いので、容量等に起因して消費される電力は無視できない程に大きいが、本発明によれば、第２の場合では、高周波発振回路による高周波クロック信号の発振が停止するので、発振により消費される電力のみならず、容量に起因して消費される電力も抑えられることとなる。
【０００８】
ここで、本発明において、前記第１の場合とは、前記画素において、階調表示を行う場合であり、前記第２の場合とは、前記画素において、オン表示またはオフ表示のいずれかとする２値表示を行う場合であることが考えられる。こうすると、２値表示の場合には本来不必要な高周波クロック信号の発振が停止するので、その分だけ、電力の消費を抑えられるからである。なお、階調表示を行うか、２値表示を行うかについては、表示データ等を識別する何らかの判断機構や、いずれかの表示の指定をユーザに対して設定させる機構などを設けることで選択することが可能である。
【０００９】
さて、本発明において、前記階調表示を行う場合には、前記高周波クロック信号から、前記階調表示を行うための階調制御信号を生成し、この階調制御信号にしたがって前記データ信号を生成する一方、前記２値表示を行う場合には、前記階調制御信号の生成を停止させる方法が望ましい。本発明では、上述したように２値表示の場合、高周波クロック信号の発振を停止させるが、この方法のように、階調制御信号の生成についても停止させることで、階調に対応したデータ信号の変調動作を完全に停止させることができ、その分、消費電力をさらに抑えることができる。
【００１０】
また、本発明において、前記階調表示から前記２値表示に移行する際には、前記低周波発振回路による発振を開始させた後、所定の期間が経過したならば、前記高周波発振回路による発振を停止させる一方、前記２値表示から前記階調表示に移行する際には、前記高周波発振回路による発振を開始させた後、所定の期間が経過したならば、前記低周波発振回路による発振を停止させる方法が望ましい。一般に、発振回路においては、発振の開始直後にその発振状態が安定しないが、この方法によれば、階調表示または２値表示のうち、一方の表示から他方の表示へ移行する際、一時的に、高周波発振回路および低周波発振回路の双方が発振して、所定の期間経過後、不要となる発振回路が停止するので、移行に際して、安定な発振状態が維持されることになる。このため、発振不安定に起因して、画像が不安定となることが防止される。
【００１１】
さらに、本発明において、一部の画素のみを表示領域とするときには、当該表示領域に属する画素において、強制的に前記２値表示を行う方法が望ましい。このように、一部の画素のみを表示領域とし、他の画素を非表示とすると（部分表示の場合）、その分、電力の消費を抑えることができる。くわえて、このような部分表示を行うとき、ユーザが必要な情報のみを認識できれば良いので、表示領域に属する画素においては、２値表示で十分である。そこで、部分表示を行うときには、強制的に２値表示として、不必要な高周波クロック信号の発振を停止させることで、電力の消費をさらに低く抑えることができる。
【００１２】
また、上記目的を達成するために本発明に係る電気光学装置は、複数の走査線と複数のデータ線との各交差に対応して画素が設けられた電気光学装置であって、高周波クロック信号を発振する高周波発振回路と、前記高周波クロック信号よりも低周波数の低周波クロック信号を発振する低周波発振回路と、所定の第１の場合には、前記低周波発振回路による発振の停止を指示する一方、前記第１の場合とは異なる第２の場合には、前記高周波発振回路による発振の停止を指示する指示回路と、走査信号について、前記第１の場合に、前記高周波クロック信号に基づいて生成する一方、前記第２の場合に、前記低周波クロック信号に基づいて生成して、それぞれ、前記走査線に順次供給する走査線駆動回路と、前記走査信号の供給によって選択された走査線であって、当該走査線との交差に対応して設けられた画素へのデータ信号について、前記第１の場合には、当該画素の階調に対応するように、前記高周波クロック信号に基づいて生成する一方、前記第２の場合には、オン表示またはオフ表示のいずれかに対応するように、前記低周波クロック信号に基づいて生成して、それぞれ、当該画素に対応するデータ線を介して供給するデータ線駆動回路とを具備することを特徴としている。
【００１３】
本発明によれば、第１の場合には、低周波発振回路による発振が停止するとともに、走査信号が高周波クロック信号に基づいて生成される一方、画素の階調に対応したデータ信号が高周波クロック信号に基づいて生成される。また、第１の場合とは異なる第２の場合には、高周波発振回路による発振が停止するとともに、走査信号が低周波クロック信号に基づいて生成される一方、オン表示またはオフ表示のいずれかに対応したデータ信号が低周波クロック信号に基づいて生成される。したがって、第１の場合でも、第２の場合でも、高周波発振回路または低周波発振回路による発振が停止するので、その分、消費される電力が抑えられることとなる。特に、高周波クロック信号の周波数は、低周波クロック信号の周波数よりも高いので、容量等に起因して消費される電力は無視できない程に大きいが、本発明によれば、第２の場合において、高周波発振回路による高周波クロック信号の発振が停止するので、発振により消費される電力のみならず、容量に起因して消費される電力も抑えられることとなる。
【００１４】
ここで、本発明において、第１の場合とは、前記画素において、階調表示を行う場合であり、前記第２の場合とは、前記画素において、オン表示またはオフ表示のいずれかとする２値表示を行う場合であることが望ましい。こうすると、２値表示の場合には本来不必要な高周波クロック信号の発振が停止するので、その分だけ、電力の消費を抑えられるからである。なお、階調表示を行うか、２値表示を行うかについては、上述した駆動方法と同様に、表示データ等を識別する何らかの判断機構や、いずれかの表示をユーザに対して設定させる機構などを設けることで選択することができる。
【００１５】
さて、本発明において、前記高周波クロック信号から、前記階調表示を行うための階調制御信号を生成する階調制御信号生成回路を備え、前記階調表示を行う場合、前記データ線駆動回路は、前記階調制御信号にしたがって前記データ信号を生成する一方、前記２値表示を行う場合、前記指示回路は、前記高周波発振回路による発振の停止とともに、前記階調制御信号生成回路による前記階調制御信号の生成の停止を指示する構成が望ましい。本発明では、上述したように２値表示の場合に、高周波クロック信号の発振を停止させるが、この構成のように、階調制御信号の生成についても停止させることで、階調に対応したデータ信号の変調動作を完全に停止させることができ、その分、消費電力をさらに抑えることができる。
【００１６】
また、本発明において、前記指示回路は、前記階調表示から前記２値表示に移行する際には、前記低周波発振回路による発振の開始を指示した後、所定の期間が経過したならば、前記高周波発振回路による発振の停止を指示する一方、前記２値表示から前記階調表示に移行する際には、前記高周波発振回路による発振の開始を指示した後、所定の期間が経過したならば、前記低周波発振回路による発振の停止を指示する構成が望ましい。一般に、発振回路においては、発振の開始直後にその発振状態が安定しないが、この構成によれば、階調表示または２値表示のうち、一方の表示から他方の表示へ移行する際、一時的に、高周波発振回路および低周波発振回路の双方が発振して、所定の期間が経過したならば、不要となる発振回路が停止するので、移行に際して、安定な発振状態が維持されることになる。このため、発振不安定に起因して、画像が不安定となることが防止される。
【００１７】
さらに、本発明において、一部の画素のみを表示領域とするときには、当該表示領域に属する画素を強制的に前記２値表示とする構成が望ましい。このように、一部の画素のみを表示領域とし、他の画素を非表示とすると（部分表示の場合）、その分、電力の消費を抑えることができる。さらに、このような部分表示を行うとき、ユーザが必要な情報のみを認識できれば良いので、表示領域に属する画素においては、２値表示で十分である。この２値表示では、不必要な高周波クロック信号の発振が停止するので、その分だけ、電力の消費をさらに低く抑えることができる。くわえて、このような部分表示を行うとき、ユーザが必要な情報のみを認識できれば良いので、表示領域に属する画素においては、２値表示で十分である。そこで、部分表示を行うときには、強制的に２値表示として、不必要な高周波クロック信号の発振を停止させることで、電力の消費をさらに低く抑えることができる。
【００１８】
さて、このような部分表示を行う構成において、前記データ線駆動回路は、前記画素に対応する領域を有するメモリを備え、走査期間において、前記表示領域を走査する期間には、これに対応して前記メモリから表示データを読み出すとともに、当該表示データに基づいて、オン表示またはオフ表示のいずれかに対応するデータ信号を生成する一方、前記表示領域を走査しない期間には、これに対応して前記メモリからの読み出しを停止する構成が望ましい。この構成において、非表示領域に属する走査線が選択されたときとは、表示を行う必要がないときである。本発明によれば、このようなときに、メモリの読み出しが停止されるので、これに伴って消費電力が抑えられる結果、さらなる低消費電力化が図られることとなる。
【００１９】
加えて、本発明においては、前記画素は、スイッチング素子により駆動される構成が望ましい。この構成によれば、スイッチング素子によりオン画素とオフ画素とが電気的に分離されるので、コントラストやレスポンスなどが良好であり、かつ、高精細な表示が可能となる。なお、このようなスイッチング素子としては、例えば、ＴＦＤ（Thin Film Diode：薄膜ダイオード）のような２端子型スイッチや、ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）のような３端子型スイッチなどを用いることができるが、前者の２端子型スイッチの方が、製造プロセスが簡略化される点、および、走査線とデータ線との配線短絡が発生しない点において有利である。
【００２０】
加えて、上記目的を達成するために本発明に係る電子機器にあっては、上記電気光学装置を備えることを特徴としている。したがって、この電子機器にあっては、上述したように、電気光学装置において、画質劣化の発生を抑えた上で、高解像度化や、なお一層の低消費電力化を図ることが可能となる。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【００２２】
＜第１実施形態＞
はじめに、本発明の第１実施形態に係る電気光学装置として、電気光学材料に液晶を用いた液晶装置であって、画素をＴＦＤにより駆動するアクティブマトリクス型の液晶装置について説明する。この液晶装置は、素子基板と対向基板とが互いに一定の間隙を保って貼付され、この間隙に電気光学材料たる液晶が挟持された構成となっている。
【００２３】
図１は、第１実施形態に係る液晶装置の電気的な構成を示すブロック図である。この図において、複数本のデータ線２１２は上記素子基板に形成される一方、複数本の走査線３１２は上記対向基板に形成されるものであり、このうち、データ線２１２が列（Ｙ）方向に、走査線３１２が行（Ｘ）方向に、それぞれ延在して配列する一方、データ線２１２と走査線３１２との各交差において画素１１６が形成されている。ここで、各画素１１６は、液晶表示要素（液晶層）１１８と、スイッチング素子の一例であって、上記素子基板に形成されるＴＦＤ（Thin Film Diode）２２０との直列接続からなる。さらに、液晶層１１８は、ＴＦＤ２２０に接続された矩形状の画素電極と、電極として作用する走査線３１２と、これら両電極間に挟持された液晶とから構成される。なお、本実施形態にあっては、説明の便宜上、走査線３１２の総数を２００本とし、データ線２１２の総数を１６０本として、２００行×１６０列のマトリクス型表示装置として説明するが、本発明をこれに限定する趣旨ではない。
【００２４】
さて、データ線駆動回路２５０は、各データ線２１２に、データ信号Ｘ１〜Ｘ１６０をそれぞれ供給するものであり、走査線駆動回路３５０は、各走査線３１２に、走査信号Ｙ１〜Ｙ２００をそれぞれ供給するものである。
【００２５】
なお、図１において、ＴＦＤ２２０がデータ線２１２の側に接続され、液晶層１１８が走査線３１２の側に接続されているが、これとは逆に、ＴＦＤ２２０をが走査線３１２の側に、液晶層１１８がデータ線２１２の側に、それぞれ接続される構成でも同じことである。
【００２６】
次に、制御回路４００は、データ線駆動回路２５０、走査線駆動回路３５０および駆動電圧形成回路５００に対して、後述する各種制御信号やクロック信号などを供給するものである。なお、データ線駆動回路２５０、走査線駆動回路３５０および制御回路４００の詳細についても、後述することとする。
【００２７】
また、駆動電圧形成回路５００は、制御回路４００による制御の下、データ信号として用いられる電圧レベルＶＤＰ、ＶＤＮ、および、走査信号として用いられる電圧レベルＶＳＰ、ＶＨＰ、ＶＨＮ、ＶＳＮをそれぞれ生成するものである。なお、電圧レベルＶＤＰ、ＶＨＰは同一レベルとして共用され、同様に、電圧レベルＶＤＮ、ＶＨＮは同一レベルで共用されるが、説明の便宜上、これら電圧レベルを別個の表記として説明することとする。
【００２８】
＜制御回路＞
次に、制御回路４００の詳細構成について説明する。図２は、制御回路４００の構成を示すブロック図である。図において、低周波発振回路４００２は、制御信号ＬＥＮＢがＨレベルの場合に、低周波クロック信号ＬＣＫ２を発振して出力するものである。一方、高周波発振回路４００４は、制御信号ＨＥＮＢがＨレベルの場合に、高周波クロック信号ＨＣＫを発振して出力するものである。次に、分周回路４００６ａは、高周波クロック信号ＨＣＫを分周して、その周波数を、低周波発振回路４００２による低周波クロック信号ＬＣＫ２と同程度の周波数にまで低下させたクロック信号ＬＣＫ１を出力するものである。
【００２９】
ここで、本実施形態では、後述するように、１水平走査期間を前半期間と後半期間とに２分割して駆動を行う構成となっているので、低周波クロック信号ＬＣＫ１またはＬＣＫ２は、１／２水平走査期間を規定するために用いられる。すなわち、低周波クロック信号ＬＣＫ１またはＬＣＫ２は、１水平走査期間の１／２の周期を有する信号である。このため、低周波クロック信号ＬＣＫ１、ＬＣＫ２の周波数は、３０ｋＨｚ程度である。これに対し、分周前における高周波クロック信号ＨＣＫの周波数は、低周波クロック信号ＬＣＫ２の周波数と比較して、数十〜数百倍程度に高く設定されている。
【００３０】
一方、階調制御信号生成回路４００８は、低周波クロック信号ＬＣＫ１で規定される１／２水平走査期間において、階調を示す表示データのウェイトに応じて高周波クロック信号ＨＣＫを配列させることにより、図１０に示されるような階調制御信号ＧＣＰを生成するものである。ここで、高周波クロック信号ＨＣＫの供給が停止されると、階調制御信号生成回路４００８も、階調制御信号ＧＣＰの生成を停止する構成となっている。なお、図１０において、階調制御信号ＧＣＰは、説明の便宜のために等ピッチで配列しているが、電気光学装置における電圧−透過率特性に応じてその特性の非線形性を補償するように、パルス間隔を異ならせるように設定することが望ましい。
【００３１】
また、セレクタ４０１０は、制御信号ＳＥＬがＨレベルである場合には、低周波発振回路４００２による低周波クロック信号ＬＣＫ２を選択する一方、制御信号ＳＥＬがＬレベルである場合には、分周回路４００６ａによる低周波クロック信号ＬＣＫ１を選択して、それぞれ低周波クロック信号ＬＣＫとして制御信号生成回路４０１２ａに供給するものである。
【００３２】
ここで、本実施形態の液晶装置にあっては、全画素において中間階調の表示が可能な階調表示モード、または、全画素においてオンオフのいずれかの表示とする２値表示モードの、表示モードで表示動作を行う構成となっている。モード指示信号ＢＷは、この２つの表示モードのいずれかを、制御信号生成回路４０１２ａに対し指示する信号であって、Ｌレベルの場合に階調表示モードを指示し、Ｈレベルの場合に２値表示モードを指示する信号である。なお、モード指示信号ＢＷについては、表示内容を規定するＣＰＵ（図示省略）が制御信号生成回路４０１２ａに供給する構成としても良いし、別途設けられたスイッチ（図示省略）などの設定内容が反映される構成として良いし、制御信号生成回路４０１２ａ自身がモード指示信号ＢＷを生成して表示モードを決定する構成としても良い。ＣＰＵによって指示信号ＢＷを制御する場合には、ＣＰＵが所定時間を計数して電子機器全体をスタンバイ状態にする際に、表示装置もそれに応じて階調表示モードから２値表示モードへと切替えるように指示信号ＢＷを生成するとよい。
【００３３】
さて、制御信号生成回路４０１２ａは、指示回路として機能するものであり、セレクタ４０１０によって選択された低周波クロック信号ＬＣＫにしたがって各種制御信号やクロック信号など（ＰＤ、ＹＤ、ＹＣＬＫ、ＭＹ、ＩＮＨ、ＬＰ、ＭＸ、ＲＥＳ、ＳＥＬ等）を生成して、データ線駆動回路２５０や走査線駆動回路３５０に供給するとともに、モード指示信号ＢＷによって指示される表示モードにしたがって制御回路４００の各部を制御する。
【００３４】
ここで、説明の便宜上、制御信号生成回路４０１２ａによって生成される信号のうち、データ線駆動回路２５０および走査線駆動回路３５０の駆動のために供給される信号について簡単に説明する。第１に、部分表示制御信号ＰＤは、ある走査線３１２に含まれる画素領域だけ表示状態とし、それ以外の走査線３１２に含まれる画素領域については非表示領域とする場合（部分表示の場合）には、表示領域に含まれる走査線３１２が選択されて走査される期間だけＨレベルとなり、それ以外の期間ではＬレベルとなる信号である。第２に、開始パルスＹＤは、図５に示されるように、１垂直走査期間（１フレーム）の最初に出力されるパルスである。第３に、クロック信号ＹＣＬＫは、走査線側の基準信号であり、図５に示されるように、１水平走査期間に相当する１Ｈの周期を有する。第４に、交流駆動信号ＭＹは、走査線側において液晶画素を交流駆動するために用いる信号であり、図５に示されるように、１水平走査期間１Ｈ毎に信号レベルが反転し、かつ、同一の走査線が選択される水平走査期間においては１フレーム毎に信号レベルが反転する。このため、交流駆動信号ＭＹによって、１水平走査期間毎に走査信号の極性が反転し、かつ、その極性が１フレーム毎に反転されることとなる。第５に、制御信号ＩＮＨは、１水平走査期間の後半期間を選択するための信号であり、図５に示されるように、当該後半期間にＨアクティブとなる。第６に、ラッチパルスＬＰは、データ線側において、データ信号をラッチするためのものであり、図１０に示されるように、１水平走査期間の最初に出力されるパルスである。第７に、リセット信号ＲＥＳは、データ線側において１水平走査期間の前半期間と後半期間とを規定するためのパルスであり、図１０に示されるように、前半期間と後半期間との最初に出力される。第８に、交流駆動信号ＭＸは、データ線側において液晶画素を交流駆動するために用いる信号であり、図１０に示されるように、ある水平走査期間１Ｈの後半期間から次の水平走査期間１Ｈの前半期間まで同レベルを維持し、その後、レベル反転する信号である。なお、１水平走査期間の後半期間における交流駆動信号ＭＸと、同期間における交流駆動信号ＭＹとは、互いに反転レベルとなるように設定される。
【００３５】
次に、制御信号生成回路４０１２ａによって生成される信号のうち、モード指示信号ＢＷによって指示される表示モードにしたがって、各部を制御する制御信号について説明する。
【００３６】
まず、第１に、制御信号ＳＥＬは、形式的には、セレクタ４０１０の選択を制御する信号であるが、実質的には、本実施形態の液晶装置において、部分表示を行わない場合の表示モードを規定する信号である。すなわち、部分表示を行わない場合の表示モードの指示については、モード指示信号ＢＷによってなされるが、本実施形態では、モード指示信号ＢＷによって直ちに表示モードが変更されるのではなく、セレクタ４０１０によってクロック信号を切り替えて初めて表示モードが変更される構成となっている。なお、部分表示を行わない場合の表示モードは、制御信号ＳＥＬがＬレベルであれば階調表示モードであり、制御信号ＳＥＬがＨレベルであれば２値表示モードとする。また、本実施形態にあって、部分表示を行う場合には、表示モードを強制的に２値表示モードに移行する構成となっている。この理由は、部分表示を行う目的が、必要な部分だけを表示領域として、その分、消費電力を抑える点にあって、一部領域だけを表示領域とする場合には、そもそも高い画質が要求されないので、階調表示を行う必要がないからである。第２に、制御信号ＨＥＮＢは、高周波発振回路４００４における高周波クロック信号ＨＣＫの発振を制御する信号であって、表示モードが移行状態になく、すなわち、定常状態において階調表示モードであればＨレベルとなり、２値表示モードであればＬレベルとなる信号である。ただし、制御信号ＨＥＮＢは、定常状態において階調表示モードであっても、部分表示を行う場合にはＬレベルとなる。第３に、制御信号ＬＥＮＢは、低周波発振回路４００２における低周波クロック信号ＬＣＫ２の発振を制御する信号であって、表示モードが定常状態において階調表示モードであればＬレベルとなり、２値表示モードであればＨレベルとなる信号である。ただし、制御信号ＬＥＮＢは、定常状態において階調表示モードであっても、部分表示を行う場合にはＨレベルとなる。
【００３７】
したがって、階調表示モードの場合であって、部分表示を行わない場合であれば、低周波発振回路４００２における低周波クロック信号ＬＣＫ２の発振が停止する一方、高周波発振回路４００４における高周波クロック信号ＨＣＫが分周回路４００６ａにより分周されて、低周波クロック信号ＬＣＫ１となり、これがセレクタ４０１０により選択されて、制御信号生成回路４０１２ａに供給される。このため、制御信号生成回路４０１２ａは、低周波クロック信号ＬＣＫ１に基づいて、各種制御信号やクロック信号などを生成することとなる。さらに、階調制御信号生成回路４００８は、高周波クロック信号ＨＣＫおよび低周波クロック信号ＬＣＫ１に基づいて、前述したように階調制御信号ＧＣＰを生成して出力することになる。
【００３８】
一方、２値表示モードの場合、または、階調表示モードであっても、部分表示を行う場合であれば、高周波発振回路４００４における高周波クロック信号ＨＣＫの発振が停止する一方、低周波発振回路４００２における低周波クロック信号ＬＣＫ２がセレクタ４０１０により選択されて、制御信号生成回路４０１２ａに供給されるので、制御信号生成回路４０１２ａは、低周波クロック信号ＬＣＫ２に基づいて、各種制御信号やクロック信号などを生成することとなる。さらに、階調制御信号生成回路４００８は、高周波クロック信号ＨＣＫ（および低周波クロック信号ＬＣＫ１）の供給を受けないので、階調制御信号ＧＣＰの生成を停止することになる。
【００３９】
制御回路４００における定常状態の動作については以上の通りであるが、モード指示信号ＢＷのレベルが遷移する場合（すなわち、表示モードが移行する場合）では、図３に示されるように動作する。
【００４０】
この図に示されるタイミングｔ１において、モード指示信号ＢＷがＬレベルからＨレベルに遷移して、階調表示モードから２値表示モードへ移行が指示されると、制御信号生成回路４０１２ａは、まず、制御信号ＬＥＮＢをＨレベルとする。これにより、低周波発振回路４００２における低周波クロック信号ＬＣＫ２が発振するが、この時点では、低周波クロック信号ＬＣＫ２は、発振直後であるので不安定である。このため、制御信号ＳＥＬはＬレベルに維持されて、分周回路４００６ａによる低周波クロック信号ＬＣＫ１が制御信号生成回路４０１２ａに引き続き供給される。
【００４１】
そして、タイミングｔ１から期間Ｔ１だけ経過したタイミングｔ２に至ると、低周波発振回路４００２における低周波クロック信号ＬＣＫ２の発振が安定する。このため、制御信号生成回路４０１２ａは、制御信号ＳＥＬをＨレベルとする。これにより、セレクタ４０１０は、分周回路４００６ａによる低周波クロック信号ＬＣＫ１から低周波発振回路４００２における低周波クロック信号ＬＣＫ２に切り替えて、制御信号生成回路４０１２ａに供給することとなる。一方、２値表示モードでは、高周波クロック信号ＨＣＫは不要となるので、制御信号生成回路４０１２ａは、タイミングｔ２において、制御信号ＨＥＮＢをＬレベルにする。これにより、高周波発振回路４００４における高周波クロック信号ＨＣＫの発振が停止するとともに、階調制御信号生成回路４００８における階調制御信号ＧＣＰの生成も停止して、以降実際に２値表示モードに移行することになる。
【００４２】
一方、図３に示されるタイミングｔ３において、モード指示信号ＢＷがＨレベルからＬレベルに遷移して、２値表示モードから階調表示モードへ移行が指示されると、制御信号生成回路４０１２ａは、まず、制御信号ＨＥＮＢをＨレベルとする。これにより、高周波発振回路４００４における高周波クロック信号ＨＣＫが発振するが、この時点では、高周波クロック信号ＨＣＫは、発振直後であるので不安定である。このため、制御信号ＳＥＬはＨレベルに維持されて、低周波クロック発振回路４００２による低周波クロック信号ＬＣＫ２が制御信号生成回路４０１２ａに引き続き供給される。なお、高周波クロック信号ＨＣＫの発振によって、階調制御信号生成回路４００８による階調制御信号ＧＣＰの生成が開始するが、この時点では、制御信号ＳＥＬはＨレベルであるので、後述するデータ線駆動回路２５０（ＰＷＭデコーダ２５０６）は、２値表示モードで動作することになる。
【００４３】
そして、タイミングｔ３から期間Ｔ３だけ経過したタイミングｔ４に至ると、高周波発振回路４００２における高周波クロック信号ＨＣＫの発振が安定する。このため、制御信号生成回路４０１２ａは、制御信号ＳＥＬをＬレベルとする。これにより、セレクタ４０１０は、低周波発振回路４００２による低周波クロック信号ＬＣＫ２から分周回路４００６ａによる低周波クロック信号ＬＣＫ１に切り替えて、制御信号生成回路４０１２ａに供給することとなる。一方、階調表示モードでは、低周波クロック信号ＬＣＫ２は不要となるので、制御信号生成回路４０１２ａは、タイミングｔ４において、制御信号ＬＥＮＢをＬレベルにする。これにより、低周波発振回路４００２における低周波クロック信号ＬＣＫ２の発振が停止して、以降、表示モードが階調表示モードに実際に移行することになる。
【００４４】
したがって、階調制御信号ＧＣＰは、制御信号ＨＥＮＢがＨレベルとなる期間、すなわち、タイミングｔ２からタイミングｔ３までの期間Ｔ２を除く期間において生成されて、データ線駆動回路２５０に供給されることとなる。なお、制御信号ＳＥＬをレベル遷移させるタイミングについては、１フレームの最初とするのが、表示画像における一瞬の乱れを発生させないで済む点に望ましい。このため、階調制御生成回路４０１２ａは、開始パルスＹＤの供給タイミングに合わせて、制御信号ＳＥＬのレベルを遷移させる構成となっている。
【００４５】
このように、本実施形態の制御回路４００によれば、低周波発振回路４００２および高周波発振回路４００４の２つの発振回路が備えられるが、表示モードが定常状態であれば、いずれか一方だけが発振し、他方は発振を停止している。特に、２値表示モードの場合と、階調表示モードの場合であっても部分表示が行われる場合とでは、高周波発振回路４００４における高周波クロック信号ＨＣＫの発振が停止し、さらに、階調制御信号生成回路４００８における階調制御信号ＧＣＰの生成も停止するので、電力の消費が抑えられることとなる。また、この場合、低周波発振回路４００２における低周波クロック信号ＬＣＫ２は発振するが、本来的に高い周波数ではないので、消費される電力も、高周波発振回路４００４と比較して低く抑えられることとなる。
【００４６】
さらに、本実施形態の制御回路４００によれば、表示モードの移行の指示があれば、移行後に用いる発振回路の発振を開始させた後、一定時間経過して、その発振が安定してから、低周波クロック信号を切り替えるとともに、移行後に不要となる発振回路の発振を停止させる構成となっている。このため、表示モードの移行の指示によって直ちに低周波クロック信号を切り替える構成と比較して、不安定な低周波クロック信号に基づく駆動が回避されて、表示モードの切替をスムースに行うことが可能となる。
【００４７】
＜走査線駆動回路＞
次に、走査線駆動回路３５０の詳細について説明する。図４は、この走査線駆動回路３５０の構成を示すブロック図である。この図において、シフトレジスタ３５０２は、走査線本数に対応する２００ビットシフトレジスタであり、１フレームの最初に供給される開始パルスＹＤを、１水平走査期間の周期を有するクロック信号ＹＣＬＫにしたがって順次シフトして、転送信号ＹＳ１、ＹＳ２、……、ＹＳ２００として出力するものである。ここで、転送信号ＹＳ１〜ＹＳ２００は、各走査線３１２にそれぞれ１対１に対応して、どの走査線３１２を選択すべきかを指定するものである。
【００４８】
続いて、電圧選択信号形成回路３５０４は、交流駆動信号ＭＹと制御信号ＩＮＨとから、各走査線３１２に対して印加すべき電圧を定める電圧選択信号を出力するものである。ここで、本実施形態において、表示領域に属する走査線３１２に印加される走査信号の電圧は、ＶＳＰ（正側選択電圧）、ＶＨＰ（正側非選択電圧）、ＶＨＮ（負側非選択電圧）、ＶＳＮ（負側選択電圧）の４値であり、このうち、選択電圧であるＶＳＰまたはＶＳＮが実際に印加される期間は、１水平走査期間の後半期間である。さらに、選択電圧が印加された後に印加される非選択電圧は、選択電圧がＶＳＰであればＶＨＰであり、選択電圧がＶＳＮであればＶＨＮであって、当該選択電圧により一義的に定まっている。
【００４９】
このため、部分表示制御信号ＰＤがＨレベルである場合、電圧選択信号形成回路３５０４は、走査信号の電圧レベルが次のような関係となるように、電圧選択信号を生成する。すなわち、第１に、ある走査線に対応する転送信号がＨレベルになって、当該走査線が選択されると、制御信号ＩＮＨがＨレベルとなる期間（１水平走査期間の後半期間）での交流駆動信号ＭＹに応じた選択電圧とし、第２に、制御信号ＩＮＨがＬレベルに遷移後、当該選択電圧に対応する非選択電圧となるように、電圧選択信号形成回路３５０４は電圧選択信号を生成する。具体的には、電圧選択信号形成回路３５０４は、制御信号ＩＮＨがＨアクティブとなる期間において、交流駆動信号ＭＹがＨレベルであれば正側選択電圧ＶＳＰを選択させる電圧選択信号を当該期間に出力し、この後、正側非選択電圧ＶＨＰを選択させる電圧選択信号を出力する一方、交流駆動信号ＭＹがＬレベルであれば負側選択電圧ＶＳＮを選択させる電圧選択信号を当該期間に出力し、この後、負側非選択電圧ＶＨＮを選択させる電圧選択信号を出力することとなる。なお、本実施形態においては、走査線やデータ線に印加される電位の正（正極性）と負（負極性）は、データ線に印加される電圧ＶＤＰ、ＶＤＮの中間電位を基準として高電位側を正、低電位側を負としている。
【００５０】
一方、本実施形態において、非表示領域に属する走査線３１２に印加される走査信号の電圧は、ＶＨＰ、ＶＨＮの２値のみである。このため、部分表示制御信号ＰＤがＬレベルである場合、電圧選択信号形成回路３５０４は、走査信号の電圧レベルが次のような関係となるように、電圧選択信号を生成する。すなわち、第１に、ある走査線に対応する転送信号がＨレベルになって、当該走査線が選択されるとともに、制御信号ＩＮＨがＨレベルとなって、１水平走査期間の後半期間が選択されると、正側非選択電圧ＶＨＰ、負側非選択電圧ＶＨＮの一方から他方への反転するように、電圧選択信号形成回路３５０４は電圧選択信号を生成する。
【００５１】
さて、レベルシフタ３５０６は、電圧選択信号形成回路３５０４によって出力される電圧選択信号の電圧振幅を拡大するものである。そして、セレクタ３５０８は、電圧振幅が拡大された電圧選択信号によって指示される電圧を、実際に選択して、対応する走査線３１２の各々に供給するものである。
【００５２】
＜走査信号の電圧波形＞
次に、上記構成の走査線駆動回路３５０によって供給される走査信号の電圧波形について検討する。まず、説明の便宜上、全画面表示を行う場合、すなわち、部分表示制御信号ＰＤが常にＨレベルである場合を想定する。なお、この場合、走査側の基準となるクロック信号は、階調表示モードの場合であれば、高周波クロック信号ＨＣＫを分周した低周波クロック信号ＬＣＫ１であり、２値表示モードの場合であれば、低周波発振回路４００２による低周波クロック信号ＬＣＫ２である。
【００５３】
さて、全画面表示における走査信号の電圧波形は、図５に示される通りとなる。すなわち、開始パルスＹＤが、クロック信号ＹＣＬＫにより１水平走査期間１Ｈ毎に順次シフトされて、これが転送信号ＹＳ１〜ＹＳ２００として出力される。さらに、制御信号ＩＮＨにより１水平走査期間１Ｈの後半期間が選択されるとともに、当該後半期間における交流駆動信号ＭＹのレベルに応じて選択電圧の極性が定められる。このため、１本の走査線に供給される走査信号の電圧は、当該走査線が選択される水平走査期間の後半期間において、交流駆動信号ＭＹが例えばＨレベルであれば正側選択電圧ＶＳＰとなり、その後、当該選択電圧に対応する正側非選択電圧ＶＨＰを保持する。そして、１フレーム経過した１水平走査期間の後半期間においては、交流駆動信号ＭＹのレベルが反転してＬレベルとなるので、当該走査線に供給される走査信号の電圧は、負側選択電圧ＶＳＮとなり、その後、当該選択電圧に対応する負側非選択電圧ＶＨＮを保持することになる。例えば、図５に示されるように、ある第ｎフレームにおいて最初に選択される走査線の走査信号Ｙ１の電圧は、当該水平走査期間の後半期間に正側選択電圧ＶＳＰとなり、その後、非選択電圧ＶＨＰを保持し、次の第（ｎ＋１）フレームにおいて、最初の１水平走査期間の後半期間に負側選択電圧ＶＳＮとなり、その後、負側非選択電圧ＶＨＰを保持する、というサイクルの繰り返しとなる。
【００５４】
一方、交流駆動信号ＭＹは、１水平走査期間１Ｈ毎にレベルが反転するので、隣接する走査線に供給される走査信号の電圧も、１水平走査期間１Ｈ毎に交互に極性が反転する関係となる。例えば、図５に示されるように、ある第ｎフレームにおいて最初に選択される走査線への走査信号Ｙ１の電圧が、当該水平走査期間の後半期間において正側選択電圧ＶＳＰであれば、２番目に選択される走査線への走査信号Ｙ２の電圧は、当該水平走査期間の後半期間において負側選択電圧ＶＳＮとなる。
【００５５】
次に、部分表示を行う場合における走査信号について検討する。なお、この場合、走査側の基準となるクロック信号は、表示モードにかかわらず、低周波発振回路４００２による低周波クロック信号ＬＣＫ２である。
【００５６】
ここで、部分表示の例として、図６に示されるような表示、具体的には、液晶パネル１００において、上から数えて１〜４０本目の走査線によって走査される画素領域および６１〜２００本目の走査線によって走査される画素領域を、それぞれ非表示領域とする一方、４１〜６０本目の走査線によって走査される画素領域を表示領域とする部分表示を行う場合について想定する。
【００５７】
部分表示の場合においても、開始パルスＹＤが、クロック信号ＹＣＬＫにより１水平走査期間１Ｈ毎に順次シフトされて、これが転送信号ＹＳ１〜ＹＳ２００として出力される点は、全画面表示の場合と同様である。ただし、部分表示制御信号ＰＤは、図７に示されるように、あるフレームにおいて６１〜２００本目、および、次のフレームにおいて１〜４０本目の走査線が選択される計１８０水平走査期間においてＬレベルとなる。このため、当該１８０水平走査期間において、当該走査線に対応する転送信号ＹＳ１〜ＹＳ４０およびＹＳ６１〜ＹＳ２００がＨレベルに遷移するとともに、制御信号ＩＮＨがＨレベルとなると、１〜４０本目および６１〜２００本目の走査線に供給される走査信号の各電圧レベルは、非選択電圧ＶＨＰからＶＨＮに、または、非選択電圧ＶＨＮからＶＨＰに切り替えられることとなる。
【００５８】
一方、部分表示制御信号ＰＤは、１フレームのうち、４１〜６０本目の走査線が選択される計２０水平走査期間においてＨレベルとなるから、当該２０水平走査期間において、４１〜６０本目の走査線に供給される走査信号に限って言えば、全画面表示の場合と同様となる。
【００５９】
したがって、図６に示されるような部分表示を行う場合の走査信号、特に、非表示領域と表示領域との境界付近の走査線に供給される走査信号は、図７に示される通りとなる。すなわち、非表示領域たる１〜４０本目の走査線および６１〜２００本目の走査線への走査信号Ｙ１〜Ｙ４０およびＹ６１〜Ｙ２００は、対応する走査線の水平走査期間の中間において、それぞれ非選択電圧ＶＨＰ、ＶＨＮの一方から他方に切り替えられる。このため、本実施形態にあっては、非表示領域への走査信号は、１フレーム毎に非選択電圧の極性が反転されることとなる。
【００６０】
ここで、低消費電力化を図るという観点のみから言えば、非表示領域への走査信号は、データ信号として印加される電圧ＶＤＰ、ＶＤＮの中間電圧とする構成が望ましいが、この構成では、駆動電圧形成回路５００（図１参照）が、別途中間電圧を形成する必要があるだけでなく、電圧選択信号形成回路３５０４（図４参照）による電圧選択信号においてもビット数が余計に必要となり、さらに、セレクタ３５０８の選択範囲が広がってしまうので、構成が複雑化する。これに対し本実施形態によれば、構成そのものは、全画面表示のみを行う従来の構成と大差ないので、構成の複雑化は防止される。その上で、非選択領域への走査信号は、非選択電圧という低い電圧を、１フレーム分に相当する１Ｖという極めて長い間隔でスイッチングするのみによって生成されるので、部分表示を行う場合において走査線駆動回路３５０により消費される電力は、データ信号の中間電圧を供給する構成並に低く抑えられる。
【００６１】
なお、非選択電圧の切替え間隔は、本実施形態では、１フレームに相当する１Ｖという期間であったが、それよりも長い間隔とする方が、スイッチングに伴う電力消費が抑えられる。このため、非選択電圧のスイッチング間隔は、図８に示されるように、２フレーム分に相当する２Ｖでも良いし、それ以上の期間でも良い。ただし、非表示領域への走査信号を、非選択電圧ＶＨＰ、ＶＨＮの一方に固定するのは、交流駆動を前提とする液晶装置においては好ましくない。
【００６２】
一方、表示領域たる４１〜６０本目の走査線への走査信号Ｙ４１〜Ｙ６０は、水平走査期間の後半期間に選択電圧ＶＳＰまたはＶＳＮの一方となった後、その選択電圧に対応する非選択電圧に保持されるとともに、１フレーム経過後の水平走査期間の後半期間に他方の選択電圧となり、その後、その選択電圧に対応する非選択電圧となる、というサイクルの繰り返しとなる。したがって、表示領域の走査線に供給される走査信号について言えば、全画面表示のみを行う従来構成となんら変わることはなく、このため、部分表示を行う場合において、表示領域における表示品位は、全画面表示の場合と比較して表示品位が低下するといった不具合も発生しない。
【００６３】
＜データ線駆動回路＞
次に、データ線駆動回路２５０の詳細について説明する。図９は、このデータ線駆動回路２５０の構成を示すブロック図である。この図において、アドレス制御回路２５０２は、表示データの読み出しに用いる行アドレスを生成するものであり、当該行アドレスを、１フレームの最初に供給される開始パルスＹＤによりリセットするとともに、１水平走査期間毎に供給されるラッチパルスＬＰで歩進させる構成となっている。ただし、部分表示制御信号ＰＤがＬレベルとなると、アドレス制御回路２５０２は、歩進を継続するが、行アドレスの供給を禁止する構成となっている。
【００６４】
表示データＲＡＭ２５０４は、２００行×１６０列に配列する画素に対応する領域を有するデュアルポートＲＡＭであり、書き込み側では、制御回路４００から供給される表示データが所定の番地に書き込まれる一方、読み出し側では、行アドレスで指定された番地の表示データが１行分読み出される構成となっている。
【００６５】
次に、ＰＷＭデコーダ２５０６は、データ信号を階調に応じてパルス幅変調するものであり、電圧を選択する電圧選択信号を、表示データに応じて、交流駆動信号ＭＸとリセット信号ＲＥＳと階調制御信号ＧＣＰとから各データ線２１２毎に１行分生成する。
【００６６】
ここで、本実施形態において、データ線２１２に印加されるデータ信号の電圧は、ＶＤＰ（正側データ電圧）、ＶＤＮ（負側データ電圧）の２値である。また、表示（階調）データは本実施形態では３ビット（８階調）とする。
【００６７】
このため、階調表示モードの場合、詳細には、制御信号ＳＥＬがＬレベルの場合、ＰＷＭデコーダ２５０６は、データ信号の電圧レベルが次のような関係となるように、電圧選択信号を生成する。すなわち、データ信号の電圧レベルが、第１に、１水平走査期間の最初に供給されるリセット信号ＲＥＳによって、交流駆動信号ＭＸのレベルとは反対のレベルにリセットされ、第２に、表示データに対応する階調制御信号ＧＣＰの立ち上がりにおいて、交流駆動信号ＭＸと同一レベルに反転する関係となるように、ＰＷＭデコーダ２５０６は電圧選択信号を生成する。ただし、ＰＷＭデコーダ２５０６は、表示データが本実施形態においてオフに相当する（０００）であれば、交流駆動信号ＭＸと同一レベルとなるように、また、表示データが本実施形態においてオンに相当する（１１１）であれば、交流駆動信号ＭＸとは反転レベルとなるように、それぞれ電圧選択信号を生成する。
【００６８】
一方、２値表示モードの場合、詳細には、制御信号ＳＥＬがＨレベルの場合、ＰＷＭデコーダ２５０６は、データ信号の電圧レベルが例えば次のような関係となるように、電圧選択信号を生成する。すなわち、表示データがオフに相当する（０００）であれば、交流駆動信号ＭＸと同一レベルとなるように、それ以外の表示データであれば、交流駆動信号ＭＸとは反転レベルとなるように、ＰＷＭデコーダ２５０６は電圧選択信号を生成する。換言すれば、ＰＷＭデコーダ２５０６は、２値表示モードであれば、表示データが中間調であっても、強制的にオフに相当する（０００）、または、オンに相当する（１１１）のいずれかとして取り扱う構成となっている。それゆえ、２値表示モードでは、階調制御信号ＧＣＰが不要となる。なお、２値表示モードにおける表示データの取り扱いは、これに限られず、種々の方法が考えられる。例えば、表示データの最上位ビットだけを判断して、オフまたはオンのいずれかに取り扱う方法もある。
【００６９】
また、本実施形態において部分表示を行う場合には、上述したように制御信号ＳＥＬがＨレベルとなるので、また、そもそも階調制御信号ＧＣＰが供給されないので、ＰＷＭデコーダ２５０６は、表示領域に属する画素については、２値表示モードと同様な動作を行う。すなわち、ＰＷＭデコーダ２５０６は、部分表示制御信号ＰＤがＨレベルである場合には、２値表示モードと同様に、表示データが中間調であるときでも、オン表示またはオフ表示の２値表示が強制的に行われる構成となっている。
【００７０】
一方、部分表示の場合において、非表示領域となる画素については表示を行う必要がない。このため、部分表示制御信号ＰＤがＬレベルである場合、ＰＷＭデコーダ２５０６は、表示データにかかわらず、データ信号の電圧レベルが正側データ電圧ＶＤＰ、負側データ電圧ＶＤＮの一方から他方へ、当該Ｌレベルとなる期間をある偶数で分割した期間毎に反転する関係となるように、電圧選択信号を生成する。なお、本実施形態においては、当該偶数を「６」とする。
【００７１】
そして、セレクタ２５０８は、ＰＷＭデコーダ２５０６による電圧選択信号によって指示される電圧を実際に選択して、対応するデータ線２１２の各々に供給する。
【００７２】
＜データ信号の電圧波形＞
次に、上記構成のデータ線駆動回路２５０によって供給されるデータ信号について検討する。まず、説明の便宜上、全画面表示における階調表示モードの場合について説明する。なお、この場合、データ側の基準となるクロック信号は、高周波クロック信号ＨＣＫを分周した低周波クロック信号ＬＣＫ１である。
【００７３】
さて、この場合、データ信号Ｘｉ（ｉは、１≦ｉ≦１６０を満たす整数）の電圧波形は、図１０に示される通りとなる。すなわち、表示データが（０００）または（１１１）以外であれば、データ信号Ｘｉの電圧レベルは、１水平走査期間の最初に供給されるリセット信号ＲＥＳにより、交流駆動信号ＭＸのレベルと反転レベルにリセットされ、表示データに対応する階調制御信号ＧＣＰの立ち上がりにおいて、交流駆動信号ＭＸと同一レベルに反転される。ただし、データ信号Ｘｉの電圧レベルは、表示データが（０００）であれば交流駆動信号ＭＸとは反転レベルにされる一方、表示データが（１１１）であれば交流駆動信号ＭＸとは同一レベルにされる。このため、データ信号Ｘｉは、１水平走査期間に相当する期間１Ｈにおいて、図に示されるように、表示データにかかわらず、正側データ電圧ＶＤＰとなる期間と負側データ電圧ＶＤＮとなる期間が互いに等しくなることが判る。
【００７４】
また、１水平走査期間の後半期間において、データ信号の極性を規定する交流駆動信号ＭＸは、同後半期間において走査信号の極性を規定する交流駆動信号ＭＹの反転レベルに設定されているので、データ信号Ｘｉは、走査信号の極性に対応したものとなる。
【００７５】
次に、全画面表示における２値表示モードの場合について説明する。なお、この場合、データ側の基準となるクロック信号は、低周波発振回路４００２による低周波クロック信号ＬＣＫ２である。さて、この場合、階調表示モードで説明したように、データ信号Ｘｉの電圧レベルは、表示データがオフに相当する（０００）であれば、交流駆動信号ＭＸとは反転レベルにされる一方、それ以外の表示データであれば、オンに相当する（１１１）として、交流駆動信号ＭＸとは同一レベルにされる。ここで、オフに相当する（０００）、または、オンに相当する（１１１）であると、上述のように、階調制御信号ＧＣＰは不要である。このため、２値表示モードでは、高周波発振回路４００４（図２参照）による高周波クロック信号ＨＣＫの生成が停止されるとともに、階調制御信号生成回路４００８における階調制御信号ＧＣＰの生成が停止されて、その分、消費される電力が抑えられるのである。さらに、高周波クロック信号ＨＣＫの周波数は、上述したように低周波発振回路４００２による低周波クロック信号ＬＣＫ２と比較して、数十〜数百倍程度に高く設定されているので、容量等に起因して消費される電力は、全体からみると無視できないが、２値表示モードでは、そもそも高周波クロック信号ＨＣＫの発振が停止するので、発振により消費される電力のみならず、容量に起因して消費される電力も抑えられることとなる。
【００７６】
加えて、ＰＷＭデコーダ２５０６（図９参照）は、２値表示モードでは、ただ、水平走査に同期する交流駆動信号ＭＸにしたがった電圧選択信号を生成するのみであり、階調制御信号ＧＣＰにしたがって階調に応じた電圧選択信号を生成することがないので、その分、電力消費が抑えられることとなる。
【００７７】
次に、部分表示を行う場合におけるデータ信号Ｘｉについて検討する。ここでも、図６に示されるような部分表示の場合を想定する。なお、この場合、データ側の基準となるクロック信号は、表示モードにかかわらず、低周波発振回路４００２による低周波クロック信号ＬＣＫ２である。さて、この場合、部分表示制御信号ＰＤは、図１１に示されるように、１フレームのうち、２１〜４０本目の走査線が選択される計２０水平走査期間においてＨレベルとなる一方、１〜４０本目および６１〜２００本目の走査線が選択される計１８０水平走査期間においてＬレベルとなる。
【００７８】
このうち、部分表示制御信号ＰＤがＨレベルとなる期間、すなわち、表示領域に属する走査線が選択される期間では、表示データは、オフデータ（０００）またはオンデータ（１１１）のいずれかとして取り扱われるので、上述した全画面表示の２値表示モードと同一視できる。このため、データ信号Ｘｉの電圧は、交流駆動信号ＭＸと、取り扱うこととしたオフデータまたはオンデータにしたがったものとなる。図１１（ａ）における領域ａは、このことを示すものである。したがって、このようなデータ信号Ｘｉによれば、１水平走査期間において、正側データ電圧ＶＤＰとなる期間と負側データ電圧ＶＤＮとなる期間とが互いに等しくなるので、部分表示領域ＰＤがＨレベルとなる期間においても、正側データ電圧ＶＤＰとなる期間と負側データ電圧ＶＤＮとなる期間とが互いに等しくなる。
【００７９】
一方、部分表示制御信号ＰＤがＬレベルである期間では、すなわち、非表示領域に属する走査線が選択される期間では、データ信号Ｘｉの電圧は、ＰＷＭデコーダ２５０６によって表示データにかかわらず、図１１（ａ）に示されるように、正側データ電圧ＶＤＰまたは負側データ電圧ＶＤＮの一方から他方へ、当該Ｌレベルとなる計１８０水平走査期間を「６」で分割した３０水平走査期間３０Ｈ毎に反転される。このため、部分表示制御信号ＰＤがＬレベルとなる期間においても、正側データ電圧ＶＤＰとなる期間と負側データ電圧ＶＤＮとなる期間とが互いに等しくなることが判る。
【００８０】
ここで、低消費電力化を図るという観点のみから言えば、非表示領域に属する走査線が選択される期間におけるデータ信号Ｘｉの電圧は、正側データＶＤＰおよび負側データ電圧ＶＤＮの中間電圧とする構成が望ましいが、この構成では、駆動電圧形成回路５００（図１参照）が、別途中間電圧を形成する必要があるだけでなく、ＰＷＭデコーダ２５０６（図９参照）による電圧選択信号においてもビット数が余計に必要となり、さらに、セレクタ２５０８の選択範囲が広がってしまうので、構成が複雑化する。これに対し本実施形態によれば、構成そのものは、全画面表示のみを行う従来の構成と大差ないので、構成の複雑化は防止される。その上で、非選択領域の走査線が選択される期間におけるデータ信号Ｘｉは、正側データ電圧ＶＤＰまたは負側データ電圧ＶＤＮを、表示領域の走査線が選択される場合よりも極めて長い３０水平走査期間という間隔毎に切替えることのみによって生成されるので、部分表示を行う場合において、データ線駆動回路２５０により消費される電力は、中間電圧を供給する構成並に低く抑えられることとなる。
【００８１】
さらに、部分表示制御信号ＰＤがＬレベルである場合、本実施形態にあっては、上述したように、アドレス制御回路２５０２からの行アドレスの供給が禁止される構成となっている。ここで、部分表示制御信号ＰＤがＬレベルある期間では、その期間において表示が行われることがないので、表示データは不要である。したがって、単に、部分表示制御信号ＰＤがＬレベルある期間において、ＰＷＭデコーダ２５０６が、表示データＲＡＭから読み出された表示データを無視する構成でも良いが、本実施形態のように、積極的に行アドレスの供給を禁止すると、表示データの読み出しに消費される電力についても抑えることが可能となる。
【００８２】
くわえて、本実施形態において部分表示を行う場合には、表示領域にかかる表示データが強制的にオフデータまたはオンデータとして取り扱われる結果、階調制御信号ＧＣＰは不要となるので、全画面表示における２値表示モードと同様に消費される電力が抑えられることとなる。
【００８３】
なお、本実施形態にあっては、一方、部分表示制御信号ＰＤがＬレベルである場合に、データ信号Ｘｉの反転間隔を、当該Ｌレベルとなる期間を「６」で分割した期間毎としたが、これ以上の偶数でも構わないし、これ以下の偶数でも構わない。例えば、図１１（ｂ）に示されるように、データ信号Ｘｉの反転間隔を、部分表示制御信号ＰＤがＬレベルとなる期間を「４」で分割した４５水平走査期間４５Ｈとしても良いし、図１１（ｃ）に示されるように、「２」で分割した９０水平走査期間９０Ｈとしても良い。
【００８４】
また、部分表示制御信号ＰＤがＬレベルとなる期間が、例えば、１７９水平走査期間のように、偶数で割れないような場合であっても、正側データ電圧ＶＤＰとなる期間を９０水平走査期間とし、負側データ電圧ＶＤＮとなる期間を８９水平走査期間として、なるべく両期間を揃える構成が望ましい。また、この場合において、正側データ電圧ＶＤＰとなる期間を９０水平走査期間とし、負側データ電圧ＶＤＮとなる期間を８９水平走査期間とした後に、両者を入れ替えて、正側データ電圧ＶＤＰとなる期間を８９水平走査期間とし、負側データ電圧ＶＤＮとなる期間を９０水平走査期間とする構成でも良い。
【００８５】
＜画素への印加波形＞
次に、画素１１６において実際に印加される電圧波形について図１２を参照して説明する。まず、走査信号Ｙｊ（ｊは、１≦ｊ≦２００を満たす整数）は、上述したように、部分表示制御信号ＰＤがＨレベルであれば、その水平走査期間の後半期間において正側選択電圧ＶＳＰとなり、その後、正側非選択電圧ＶＨＰを保持し、１フレーム経過後、次の１水平走査期間の後半期間において負側選択電圧ＶＳＮとなり、その後、負側非選択電圧ＶＨＰを保持する、というサイクルの繰り返しとなるので、同図に示される通りとなる。一方、表示データとして、オン（１１１）、中間調（１００）、オフ（０００）を例示すると、このような表示データに対応するデータ信号Ｘｉは、部分表示制御信号ＰＤがＨレベルであれば、それぞれ同図（ａ）、同図（ｂ）、同図（ｄ）に示される通りとなる。これら点については、すでに説明した通りである。したがって、実際に画素１１６に印加される電圧波形は、走査信号Ｙｊを、データ信号Ｘｉで差し引いたものとなるから、表示データがオン、中間調、オフの場合には、それぞれ同図（ｄ）、同図（ｅ）、同図（ｆ）に示される通りとなる。
【００８６】
ここで、データ信号Ｘｉにあっては、上述したように、表示データにかかわらず正側データ電圧ＶＤＰとなる期間と負側データ電圧ＶＤＮとなる期間とが互いに等しくなるように供給されるので、保持期間（対応する水平走査期間以外の期間）では、表示データがいかに変化したとしても、すべての画素において印加される電圧実効値は、互いに等しくなる。このため、水平走査期間（の後半期間）において液晶層１１８に書き込まれた電荷が、ＴＦＤ２２０のオフリークによって放電する割合は、すべての画素１１６にわたって均等となる。このことは、本実施形態では、部分表示を行うか否かとは無関係に言えることである。したがって、同一濃度となるべき画素同士において書き込まれた電荷は、その後、いかなるパターンを表示したとしても、次の書き込みまで同じように減少（放電）するので、特定のパターンを表示させた場合に発生する表示品位の低下を防止することが可能となっている。
【００８７】
また、ＴＦＤ２２０では、上述のように、電流−電圧特性が正負双方向にわたって非線形となるが、当該特性が、正極側と負極側とで若干異なる場合がある。ここで、本実施形態では、隣接する走査線において極性を反転させるとともに、データ信号の極性も走査信号の極性に対応させているので、偶数番目の走査線に位置する画素と奇数番目の走査線に位置する画素の明滅が交互に発生する。このため、フリッカが目立たない構成となっている。
【００８８】
このように、第１実施形態の液晶装置によれば、図４に示される制御回路４００に２つの発振回路が備えられるが、表示モードが定常状態であれば、いずれか一方だけが発振し、他方は発振を停止する構成となっている。特に、２値表示モードの場合と、階調表示モードの場合であっても部分表示が行われる場合とでは、高周波クロック信号ＨＣＫの発振が停止し、さらに、階調制御信号ＧＣＰの生成も停止するので、電力の消費が抑えられることとなる。
【００８９】
なお、図１において、制御回路４００から駆動電圧形成回路５００に部分表示制御信号ＰＤが供給されているのは、次の理由による。すなわち、選択電圧ＶＳＰ（ＶＳＮ）は、約２０〜２５Ｖ程度であって、ロジック回路を動作させるための入力電圧３〜５Ｖと比較して遙かに高い。このため、駆動電圧形成回路５００は、単一の電源電圧をチャージポンプ回路により昇圧して、選択電圧を生成する構成が一般的となっている。ここで、部分表示制御信号ＰＤがＬレベルである場合、すなわち、部分表示を行う場合であって、非表示領域の走査線が選択された場合、駆動電圧形成回路５００は、上述したように、選択信号として用いられる電圧ＶＳＰ、ＶＳＮを生成する必要がない。そこで、部分表示制御信号ＰＤがＬレベルである場合、駆動電圧生成回路５００は、チャージポンプ回路の動作を停止させて、その分、消費される電力を抑えているのである。
【００９０】
＜第２実施形態＞
上述した第１実施形態にあっては、画素１１６をＴＦＤ２２０により駆動するアクティブマトリクス型の液晶装置として説明したが、本発明は、スイッチング素子で画素を駆動しないパッシブマトリクス型の液晶装置にも適用可能である。そこで、本発明の第２実施形態として、パッシブマトリクス型の液晶装置について説明する。図１３は、この電気的な構成を示すブロック図である。この図に示されるように、液晶パネル１０２には、１６０本のデータ（セグメント）電極２１２が列（Ｙ）方向に延在して形成される一方、２００本の走査（コモン）電極３１２が行（Ｘ）方向に延在して形成されている。ここで、液晶パネル１０２では、一対の基板のうち、一方の基板にデータ電極２１２が、他方の基板に走査電極３１２がそれぞれ形成されるとともに、両基板の間に、電気光学材料の一例として液晶が挟持された構成となっている。したがって、本実施形態における各画素１１６は、データ電極２１２と走査電極３１２との各交差部分において、両電極間とその間に挟持される液晶とにより構成されて、２００行×１６０列でマトリクス状に配列することになる。また、データ電極駆動回路２５２は、各データ電極２１２にデータ信号Ｘ１〜Ｘ１６０をそれぞれ供給するものであり、走査電極駆動回路３５２は、各走査電極３１２に走査信号Ｙ１〜Ｙ２００をそれぞれ供給するものである。
【００９１】
ここで、データ電極駆動回路２５２は、第１実施形態におけるデータ線駆動回路２５０とほぼ同様な構成である。一方、走査線電極駆動回路３５２は、本実施形態における液晶パネル１０２がパッシブマトリクス型であるがゆえに、次の点において、第１実施形態の走査線駆動回路３５０と相違している。すなわち、第２実施形態の走査電極駆動回路３５２は、第１実施形態の走査線駆動回路３５０において非選択電圧ＶＨＰまたはＶＨＮを出力する替わりに、データ信号として印加される信号ＶＤＰ、ＶＤＮの中間電圧ＶＣを出力するものである。このため、本実施形態の走査電極駆動回路３５２では、走査電極３１２に印加される信号レベルが３値で済むが、駆動電圧形成回路５０２においては、この中間電圧ＶＣを別途生成する構成となっている。すなわち、第２実施形態における駆動電圧形成回路５０２では、データ信号として印加される電圧ＶＤＰ、ＶＤＮ、および、走査信号の選択電圧として用いられる電圧ＶＳＰ、ＶＳＮのほかに、電圧ＶＳＰ、ＶＳＮの中間電圧ＶＣを生成する構成となっている。
【００９２】
なお、第２実施形態に係る液晶装置において、走査信号Ｙｊと、表示データとしてオン（１１１）、中間調（１００）、オフ（０００）に対応するデータ信号Ｘｉと、これらの信号による画素１１６への印加波形とについては、図１４に示される通りである。すなわち、走査信号Ｙｊは、第１実施形態における非選択電圧ＶＨＰ、ＶＨＮの替わって、中間電圧ＶＣとなっている。
【００９３】
また、他の点については、例えば、制御回路４００における構成や、表示モード、部分表示などについては、第１実施形態と同様である。このため、第２実施形態に係る液晶装置においても、表示モードが定常状態であれば、２つの発振回路のうち、いずれか一方だけが発振し、他方は発振を停止する構成となっている。特に、２値表示モードの場合と、階調表示モードの場合であっても部分表示が行われる場合とでは、高周波クロック信号ＨＣＫの発振が停止し、さらに、階調制御信号ＧＣＰの生成も停止する構成によって、電力の消費が抑えられることとなる。
【００９４】
＜第３実施形態＞
さらに、本発明は、画素を駆動するスイッチング素子として、ＴＦＴのような３端子型スイッチを用いたアクティブマトリクス型の液晶装置にも適用可能である。そこで、本発明の第３実施形態として、画素をＴＦＴにより駆動するアクティブマトリクス型の液晶装置について説明する。この液晶装置は、素子基板と対向基板とが互いに一定の間隙を保って貼付され、この間隙に電気光学材料たる液晶が挟持された構成となっている。また、スイッチング素子として、ＴＦＴを用いる構成では、第１および第２実施形態のように、１水平走査期間１Ｈを前半と後半とに分ける必要がない。このため、第３実施形態においては、１水平走査期間１Ｈを前半と後半とに分けるための信号（ＲＥＳやＩＮＨなど）については生成していない。
【００９５】
さて、図１５は、第３実施形態に係る液晶装置の電気的な構成を示すブロック図である。この図において、データ線２１２およびデータ線３１２は、ともに上記素子基板に形成されるものであり、このうち、データ線２１２の１６０本が列（Ｙ）方向に、走査線３１２の２００本が行（Ｘ）方向に、それぞれ延在して配列している。そして、画素１１６は、データ線２１２と走査線３１２との各交差に対応して設けられて、第１および第２実施形態と同様に、２００行×１６０列のマトリクス状に配列している。
【００９６】
ここで、画素１１６においては、ＴＦＴ１２０のゲートが走査線３１２に、ソースがデータ線２１２に、ドレインが液晶層１１８に、それぞれ接続されている。ここで、液晶層１１８は、ＴＦＴ１２０のドレインに接続された矩形状の画素電極と、上記対向基板に形成されるとともに中間電圧ＶＣが印加される共通電極と、これら電極間に挟持された液晶とから構成される。なお、画素電極（ＴＦＴ１２０のドレイン）と、一定電位に接続された容量線との間においては蓄積容量が形成されて、液晶層１１８に蓄積される電荷のリークを防止しているが、図１５では省略している。
【００９７】
次に、走査線駆動回路３５４は、各走査線３１２に、走査信号Ｇ１〜Ｇ２００をそれぞれ供給するものである。詳細には、走査線駆動回路３５４は、図１７に示されるように、１フレームの最初に供給される開始パルスＹＤを、１水平走査期間１Ｈに相当するクロック信号ＹＣＬＫにしたがって順次転送し、この転送信号に基づいて生成した信号を走査信号Ｇ１〜Ｇ２００として、対応する走査線３１２にそれぞれ供給するものである。ここで、本実施形態の走査電極駆動回路３５４は、走査信号Ｇ１〜Ｇ２００におけるＨレベルとして電圧ＶＧＨを、また、Ｌレベルとして電圧ＶＧＬを、それぞれ用いている。このため、駆動電圧形成回路５０４は、これらの電圧ＶＧＨ、ＶＧＬを生成して走査線駆動回路３５４に供給する構成となっている。そして、ある走査線３１２が選択されて、当該走査線３１２に走査信号としてＨレベルたる電圧ＶＧＨが供給されると、当該走査線３１２に接続されたＴＦＴ１２０のすべてがオン状態となる一方、非選択の走査線３１２にＬレベルたる電圧ＶＧＬが供給されると、当該走査線３１２に接続されたＴＦＴ１２０のすべてがオフ状態となる。
【００９８】
一方、データ線駆動回路２５４は、選択された走査線３１２と交差する１行分の画素１１６の表示データに基づいて、制御信号Ｓ１〜Ｓ１６０を生成するものである。ここで、制御信号Ｓ１〜Ｓ１６０は、各データ線に対応して設けられるスイッチ２５４９のオン期間を１水平走査期間１Ｈ毎にそれぞれ制御するものである。なお、データ線駆動回路２５４の詳細については、後述することとする。
【００９９】
＜制御回路＞
次に、本実施形態の制御回路４０４について説明する。この制御回路４０４は、データ線駆動回路２５４および走査駆動回路３５４を、各種制御信号やクロック信号などを供給することによって制御するものである。この点において、制御回路４０４は、第１（第２）実施形態における制御回路４００（図２参照）と共通である。
【０１００】
さて、図１６は、制御回路４０４の構成を示すブロック図である。この図における制御回路４０４が、図２における制御回路４００と相違する点は次の通りである。すなわち、第１に、低周波クロック信号ＬＣＫ２は、１／２水平走査期間を規定する信号であるため、制御回路４０４では、低周波クロック信号ＬＣＫ２が分周回路４０１４により１／２分周されて、１水平走査期間１Ｈを規定するクロック信号ＬＣＫ２ｂとして用いられる構成となっている。同様に、高周波発振回路４００４による高周波クロック信号ＨＣＫは、分周回路４００６ｂによって、図２における分周回路４００６ａよりもさらに１／２分周されて、クロック信号ＬＣＫ１ｂとして用いられる構成となっている。このため、セレクタ４０１０は、クロック信号ＬＣＫ１ｂ、または、クロック信号ＬＣＫ２ｂのいずれかを制御信号ＳＥＬにしたがって選択し、クロック信号ＬＣＫｂとして制御信号生成回路４０１２ｂに供給している。
【０１０１】
第２に、制御回路４０４では、階調制御信号生成回路４００８による階調制御信号ＧＣＰ、または、低周波発振回路４００２による低周波クロック信号ＬＣＫ２のいずれかが、セレクタ４０１６により選択されて、選択階調制御信号ＧＣＰｂとしてデータ線駆動回路２５４に供給される構成となっている。ここで、セレクタ４０１６は、制御信号ＳＥＬがＨレベルである場合には、クロック信号ＬＣＫ２を選択する一方、制御信号ＳＥＬがＬレベルである場合には、階調制御信号ＧＣＰを選択するものである。なお、本実施形態においても、階調表示モードにおいて８階調の階調表示を行うものとするが、本実施形態における階調制御信号ＧＣＰは、第１実施形態と異なり、図１９に示されるように、１水平走査期間において、液晶及びスイッチング素子を含む電気光学装置における電圧−透過率特性（いわゆるＶ−Ｔ特性）に対応させ、この非線形特性を補償するようにパルス間隔を設定して配列させたものとなっている。このため、１水平走査期間において供給される階調制御信号ＧＣＰのパルス数は階調数と同じく「８」個となっている。
【０１０２】
第３に、本実施形態では、１水平走査期間を前半後半に分けないので、このための制御信号ＩＮＨおよびリセット信号ＲＥＳが、制御信号生成回路４０１２ｂにおいて生成されない（する必要がない）。一方、交流駆動信号ＭＸは、１フレーム毎にレベル反転される点においては第１実施形態と同様であるが、図１９または図２０に示されるように１水平走査期間毎にレベル反転される点において第１実施形態と相違している。また、本実施形態では、走査線３１２を交流駆動しないので、交流駆動信号ＭＹが制御信号生成回路４０１２ｂにより生成されない。
【０１０３】
第４に、制御信号生成回路４０１２ｂは、モード指示信号ＢＷにしたがって制御信号ＳＥＬをＨレベルとする場合には、低周波発振回路４００２による低周波クロック信号ＬＣＫ２と、セレクタ４０１０により選択されたクロック信号ＬＣＫｂ（ＬＣＫ２ｂ）の反転信号との論理積信号を、ラッチパルス信号ＬＰとして出力する構成となっている。なお、制御信号生成回路４０１２ｂは、制御信号ＳＥＬをＬレベルとする場合には、セレクタ４０１０により選択されたクロック信号ＬＣＫｂ（ＬＣＫ１ｂ）にしたがって、ラッチパルスＬＰを水平走査期間の最初に出力する。また、制御信号生成回路４０１２ｂは、ラッチパルスＬＰ以外の信号、すなわち、開始パルスＹＤ、クロック信号ＹＣＬＫおよび交流駆動信号ＭＸについては、セレクタ４０１０により選択されたクロック信号ＬＣＫｂに基づいてそれぞれ生成する。
【０１０４】
第５に、制御回路４０４からデータ線駆動回路２５４へは、さらに、高周波クロック信号ＨＣＫ、および、クロック信号ＬＣＫ２ｂが、それぞれ制御信号として供給される構成となっている。なお、他の点については、図２における制御信号４００と同様であるので、その説明を省略することとする。
【０１０５】
＜データ線駆動回路＞
説明を再び図１５に戻して、データ線駆動回路２５４について説明することとする。この図に示されるように、データ線駆動回路２５４は、データ電圧生成回路２５４０、アドレス制御回路２５４２、表示データＲＡＭ２５４４、ＰＷＭデコーダ２５４６およびスイッチ回路２５４８から構成されている。このうち、アドレス制御回路２５４２および表示データＲＡＭ２５４４は、それぞれ図９に示されるアドレス制御回路２５０２および表示データＲＡＭ２５０４と同様なものである。すなわち、アドレス制御回路２５４２は、表示データの読み出しに用いる行アドレスを生成するものであり、当該行アドレスを、１フレームの最初に供給される開始パルスＹＤによりリセットするとともに、１水平走査期間毎に供給されるラッチパルスＬＰで歩進させる構成となっている。また、表示データＲＡＭ２５４４は、２００行×１６０列に配列する画素に対応する領域を有するデュアルポートＲＡＭであり、書き込み側では、制御回路４０４から供給される表示データが所定の番地に書き込まれる一方、読み出し側では、行アドレスで指定された番地の表示データが１行分読み出される構成となっている。
【０１０６】
次に、ＰＷＭデコーダ２５４６は、スイッチ回路２５４８においてデータ線２１２に対応して設けられるスイッチ２５４９の開閉を制御する制御信号Ｓ１〜Ｓ１６０を、読み出された表示データに対応して出力するものである。詳細には、ＰＷＭデコーダ２５４６は、制御回路４０４から供給される制御信号ＳＥＬがＬレベルである場合（表示モードを階調表示モードとする場合）には、次のような制御信号Ｓ１〜Ｓ１６０を生成する。すなわち、ＰＷＭデコーダ２５４６は、第１に、水平走査期間の最初に供給されるラッチパルス信号ＬＰによって、Ｈレベルにセットし、第２に、表示データに対応する選択階調制御信号ＧＣＰｂ（制御信号ＳＥＬがＬレベルである場合には、階調制御信号ＧＣＰ）の立ち下がりにおいて、Ｌレベルにリセットした制御信号Ｓ１〜Ｓ１６０を生成する。
【０１０７】
一方、ＰＷＭデコーダ２５４６は、制御回路４０４から供給される制御信号ＳＥＬがＨレベルである場合（表示モードを２値表示モードとする場合）には、次のような制御信号Ｓ１〜Ｓ１６０を生成する。すなわち、ＰＷＭデコーダ２５４６は、第１に、水平走査期間の最初に供給されるラッチパルス信号ＬＰによって、Ｈレベルにセットし、第２に、表示データがオフに相当する（０００）であれば、水平走査期間において、選択階調制御信号ＧＣＰｂ（制御信号ＳＥＬがＨレベルである場合には、クロック信号ＬＣＫ２）の最初の立ち下がりにおいて、Ｌレベルにリセットする一方、それ以外の表示データであれば、水平走査期間において、選択階調制御信号ＧＣＰｂの２番目の立ち下がりにおいて、Ｌレベルにリセットした制御信号Ｓ１〜Ｓ１６０を生成する。
【０１０８】
なお、スイッチ回路２５４８は、上述したように、データ線２１２の各々に対応して設けられたスイッチ２５４９から構成されており、各スイッチ２５４９の一端は、対応するデータ線２１２に接続される一方、他端は信号線Ｌに共通接続されている。
【０１０９】
＜データ電圧発生回路＞
次に、データ電圧生成回路２５４０は、中間電圧ＶＣから正側データ電圧ＶＤＰまで上昇するランプ波形と、中間電圧ＶＣから負側データ電圧ＶＤＮまで下降するランプ波形とを１水平走査期間１Ｈ毎に交互に生成し、信号ＶＤとして信号線Ｌに印加するものである。図１８は、データ電圧生成回路２５４０の詳細な構成を示すブロック図である。この図に示されるように、データ電圧生成回路２５４０は、カウンタ２５４２、Ｄ／Ａコンバータ２５４４、マルチプレクサ２５４６およびセレクタ２５４８により構成されている。
【０１１０】
このうち、カウンタ２５４２は、ラッチパルスＬＰでリセットされた後に、高周波発振回路４００４（図１６参照）による高周波クロック信号ＨＣＫを、交流駆動信号ＭＸがＨレベルの場合にはアップカウントする一方、交流駆動信号ＭＸがＬレベルの場合にはダウンカウントするものである。なお、高周波クロック信号ＨＣＫを適切に分周した信号を、カウンタ２５４２に供給する構成としても良い。次に、Ｄ／Ａコンバータ２５４４は、カウンタ２５４２によるカウント結果に対応した電圧を有する信号ＶＤ１として出力するものである。詳細には、Ｄ／Ａコンバータ２５４４は、当該カウント結果がゼロである場合には信号ＶＤ１の電圧を中間電圧ＶＣとし、当該カウントが正の値であれば、そのカウント結果に比例して信号ＶＤ１の電圧を正側（データ電圧ＶＤＰ側）に上昇させ、当該カウントが負の値であれば、そのカウント結果に比例して信号ＶＤ１の電圧を負側（データ電圧ＶＤＮ側）に下降させる。このため、駆動電圧形成回路５０４（図１６参照）は、これらの電圧ＶＤＰ、ＶＣ、ＶＤＮを生成して、データ線駆動回路２５４におけるＤ／Ａコンバータ２５４４に供給する構成となっている。
【０１１１】
一方、マルチプレクサ２５４６は、クロック信号ＬＣＫ２ｂおよび交流駆動信号ＭＸのレベルに応じて電圧ＶＤＰ、ＶＣ、ＶＤＮのいずれかを選択して、次のような電圧を有する信号ＶＤ２を生成するものである。すなわち、マルチプレクサ２５４６は、分周回路４０１４（図１６参照）による低周波クロック信号ＬＣＫ２ｂがＬレベルである場合には、信号ＶＤ２の電圧を中間電圧ＶＣとし、低周波クロック信号ＬＣＫ２ｂがＨレベルである場合であって、かつ、交流駆動信号ＭＸがＨレベルである場合には、信号ＶＤ２の電圧を正側のデータ電圧ＶＤＰとし、低周波クロック信号ＬＣＫ２ｂがＨレベルである場合であって、かつ、交流駆動信号ＭＸがＬレベルである場合には、信号ＶＤ２の電圧を負側のデータ電圧ＶＤＮとして出力する。
【０１１２】
そして、セレクタ２５４８は、制御信号生成回路４０１２ｂ（図１６参照）による制御信号ＳＥＬがＬレベルである場合には、Ｄ／Ａコンバータ２５４４による信号ＶＤ１を選択する一方、制御信号ＳＥＬがＨレベルである場合には、マルチプレクサ２５４６による信号ＶＤ２を選択して、信号線Ｌに信号ＶＤとして供給するものである。
【０１１３】
＜動作＞
次に、本実施形態に係る液晶装置の動作について説明する。まず、説明の便宜上、表示モードが階調表示モードである場合、すなわち、制御信号ＳＥＬがＬレベルである場合の動作について説明する。
【０１１４】
図１９は、本実施形態の液晶装置において、表示モードが階調表示モードである場合の動作を説明するためのタイミングチャートである。この図に示されるように、あるいは、すでに説明したように、ラッチパルスＬＰは、１水平走査期間１Ｈの最初に供給される一方、交流駆動信号ＭＸは、１水平走査期間１Ｈ毎にレベル反転されて供給される。
【０１１５】
さて、制御回路４０４（図１６参照）において、制御信号ＳＥＬがＬレベルとされる場合には、高周波発振回路４００４のみが発振し、低周波発振回路４００２は発振を停止するので、制御信号生成回路４０１２ｂは、高周波クロックＨＣＫを分周したクロック信号ＬＣＫ１ｂに基づいて、各種の制御信号を生成する。また、この際、セレクタ４０１６は、階調制御信号生成回路４００８による階調制御信号ＧＣＰを選択する。このため、選択階調制御信号ＧＣＰｂは、図１９に示されるように、階調制御信号ＧＣＰとなる。
【０１１６】
一方、データ電圧制御回路２５４０（図１８参照）において、制御信号ＳＥＬがＬレベルの場合には、Ｄ／Ａコンバータ２５４４による出力信号ＶＤ１がセレクタ２５４８によって選択され、信号ＶＤとして信号線Ｌに供給される。ここで、交流駆動信号ＭＸがＨレベルとなる水平走査期間において、ラッチパルスＬＰが供給されると、カウンタ２５４２は、高周波クロック信号ＨＣＫをアップカウントする。このため、セレクタ２５４８から出力される信号ＶＤ、すなわち、Ｄ／Ａコンバータ２５４４により出力される信号ＶＤ１は、図１９に示されるように、ラッチパルスＬＰが供給された後に、中間電圧ＶＣから正側のデータ電圧ＶＤＰまで直線的に上昇する。
【０１１７】
また、ＰＷＭデコーダ２５４６は、制御信号Ｓ１〜Ｓ１６０のすべてを、１水平走査期間の最初に供給されるラッチパルスＬＰの立ち上がりでＨレベルにセットした後、選択階調制御信号ＧＣＰｂとして供給される階調制御信号ＧＣＰのパルスのうち、表示データに対応するものの立ち下がりでＬレベルにリセットする。このため、各データ線２１２に接続されたスイッチ２５４９は、１水平走査期間の最初にオンした後に、対応する制御信号のＬレベルのリセットにともなってオフすることになる。したがって、例えば図１５において左から数えてｉ番目（ｉは、１≦ｉ≦１６０を満たす整数）のデータ線２１２には、制御信号ＳｉがＬレベルにリセットされる直前での信号線Ｌの電圧が印加されて、当該水平走査期間において選択されている走査線３１２と、当該ｉ番目のデータ線２１２との交差に位置する画素１１６の液晶層１１８に書き込まれることとなる。
【０１１８】
ここで、ある水平走査期間において選択される走査線３１２と、ｉ番目のデータ線２１２との交差に位置する画素１１６の表示データがオフに相当する（０００）であれば、制御信号Ｘｉは、当該水平走査期間の最初にＨレベルにセットされた後に、階調制御信号ＧＣＰにおける最初のパルスの立ち下がりで、直ちにＬレベルにリセットされるので、当該ｉ番目のデータ線２１２に印加される電圧は、ほぼ中間電圧ＶＣとなる。このため、当該画素１１６の液晶層１１８には、ほとんど電圧が印加されない結果、当該画素１１６は、オフに相当する透過率となる。
【０１１９】
一方、当該画素の表示データがオンに相当する（１１１）であれば、制御信号Ｘｉは、当該水平走査期間の最初にＨレベルにセットされた後に、階調制御信号ＧＣＰにおける最後のパルスの立ち下がりでＬレベルにリセットされるので、当該ｉ番目のデータ線２１２に印加される電圧は、ほぼ正側のデータ電圧ＶＤＰとなる。このため、当該画素１１６の液晶層１１８には、電圧（ＶＤＰ−ＶＣ）が印加される結果、当該画素１１６は、オンに相当する透過率となる。
【０１２０】
また、当該画素の表示データが中間調に相当する（００１）〜（１１０）であれば、制御信号Ｘｉは、当該水平走査期間の最初にＨレベルにセットされた後に、階調制御信号ＧＣＰにおける第２番〜第７番目のパルスの立ち下がりでＬレベルにリセットされるので、当該ｉ番目のデータ線２１２に印加される電圧は、当該表示データの透過率に対応する電圧となる。このため、当該画素１１６は、表示データに対応する透過率となる。
【０１２１】
次に、表示モードが２値表示モードである場合、すなわち、制御信号ＳＥＬがＨレベルである場合の動作について説明する。まず、制御回路４０４（図１６参照）において、制御信号ＳＥＬをＨレベルとする場合には、低周波発振回路４００２のみが発振し、高周波発振回路４００４は発振を停止するので、制御信号生成回路４０１２ｂは、低周波クロックＬＣＫ２、および、これを分周したクロック信号ＬＣＫ２ｂに基づいて、各種の制御信号を生成する。特に、制御信号生成回路４０１２ｂは、図２０に示されるように、あるいは、すでに説明したように、低周波発振回路４００２により生成され、かつ、１水平走査期間１Ｈの１／２の周期を有する低周波クロックＬＣＫ２と、これを分周回路４０１４により１／２分周したクロック信号ＬＣＫ２ｂの反転信号との論理積信号を求めることによってラッチパルスＬＰを生成する。また、この際、セレクタ４０１６は、階調制御信号生成回路４００８によるクロック信号ＬＣＫ２を選択する。このため、選択階調制御信号ＧＣＰｂは、図２０に示されるように、クロック信号ＬＣＫ２である。
【０１２２】
一方、データ電圧制御回路２５４０（図１８参照）において、制御信号ＳＥＬがＨレベルの場合には、マルチプレクサ２５４６による出力信号ＶＤ２がセレクタ２５４８によって選択され、信号ＶＤとして信号線Ｌに供給される。ここで、マルチプレクサ２５４６は、交流駆動信号ＭＸがＨレベルとなる水平走査期間の場合であって、クロック信号ＬＣＫ２ｂがＬレベルの場合に、中間電圧ＶＣを選択する一方、当該水平走査期間の場合であって、クロック信号ＬＣＫ２ｂがＨレベルの場合に、正側の電圧ＶＤＰを選択して、信号ＶＤ２として出力するので、セレクタ２５４８により出力される信号ＶＤは、図２０に示される通りとなる。
【０１２３】
また、ＰＷＭデコーダ２５４６は、制御信号Ｓ１〜Ｓ１６０のすべてを、論理積として求められたラッチパルスＬＰの立ち上がりでＨレベルにセットした後、対応する表示データがオフであれば、選択階調制御信号ＧＣＰｂとして供給されるクロック信号ＬＣＫ２の最初の立ち下がりで、また、読み出された表示データがオフ以外であれば、クロック信号ＬＣＫ２の２回目の立ち下がりで、それぞれＬレベルにリセットする。
【０１２４】
ここで、例えば、ある水平走査期間において選択される走査線３１２と、ｉ番目のデータ線２１２との交差に位置する画素１１６の表示データがオフに相当する（０００）であれば、制御信号Ｘｉは、当該水平走査期間の最初にＨレベルにセットされた後に、クロック信号ＬＣＫ２における最初の立ち下がりでＬレベルにリセットされるので、当該ｉ番目のデータ線２１２に印加される電圧は、ほぼ中間電圧ＶＣとなる。このため、当該画素１１６の液晶層１１８には、ほとんど電圧が印加されない結果、当該画素１１６は、オフに相当する透過率となる。
【０１２５】
一方、当該画素の表示データがオフ以外の（００１）〜（１１１）であれば、制御信号Ｘｉは、当該水平走査期間の最初にＨレベルにセットされた後に、クロック信号ＬＣＫ２の２回目の立ち下がりでＬレベルにリセットされるので、当該ｉ番目のデータ線２１２に印加される電圧は、正側のデータ電圧ＶＤＰとなる。このため、当該画素１１６の液晶層１１８には、電圧（ＶＤＰ−ＶＣ）が印加される結果、当該画素１１６は、オンに相当する透過率となる。
【０１２６】
なお、ＰＷＭデコーダ２５４６は、交流駆動信号ＭＸがＬレベルとなる水平走査期間では、表示データが同一であれば、交流駆動信号ＭＸがＨレベルとなる水平走査期間と全く同じ制御信号Ｓ１〜Ｓ１６０を出力する。ただし、データ電圧生成回路２５４０において、制御信号ＳＥＬがＬレベルの場合には、カウンタ２５４２が高周波クロックＨＣＫをダウンカウントするので、Ｄ／Ａコンバータ２５４４は、信号ＶＤ１を、中間電圧ＶＣから負側の電圧ＶＤＮに下降させる一方、制御信号ＳＥＬがＨレベルの場合には、クロック信号ＬＣＫｂがＨレベルであれば、マルチプレクサ２５４６は、負側の電圧ＶＤＮを信号ＶＤ２として選択することになる。このため、交流駆動信号ＭＸがＬレベルとなる水平走査期間において、各データ線２１２に印加される電圧は、制御信号ＳＥＬのレベルにかかわらず、すなわち、実際の表示モードにかかわらず、交流駆動信号ＭＸがＨレベルの場合と比較して、中間電圧ＶＣを基準に反転することになる。それゆえ、各画素１１６の液晶層１１８に直流が印加されて、液晶材料の劣化が防止されることとなる。
【０１２７】
このように、第３実施形態の液晶装置では、第１実施形態や第２実施形態の液晶装置と駆動方式が相違するものの、制御回路４０４に２つの発振回路を備え、表示モードが定常状態であれば、いずれか一方だけを発振させて、他方の発振を停止させる点において共通である。特に、２値表示モードの場合と、階調表示モードの場合であっても部分表示が行われる場合とでは、高周波クロック信号ＨＣＫの発振が停止し、さらに、階調制御信号ＧＣＰの生成なども停止するので、電力の消費が抑えられる点においても共通である。
【０１２８】
なお、制御回路４０４において、モード指示信号ＢＷのレベル遷移時における動作、詳細には、表示モードの移行の指示があれば、移行後に用いる発振回路の発振を開始させた後、一定時間経過して、その発振が安定してから、低周波クロック信号を切り替えるとともに、移行後に不要となる発振回路の発振を停止させる動作（図３参照）については、第１実施形態と同様である。このため、表示モードの移行の指示によって直ちに低周波クロック信号を切り替える構成と比較して、不安定な低周波クロック信号に基づく駆動が回避されて、表示モードの切替をスムースに行うことが可能となる。
【０１２９】
また、第３実施形態においては、説明を簡略化するために部分表示については触れなかったが、第１および第２実施形態のように部分表示を行っても良いのはもちろんである。
【０１３０】
＜その他＞
なお、上述した各実施形態にあっては、電気光学材料に液晶を用いた液晶装置を例にとって説明したが、エレクトロルミネッセンス装置や、プラズマディスプレイなど、各種の電気光学効果により表示を行う電気光学装置に適用可能である。すなわち、本発明は、上述した液晶装置と類似の構成を有するすべての電気光学装置に適用可能である。
【０１３１】
＜電子機器＞
次に、上述した電気光学装置を携帯型電子機器に適用する場合について説明する。この場合、電子機器は、図２１に示されるように、主に、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、液晶パネル１００（１０２、１０４）、クロック発生回路１００８並びに電源回路１０１０を備えて構成される。このうち、表示情報出力源１０００は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）などのメモリや、光ディスク装置などのストレージユニット、画像信号を同調して出力する同調回路等を含み、クロック発生回路１００８からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路１００２に出力するものである。また、表示情報処理回路１００２は、図１における制御回路４００（図１６における制御回路４０４）を含む上位構成であり、さらに、シリアル−パラレル変換回路や、増幅・極性反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路などを含んで、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号ＣＬＫなどのタイミング信号や制御信号とともに駆動回路１００４に出力する。さらに、駆動回路１００４は、上述したデータ線駆動回路２５０（２５２、２５４）や、走査線駆動回路３５０（３５２、３５４）、制御回路４００（４０４）などに相当し、さらに、製造過程において検査に用いる検査回路などを含んだものである。電源回路１０１０は、各回路に所定の電源を供給するものであり、ここでは、上述した駆動電圧形成回路５００（５０２、５０４）も含む概念のものである。
【０１３２】
＜携帯電話＞
次に、上述した液晶装置を携帯電話に適用した例について説明する。図２２は、この携帯電話の構成を示す斜視図である。図において、携帯電話１３００は、複数の操作ボタン１３０２のほか、受話口１３０４、送話口１３０６とともに、液晶パネル１００（１０２、１０４）を備えるものである。この液晶パネル１００では、着信時または発信時には全領域を表示領域とする全画面表示が階調表示モードまたは２値表示モードで行われる一方、待ち受け時には電界強度や、番号、文字など必要な情報を表示画面中の最小限の領域で２値表示とし、残りの領域を非表示とする部分表示が行われることとなる。このような全画面表示モードと部分表示モードの制御は、上記した各実施形態にて説明した構成に基づいて行われる。これにより、待ち受け時において液晶装置で消費される電力が抑えられるので、待ち受け可能時間の長期化を図ることが可能となる。
【０１３３】
なお、本実施形態に係る液晶装置を適用する電子機器としては、階調表示を行う一方、低消費電力が強く求められる機器、例えば、上述した携帯電話のほか、ページャ、時計、ＰＤＡ（個人向け情報端末）などが好適である。ただし、この他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などにも適用可能である。
【０１３４】
【発明の効果】
以上説明したように本発明によれば、特に、２値表示モードや、部分表示などの場合には、低周波発振回路のみを発振させて、高周波発振回路の発振を停止させるので、さらなる低消費電力化を図ることが可能となる。
【図面の簡単な説明】
【図１】 本発明の第１実施形態に係る液晶装置の電気的構成を示すブロック図である。
【図２】 同液晶装置における制御回路の構成を示すブロック図である。
【図３】 同制御回路における表示モード遷移時の動作を説明するためのタイミングチャートである。
【図４】 同液晶装置における走査線駆動回路の構成を示すブロック図である。
【図５】 同液晶装置における走査線駆動回路の動作を説明するためのタイミングチャートである。
【図６】 同液晶装置における部分表示を説明するための平面図である。
【図７】 部分表示の場合において、走査信号の電圧波形を示すタイミングチャートである。
【図８】 部分表示の場合において、走査信号の電圧波形を示すタイミングチャートである。
【図９】 同液晶装置におけるデータ線駆動回路の構成を示すブロック図である。
【図１０】 同データ駆動回路の動作を説明するためのタイミングチャートである。
【図１１】 同データ駆動回路の動作を説明するための詳細なタイミングチャートである。
【図１２】 同液晶装置における画素への印加電圧波形を示すタイミングチャートである。
【図１３】 本発明の第２実施形態に係る液晶装置の電気的構成を示すブロック図である。
【図１４】 同液晶装置における画素への印加電圧波形を示すタイミングチャートである。
【図１５】 本発明の第２実施形態に係る液晶装置の電気的構成を示すブロック図である。
【図１６】 同液晶装置における制御回路の構成を示すブロック図である。
【図１７】 同液晶装置の走査線駆動回路による走査信号の電圧波形を示すタイミングチャートである。
【図１８】 同液晶装置におけるデータ電圧生成回路の構成を示すブロック図である。
【図１９】 同液晶装置において、階調表示モードの動作を説明するためのタイミングチャートである。
【図２０】 同液晶装置において、２値表示モードの動作を説明するためのタイミングチャートである。
【図２１】 第１〜第３実施形態に係る液晶装置を適用した電子機器の概略構成を示すブロック図である。
【図２２】 同液晶装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【符号の説明】
１００、１０２、１０４……液晶パネル
１１６……画素
１１８……液晶層
１２０……ＴＦＴ
２１２……データ線
２２０……ＴＦＤ
２５０……データ線駆動回路
３１２……走査線
３５０……走査線駆動回路
４００、４０４……制御回路
５００、５０２、５０４……駆動電圧形成回路
２５０４……表示データＲＡＭ
４００２……低周波発振回路
４００４……高周波発振回路
４００８……階調制御信号生成回路
４０１２ａ、４０１２ｂ……制御信号生成回路
Claims (13)
- 高周波クロック信号を発振する高周波発振回路と、前記高周波クロック信号よりも低周波数である第１の低周波クロック信号を発振する低周波発振回路とを備えるとともに、複数の走査線と複数のデータ線との各交差に対応して設けられた画素を駆動する電気光学装置の駆動方法であって、
所定の第１の場合には、前記低周波発振回路による発振を停止させ、前記高周波クロック信号を分周して生成した第２の低周波クロック信号に基づいて水平走査期間を規定する信号を生成するとともに、選択した走査線との交差に対応して設けられた画素へのデータ信号を、当該画素の階調に対応するように、前記高周波クロック信号に基づいて生成して、当該画素に対応するデータ線を介して供給する一方、
前記第１の場合とは異なる第２の場合には、前記高周波発振回路による発振を停止させ、前記第１の低周波クロック信号に基づいて水平走査期間を規定する信号を生成するとともに、当該画素へのデータ信号を、オン表示またはオフ表示のいずれかに対応するように、前記第１の低周波クロック信号に基づいて生成して、当該画素に対応するデータ線を介して供給する
ことを特徴とする電気光学装置の駆動方法。 - 前記第１の場合とは、前記画素において、階調表示を行う場合であり、
前記第２の場合とは、前記画素において、オン表示またはオフ表示のいずれかとする２値表示を行う場合である
ことを特徴とする請求項１に記載の電気光学装置の駆動方法。 - 前記階調表示を行う場合には、前記高周波クロック信号から、前記階調表示を行うための階調制御信号を生成し、この階調制御信号にしたがって前記データ信号を生成する一方、
前記２値表示を行う場合には、前記階調制御信号の生成を停止させる
ことを特徴とする請求項２に記載の電気光学装置の駆動方法。 - 前記階調表示から前記２値表示に移行する際には、前記低周波発振回路による発振を開始させた後、所定の期間が経過したならば、前記高周波発振回路による発振を停止させる一方、
前記２値表示から前記階調表示に移行する際には、前記高周波発振回路による発振を開始させた後、所定の期間が経過したならば、前記低周波発振回路による発振を停止させる
ことを特徴とする請求項２に記載の電気光学装置の駆動方法。 - 一部の画素のみを表示領域とするときには、当該表示領域に属する画素において、強制的に前記２値表示を行う
ことを特徴とする請求項２に記載の電気光学装置の駆動方法。 - 複数の走査線と複数のデータ線との各交差に対応して画素が設けられた電気光学装置であって、
高周波クロック信号を発振する高周波発振回路と、
前記高周波クロック信号よりも低周波数である第１の低周波クロック信号を発振する低周波発振回路と、
所定の第１の場合には、前記低周波発振回路による発振の停止を指示する一方、前記第１の場合とは異なる第２の場合には、前記高周波発振回路による発振の停止を指示する指示回路と、
走査信号について、
前記第１の場合に、前記高周波クロック信号を分周して生成した第２の低周波クロック信号に基づいて生成する一方、
前記第２の場合に、前記第１の低周波クロック信号に基づいて生成して、
それぞれ、前記走査線に順次供給する走査線駆動回路と、
前記走査信号の供給によって選択された走査線であって、当該走査線との交差に対応して設けられた画素へのデータ信号について、
前記第１の場合には、当該画素の階調に対応するように、前記高周波クロック信号に基づいて生成する一方、
前記第２の場合には、オン表示またはオフ表示のいずれかに対応するように、前記第１の低周波クロック信号に基づいて生成して、それぞれ、当該画素に対応するデータ線を介して供給するデータ線駆動回路と
を具備することを特徴とする電気光学装置。 - 前記第１の場合とは、前記画素において、階調表示を行う場合であり、
前記第２の場合とは、前記画素において、オン表示またはオフ表示のいずれかとする２値表示を行う場合である
ことを特徴とする請求項６に記載の電気光学装置。 - 前記高周波クロック信号から、前記階調表示を行うための階調制御信号を生成する階調制御信号生成回路を備え、
前記階調表示を行う場合、前記データ線駆動回路は、前記階調制御信号にしたがって前記データ信号を生成する一方、
前記２値表示を行う場合、前記指示回路は、前記高周波発振回路による発振の停止とともに、前記階調制御信号生成回路による前記階調制御信号の生成の停止を指示する
ことを特徴とする請求項７に記載の電気光学装置。 - 前記指示回路は、
前記階調表示から前記２値表示に移行する際には、前記低周波発振回路による発振の開始を指示した後、所定の期間が経過したならば、前記高周波発振回路による発振の停止を指示する一方、
前記２値表示から前記階調表示に移行する際には、前記高周波発振回路による発振の開始を指示した後、所定の期間が経過したならば、前記低周波発振回路による発振の停止を指示する
ことを特徴とする請求項７に記載の電気光学装置。 - 一部の画素のみを表示領域とするとき、当該表示領域に属する画素を強制的に前記２値表示とする
ことを特徴とする請求項７に記載の電気光学装置。 - 前記データ線駆動回路は、
前記画素に対応する領域を有するメモリを備え、
走査期間において、 前記表示領域を走査する期間には、これに対応して前記メモリから表示データを読み出すとともに、当該表示データに基づいて、オン表示またはオフ表示のいずれかに対応するデータ信号を生成する一方、
前記表示領域を走査しない期間には、これに対応して前記メモリからの読み出しを停止する
ことを特徴とする請求項１０に記載の電気光学装置。 - 前記画素は、スイッチング素子により駆動される
ことを特徴とする請求項６乃至１１いずれかに記載の電気光学装置。 - 請求項６乃至１２のいずれかに記載の電気光学装置を備えることを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17707999A JP3985391B2 (ja) | 1999-06-23 | 1999-06-23 | 電気光学装置の駆動方法、電気光学装置および電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17707999A JP3985391B2 (ja) | 1999-06-23 | 1999-06-23 | 電気光学装置の駆動方法、電気光学装置および電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001005421A JP2001005421A (ja) | 2001-01-12 |
| JP3985391B2 true JP3985391B2 (ja) | 2007-10-03 |
Family
ID=16024769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17707999A Expired - Fee Related JP3985391B2 (ja) | 1999-06-23 | 1999-06-23 | 電気光学装置の駆動方法、電気光学装置および電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3985391B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001331153A (ja) * | 2000-05-23 | 2001-11-30 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| KR20040012952A (ko) * | 2001-06-22 | 2004-02-11 | 마츠시타 덴끼 산교 가부시키가이샤 | 화상 표시 장치 및 전자기기 |
| JP2003271099A (ja) | 2002-03-13 | 2003-09-25 | Semiconductor Energy Lab Co Ltd | 表示装置および表示装置の駆動方法 |
| JP2006350310A (ja) * | 2005-05-20 | 2006-12-28 | Semiconductor Energy Lab Co Ltd | 表示装置及び電子機器 |
| KR102128579B1 (ko) * | 2014-01-21 | 2020-07-01 | 삼성디스플레이 주식회사 | 게이트 구동 회로 및 이를 구비한 표시 장치 |
-
1999
- 1999-06-23 JP JP17707999A patent/JP3985391B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001005421A (ja) | 2001-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3861499B2 (ja) | マトリクス型表示装置の駆動方法、表示装置および電子機器 | |
| JP3743504B2 (ja) | 走査駆動回路、表示装置、電気光学装置及び走査駆動方法 | |
| US6522319B1 (en) | Electro-optical device and method for driving the same, liquid crystal device and method for driving the same, circuit for driving electro-optical device, and electronic device | |
| US20010033278A1 (en) | Display device driving circuit, driving method of display device, and image display device | |
| US7106351B2 (en) | Method of driving electro-optical device, electro-optical device, and electronic apparatus | |
| US6566643B2 (en) | Electro-optical device, method of driving the same, and electronic apparatus using the same | |
| KR100517395B1 (ko) | 표시장치와 전자 기기 및 구동 방법 | |
| JP3632637B2 (ja) | 電気光学装置、その駆動方法、電気光学装置の駆動回路および電子機器 | |
| JP2002328654A (ja) | 液晶表示装置の駆動方法 | |
| JP4631917B2 (ja) | 電気光学装置、駆動方法および電子機器 | |
| JP3305931B2 (ja) | 液晶表示装置 | |
| KR20080083583A (ko) | 액정 장치, 그 구동 방법 및 전자기기 | |
| US6677937B1 (en) | Driving method for display and a liquid crystal display using such a method | |
| JP3055620B2 (ja) | 液晶表示装置およびその駆動方法 | |
| KR100848953B1 (ko) | 액정표시장치의 게이트 구동회로 | |
| JP3985391B2 (ja) | 電気光学装置の駆動方法、電気光学装置および電子機器 | |
| JP2008151986A (ja) | 電気光学装置、走査線駆動回路および電子機器 | |
| JP2008096915A (ja) | 電気光学装置、走査線駆動回路および電子機器 | |
| JP3783561B2 (ja) | マトリクス型表示装置、その駆動方法および電子機器 | |
| US20110001735A1 (en) | Electro-optical device, method for driving electro-optical device and electronic apparatus | |
| JP2010044295A (ja) | 電気光学装置、その駆動方法および電子機器 | |
| JP2010044294A (ja) | 電気光学装置、その駆動方法および電子機器 | |
| JP2009205044A (ja) | 電気光学装置、駆動回路および電子機器 | |
| JP2003058134A (ja) | 電気光学装置および電気光学物質の駆動方法、その駆動回路、ならびに電子機器および表示装置 | |
| JP4123839B2 (ja) | 電気光学装置、その駆動方法、階調制御信号生成回路および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061128 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070619 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070702 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130720 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |