JPH05129972A - 適応型受信機 - Google Patents
適応型受信機Info
- Publication number
- JPH05129972A JPH05129972A JP31984791A JP31984791A JPH05129972A JP H05129972 A JPH05129972 A JP H05129972A JP 31984791 A JP31984791 A JP 31984791A JP 31984791 A JP31984791 A JP 31984791A JP H05129972 A JPH05129972 A JP H05129972A
- Authority
- JP
- Japan
- Prior art keywords
- tap
- adaptive
- clock
- output
- taps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Radio Relay Systems (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Noise Elimination (AREA)
Abstract
(57)【要約】
【目的】 複数のタップを有するトランスバーサルフィ
ルタ構成の適応整合フィルタにおけるパワの集束スピー
ドを早める。 【構成】 適応整合フィルタ111 により、受信信号につ
いてタップ毎に重み付けをした後それらの出力を加算処
理する。アナログスイッチ181 〜18N により、受信信号
のクロックと自機内のクロックとが非同期状態のとき基
準タップ以外のタップ出力の加算処理を抑止する。 【効果】 電源投入時やクロック同期はずれ状態からの
同期引込み時に、適応整合フィルタ111 におけるパワの
集束スピードを早めることができる。
ルタ構成の適応整合フィルタにおけるパワの集束スピー
ドを早める。 【構成】 適応整合フィルタ111 により、受信信号につ
いてタップ毎に重み付けをした後それらの出力を加算処
理する。アナログスイッチ181 〜18N により、受信信号
のクロックと自機内のクロックとが非同期状態のとき基
準タップ以外のタップ出力の加算処理を抑止する。 【効果】 電源投入時やクロック同期はずれ状態からの
同期引込み時に、適応整合フィルタ111 におけるパワの
集束スピードを早めることができる。
Description
【0001】
【技術分野】本発明は適応型受信機に関し、特に見通し
外無線通信においてフェージング伝送路の特性を自動的
に推定し、最適な受信機特性を適応的に構成する適応型
受信機に関する。
外無線通信においてフェージング伝送路の特性を自動的
に推定し、最適な受信機特性を適応的に構成する適応型
受信機に関する。
【0002】
【従来技術】見通し外通信は、電波の対流圏散乱、山岳
回折を利用して通信を行うものであり、直接電波を受信
するものでなく、間接的に受信しているため、フェージ
ングが発生している。したがって、見通し外通信のディ
ジタル信号伝送において、フェージングを克服するため
適応フィルタ、適応等化技術を使用した適応型受信機が
検討されている。
回折を利用して通信を行うものであり、直接電波を受信
するものでなく、間接的に受信しているため、フェージ
ングが発生している。したがって、見通し外通信のディ
ジタル信号伝送において、フェージングを克服するため
適応フィルタ、適応等化技術を使用した適応型受信機が
検討されている。
【0003】図2に従来の適応型受信機の構成例を示
す。この構成はN重ダイバーシティの例であり、ダイバ
ーシティ多重度に比例した数の適応整合フィルタを有し
ている。
す。この構成はN重ダイバーシティの例であり、ダイバ
ーシティ多重度に比例した数の適応整合フィルタを有し
ている。
【0004】すなわち、本受信機は、各タップに対応し
た複素乗算器を有するトランスバーサルフィルタ構成の
適応整合フィルタ111 〜11N を有しており、これら各適
応整合フィルタの出力を線形合成するN個の加算器140
及び加算器1と、線形合成された信号の自動利得制御を
行う自動利得制御増幅器2とを含んで構成されている。
た複素乗算器を有するトランスバーサルフィルタ構成の
適応整合フィルタ111 〜11N を有しており、これら各適
応整合フィルタの出力を線形合成するN個の加算器140
及び加算器1と、線形合成された信号の自動利得制御を
行う自動利得制御増幅器2とを含んで構成されている。
【0005】また、本受信機は送信データ推定値を受け
各適応整合フィルタのタップゲインを夫々のダイバーシ
ティ伝送路に対して整合フィルタを構成するよう調整
し、各適応整合フィルタ内の複素乗算器131 〜13N に対
応して相関器161 〜16N を有する他、遅延器151 〜15N
…及び分配器170 を有する相関回路121 〜12Nと、各タ
ップに複素乗算器を有し、トランスバーサル構成で符号
間干渉を除去する線形等化器、判定帰還型等化器である
前方等化器3、後方等化器4とを含んで構成されてい
る。
各適応整合フィルタのタップゲインを夫々のダイバーシ
ティ伝送路に対して整合フィルタを構成するよう調整
し、各適応整合フィルタ内の複素乗算器131 〜13N に対
応して相関器161 〜16N を有する他、遅延器151 〜15N
…及び分配器170 を有する相関回路121 〜12Nと、各タ
ップに複素乗算器を有し、トランスバーサル構成で符号
間干渉を除去する線形等化器、判定帰還型等化器である
前方等化器3、後方等化器4とを含んで構成されてい
る。
【0006】さらにまた、本受信機は送信データ推定
値、並びに前方等化器3及び後方等化器4の出力信号を
受け判定器7の入力と出力信号の差である誤差信号とを
利用し、前方等化器3及び後方等化器4のタップゲイン
を符号間干渉が最小となるよう調整するため前方等化器
3及び後方等化器4内の各複素乗算器に対応する相関器
群9及び10と、送信データ推定値である受信出力信号
を得るための減算器5、復調器6及び判定器7とを含ん
で構成されている。
値、並びに前方等化器3及び後方等化器4の出力信号を
受け判定器7の入力と出力信号の差である誤差信号とを
利用し、前方等化器3及び後方等化器4のタップゲイン
を符号間干渉が最小となるよう調整するため前方等化器
3及び後方等化器4内の各複素乗算器に対応する相関器
群9及び10と、送信データ推定値である受信出力信号
を得るための減算器5、復調器6及び判定器7とを含ん
で構成されている。
【0007】かかる構成において、各パスの受信信号は
伝搬路のフェージングの影響により、時間軸上にパワが
分散しているが、各適応整合フィルタ内の各遅延器121
〜12K …の前後のタップにより基準タップを中心にして
左右対称にパワを集束させる。この基準タップ位置は各
ダイバーシティパス共、同一タップであり、これを加算
器1にて合成することにより、ダイバーシティの最大比
合成が行われ、信号のSN比は最大となる。この信号を
受けて前方等化器3及び後方等化器4によって符号間の
干渉が取り除かれる。この干渉成分が取り除かれた信号
(IF)は、復調器6にて復調されてベースバンド信号
となり、判定器7で2値化されて送信推定データが出力
される。
伝搬路のフェージングの影響により、時間軸上にパワが
分散しているが、各適応整合フィルタ内の各遅延器121
〜12K …の前後のタップにより基準タップを中心にして
左右対称にパワを集束させる。この基準タップ位置は各
ダイバーシティパス共、同一タップであり、これを加算
器1にて合成することにより、ダイバーシティの最大比
合成が行われ、信号のSN比は最大となる。この信号を
受けて前方等化器3及び後方等化器4によって符号間の
干渉が取り除かれる。この干渉成分が取り除かれた信号
(IF)は、復調器6にて復調されてベースバンド信号
となり、判定器7で2値化されて送信推定データが出力
される。
【0008】なお、変調器13では、発振器11の出力
を判定器7の出力で変調して各相関回路内の分配器170
に入力せしめており、この分配出力をもとに各相関器で
相関比が求められる。
を判定器7の出力で変調して各相関回路内の分配器170
に入力せしめており、この分配出力をもとに各相関器で
相関比が求められる。
【0009】また減算器8では復調器6の出力と判定器
の出力との誤差が算出され、この誤差出力で発振器11
の出力を変調して相関器群9及び10に入力せしめてお
り、相関比が求められる。そして、相関器群9の出力に
より前方等化器3は時間軸に分散しているパワの進み成
分を遅らせ、相関器群10の出力により、後方等化器4
はそのパワの遅れ成分を進めるように制御する。
の出力との誤差が算出され、この誤差出力で発振器11
の出力を変調して相関器群9及び10に入力せしめてお
り、相関比が求められる。そして、相関器群9の出力に
より前方等化器3は時間軸に分散しているパワの進み成
分を遅らせ、相関器群10の出力により、後方等化器4
はそのパワの遅れ成分を進めるように制御する。
【0010】上述した従来の適応型受信機では、各相関
回路の各タップの相関器出力を直接適応整合フィルタ内
の対応するタップの乗算器に与えているのである。
回路の各タップの相関器出力を直接適応整合フィルタ内
の対応するタップの乗算器に与えているのである。
【0011】ここで、適応整合フィルタは複数のタップ
を有しているため、電源投入時あるいはクロック同期は
ずれ状態からの同期引込み時には、任意のタップが最も
信号レベルの高いタップ、すなわち基準タップとなる可
能性がある。
を有しているため、電源投入時あるいはクロック同期は
ずれ状態からの同期引込み時には、任意のタップが最も
信号レベルの高いタップ、すなわち基準タップとなる可
能性がある。
【0012】このとき、例えば適応整合フィルタの端の
方のタップが基準タップとなった場合、本来、時間軸上
に分散したパワを基準タップを中心に集束させるもの
が,基準タップに対し片側のタップが無いために十分集
束しきれず、歪成分を多く含んだ信号を出力することに
なるという欠点がある。
方のタップが基準タップとなった場合、本来、時間軸上
に分散したパワを基準タップを中心に集束させるもの
が,基準タップに対し片側のタップが無いために十分集
束しきれず、歪成分を多く含んだ信号を出力することに
なるという欠点がある。
【0013】また、適応整合フィルタは自動等化器と同
様の動作をするものであり、出力信号のSN比が最大に
なるよう各タップのタップ係数を制御している。したが
って、最適タップ係数を求める際、タップ数が多い程、
収束スピードが遅くなり、その分データ断の時間が長く
なるという欠点もある。
様の動作をするものであり、出力信号のSN比が最大に
なるよう各タップのタップ係数を制御している。したが
って、最適タップ係数を求める際、タップ数が多い程、
収束スピードが遅くなり、その分データ断の時間が長く
なるという欠点もある。
【0014】最近の傾向として、アンテナ径の縮小、伝
送路の長距離化により、増々厳しくなるフェージング対
策として、タップ数は増加の傾向にあり、このタップ切
替制御による収束スピードの改善は特に重要である。よ
って、有効な改善策が望まれていた。
送路の長距離化により、増々厳しくなるフェージング対
策として、タップ数は増加の傾向にあり、このタップ切
替制御による収束スピードの改善は特に重要である。よ
って、有効な改善策が望まれていた。
【0015】
【発明の目的】本発明は上述した従来の欠点を解決する
ためになされたものであり、その目的は電源投入時やク
ロック同期はずれ状態からの同期引込み時に歪成分を無
くしつつフィルタにおけるパワの収束スピードを早める
ことのできる適応型受信機を提供することである。
ためになされたものであり、その目的は電源投入時やク
ロック同期はずれ状態からの同期引込み時に歪成分を無
くしつつフィルタにおけるパワの収束スピードを早める
ことのできる適応型受信機を提供することである。
【0016】
【発明の構成】本発明による適応型受信機は複数のタッ
プを有し、受信信号についてそれらタップ毎に重み付け
をした後それらの出力を加算処理するトランスバーサル
フィルタと、前記受信信号のクロックと自機内のクロッ
クとが非同期状態のとき前記複数のタップのうちの基準
タップ以外のタップ出力の加算処理を抑止する手段とを
含み、前記トランスバーサルフィルタの出力を用いて復
調処理を行うようにしたことを特徴とする。
プを有し、受信信号についてそれらタップ毎に重み付け
をした後それらの出力を加算処理するトランスバーサル
フィルタと、前記受信信号のクロックと自機内のクロッ
クとが非同期状態のとき前記複数のタップのうちの基準
タップ以外のタップ出力の加算処理を抑止する手段とを
含み、前記トランスバーサルフィルタの出力を用いて復
調処理を行うようにしたことを特徴とする。
【0017】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【0018】図1は本発明による適応型受信機の一実施
例の構成を示すブロック図であり、図2と同等部分は同
一符号により示されている。
例の構成を示すブロック図であり、図2と同等部分は同
一符号により示されている。
【0019】図において、本実施例の受信機は、従来の
構成に加えて、各適応整合フィルタ内の各複素乗算器の
タップの重み付け動作を抑止し、基準タップ(中央のタ
ップ)のみに重み付けをするためのアナログスイッチ18
1 〜18N (18k は存在しない)と、これらアナログスイ
ッチを制御するための制御器14とが設けられている。
構成に加えて、各適応整合フィルタ内の各複素乗算器の
タップの重み付け動作を抑止し、基準タップ(中央のタ
ップ)のみに重み付けをするためのアナログスイッチ18
1 〜18N (18k は存在しない)と、これらアナログスイ
ッチを制御するための制御器14とが設けられている。
【0020】制御器14には、復調器6からクロック同
期はずれアラーム信号が入力される。すなわち、復調器
6においては、受信信号のクロックと自機内のクロック
との位相比較が行われており、両者が非同期であると判
断されたとき、アラーム信号が出力されて制御器14に
入力されるのである。これにより、電源投入時やクロッ
ク同期はずれ状態からの同期引込み時においては、全ア
ナログスイッチがオフ状態となる。
期はずれアラーム信号が入力される。すなわち、復調器
6においては、受信信号のクロックと自機内のクロック
との位相比較が行われており、両者が非同期であると判
断されたとき、アラーム信号が出力されて制御器14に
入力されるのである。これにより、電源投入時やクロッ
ク同期はずれ状態からの同期引込み時においては、全ア
ナログスイッチがオフ状態となる。
【0021】なお、各アナログスイッチにはCMOS型
のアナログスイッチを用いれば良い。
のアナログスイッチを用いれば良い。
【0022】かかる構成において、本適応型受信機の入
力端子101 ,102 …,10N から入力される受信信号は適
応整合フィルタ111 ,112 …,11N により、各ダイバー
シティパス毎に基準タップを中心として集束する。これ
ら各パスの信号は加算器1にて合成され、前方等化器
3、後方等化器4により符号間干渉が除去された後、復
調器6にて復調され、判定器7から送信データ推定値が
出力される。
力端子101 ,102 …,10N から入力される受信信号は適
応整合フィルタ111 ,112 …,11N により、各ダイバー
シティパス毎に基準タップを中心として集束する。これ
ら各パスの信号は加算器1にて合成され、前方等化器
3、後方等化器4により符号間干渉が除去された後、復
調器6にて復調され、判定器7から送信データ推定値が
出力される。
【0023】ここで復調器6では入力信号よりクロック
再生を行っている。このとき時間軸上に分散した信号成
分の主応答は、適応整合フィルタの基準タップ、例えば
複素乗算器13K に存在する。そして、この基準タップの
位置が、適応整合フィルタを構成するタップの中心付近
にあれば、基準タップの両側に十分タップがあるため、
分散した信号成分を十分に集束させることができる。し
たがって、クロックの同期をとる際、適応整合フィルタ
を基準タップのみとし、クロックを同期させ正常に動作
させた後、他のタップについても接続すれば、主応答は
基準タップになる。
再生を行っている。このとき時間軸上に分散した信号成
分の主応答は、適応整合フィルタの基準タップ、例えば
複素乗算器13K に存在する。そして、この基準タップの
位置が、適応整合フィルタを構成するタップの中心付近
にあれば、基準タップの両側に十分タップがあるため、
分散した信号成分を十分に集束させることができる。し
たがって、クロックの同期をとる際、適応整合フィルタ
を基準タップのみとし、クロックを同期させ正常に動作
させた後、他のタップについても接続すれば、主応答は
基準タップになる。
【0024】そこで本例の適応型受信機では、復調器6
からのクロック同期はずれアラーム信号を受け、制御器
14にて、各ダイバーシティパスの相関回路の相関器出
力側に設けたアナログスイッチのオン/オフを制御する
のである。すなわち、クロックが非同期のときは、適応
整合フィルタを基準タップのみとし、他のタップはアナ
ログスイッチをオフ状態とし使用しない。これにより、
収束スピードが早まる。
からのクロック同期はずれアラーム信号を受け、制御器
14にて、各ダイバーシティパスの相関回路の相関器出
力側に設けたアナログスイッチのオン/オフを制御する
のである。すなわち、クロックが非同期のときは、適応
整合フィルタを基準タップのみとし、他のタップはアナ
ログスイッチをオフ状態とし使用しない。これにより、
収束スピードが早まる。
【0025】なお、クロック同期がとれた時点でアナロ
グスイッチを全てオン状態とし、適応整合フィルタ内の
タップを全て動作させれば良い。
グスイッチを全てオン状態とし、適応整合フィルタ内の
タップを全て動作させれば良い。
【0026】本実施例ではN重ダイバーシティの場合の
構成を説明したが、N=1、すなわち適応整合フィルタ
及び相関回路が夫々1つずつ設けられている適応型受信
機についても同様の構成によりパワの収束スピードが速
くなることは明白である。
構成を説明したが、N=1、すなわち適応整合フィルタ
及び相関回路が夫々1つずつ設けられている適応型受信
機についても同様の構成によりパワの収束スピードが速
くなることは明白である。
【0027】以上のように、適応整合フィルタの各タッ
プの複素乗算器に与えられるタップ係数をアナログスイ
ッチにてオン/オフ制御し、基準タップのみを使用する
状態と、全てのタップを使用する状態とを切替えること
により、適応整合フィルタの収束スピードを早め、かつ
時間軸方向に分散したパワを、適応整合フィルタの中心
付近である基準タップを中心として集束させることによ
り、タップを十分に活用でき歪が生じないのである。
プの複素乗算器に与えられるタップ係数をアナログスイ
ッチにてオン/オフ制御し、基準タップのみを使用する
状態と、全てのタップを使用する状態とを切替えること
により、適応整合フィルタの収束スピードを早め、かつ
時間軸方向に分散したパワを、適応整合フィルタの中心
付近である基準タップを中心として集束させることによ
り、タップを十分に活用でき歪が生じないのである。
【0028】
【発明の効果】以上説明したように本発明は、クロック
の非同期状態のときに、基準タップ以外のタップ出力の
加算処理を抑止することにより、適応整合フィルタの収
束スピードを早めることができるという効果がある。
の非同期状態のときに、基準タップ以外のタップ出力の
加算処理を抑止することにより、適応整合フィルタの収
束スピードを早めることができるという効果がある。
【図1】本発明の実施例による適応型受信機の構成を示
すブロック図である。
すブロック図である。
【図2】従来の適応型受信機の構成を示すブロック図で
ある。
ある。
14 制御器 111 〜11N 適応整合フィルタ 121 〜12N 相関回路 181 〜18N アナログスイッチ
Claims (1)
- 【請求項1】 複数のタップを有し、受信信号について
それらタップ毎に重み付けをした後それらの出力を加算
処理するトランスバーサルフィルタと、前記受信信号の
クロックと自機内のクロックとが非同期状態のとき前記
複数のタップのうちの基準タップ以外のタップ出力の加
算処理を抑止する手段とを含み、前記トランスバーサル
フィルタの出力を用いて復調処理を行うようにしたこと
を特徴とする適応型受信機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31984791A JPH05129972A (ja) | 1991-11-07 | 1991-11-07 | 適応型受信機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31984791A JPH05129972A (ja) | 1991-11-07 | 1991-11-07 | 適応型受信機 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05129972A true JPH05129972A (ja) | 1993-05-25 |
Family
ID=18114892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31984791A Pending JPH05129972A (ja) | 1991-11-07 | 1991-11-07 | 適応型受信機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05129972A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009081722A (ja) * | 2007-09-26 | 2009-04-16 | Nec Corp | 適応受信機 |
-
1991
- 1991-11-07 JP JP31984791A patent/JPH05129972A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009081722A (ja) * | 2007-09-26 | 2009-04-16 | Nec Corp | 適応受信機 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5097482A (en) | Method and apparatus of decision feedback equalization for multipath digital communication | |
US4328585A (en) | Fast adapting fading channel equalizer | |
US5335251A (en) | Diversity receiver | |
US4281411A (en) | High speed digital communication receiver | |
KR0145439B1 (ko) | 고선명 텔레비젼용 적응등화기의 동작제어 방법 및 장치 | |
US5335359A (en) | Diversity receiver using matched filter and decision feedback equalizer | |
WO2002056502A1 (en) | Blind dual error antenna diversity (dead) algorithm | |
JP2858508B2 (ja) | 干渉波除去装置 | |
JP2001333005A (ja) | 光空間伝送システム、光空間伝送方法及び光空間伝送装置 | |
JPH11261457A (ja) | 波形等化処理方法 | |
JPH04150320A (ja) | ダイバシティ受信装置 | |
KR20030022360A (ko) | N-개의 안테나 시스템을 위한 결합 타이밍 회복 및 등화 | |
JP2894088B2 (ja) | 干渉波除去装置 | |
JPH05129972A (ja) | 適応型受信機 | |
JP3424816B2 (ja) | ダイバーシチ受信機及びダイバーシチ受信制御方法 | |
JPH0435546A (ja) | 干渉波除去方式 | |
JP5481728B2 (ja) | 等化器 | |
JP2591263B2 (ja) | 適応型受信機 | |
JP6063041B2 (ja) | 適応等化処理回路および適応等化処理方法 | |
JP3427778B2 (ja) | 搬送波制御方式 | |
JP3371256B2 (ja) | 自動等化器 | |
JP2722940B2 (ja) | ダイバーシティ受信装置 | |
JP2004040305A (ja) | Cdma受信装置及びその方法 | |
JP2551080B2 (ja) | 適応型受信機 | |
JPH0595298A (ja) | 干渉波除去装置 |