JPH05128006A - 仮想計算機システム - Google Patents
仮想計算機システムInfo
- Publication number
- JPH05128006A JPH05128006A JP3060756A JP6075691A JPH05128006A JP H05128006 A JPH05128006 A JP H05128006A JP 3060756 A JP3060756 A JP 3060756A JP 6075691 A JP6075691 A JP 6075691A JP H05128006 A JPH05128006 A JP H05128006A
- Authority
- JP
- Japan
- Prior art keywords
- page
- data
- memory
- virtual
- map table
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【目的】 ページ単位のデータを迅速に交換することの
できる仮想計算機システムを提供する。 【構成】 ２次記憶装置１４から読み出されたデータを
格納する実メモリ１５と、この実メモリ１５のリアル・
ページとバーチャル・ページを対応付けるためのマップ
・テーブル１８と、データをページ単位で交換すること
が要求されたとき、マップ・テーブル１８における交換
対象とされる双方のページに関する記入項目を交換する
マップ・テーブル書換手段とを計算機１１に具備させ
る。
できる仮想計算機システムを提供する。 【構成】 ２次記憶装置１４から読み出されたデータを
格納する実メモリ１５と、この実メモリ１５のリアル・
ページとバーチャル・ページを対応付けるためのマップ
・テーブル１８と、データをページ単位で交換すること
が要求されたとき、マップ・テーブル１８における交換
対象とされる双方のページに関する記入項目を交換する
マップ・テーブル書換手段とを計算機１１に具備させ
る。
Description
【０００１】
【産業上の利用分野】本発明は仮想計算機システムに係
わり、特に所定量のバーチャル・ページからなるブロッ
ク同士を高速で交換することができるようにした仮想計
算機システムに関する。
わり、特に所定量のバーチャル・ページからなるブロッ
ク同士を高速で交換することができるようにした仮想計
算機システムに関する。
【０００２】
【従来の技術】計算機システムでは、必要とするデータ
を磁気ディスク等の記憶媒体から所定単位量ずつ読み出
して、内部のキャッシュ・メモリに格納して使用するよ
うになっていることが多い。このようなシステムで、キ
ャッシュ・メモリに格納された２つのトラックにまたが
ってアクセスが要求された場合を考える。キャッシュ・
メモリにおいてこれらのトラック・データが連続してい
なければならないものとする。これらのトラック・デー
タはキャッシュ・メモリ内に格納されているが、降順ま
たは昇順で互いに隣接してはいないものとする。例えば
第１のトラックから読み出したトラック・データの次に
第５のトラックから読み出したトラック・データが配置
され、その次に第２のトラックから読み出したトラック
・データが配置されており、第１と第２のトラック・デ
ータをアクセスするような場合である。
を磁気ディスク等の記憶媒体から所定単位量ずつ読み出
して、内部のキャッシュ・メモリに格納して使用するよ
うになっていることが多い。このようなシステムで、キ
ャッシュ・メモリに格納された２つのトラックにまたが
ってアクセスが要求された場合を考える。キャッシュ・
メモリにおいてこれらのトラック・データが連続してい
なければならないものとする。これらのトラック・デー
タはキャッシュ・メモリ内に格納されているが、降順ま
たは昇順で互いに隣接してはいないものとする。例えば
第１のトラックから読み出したトラック・データの次に
第５のトラックから読み出したトラック・データが配置
され、その次に第２のトラックから読み出したトラック
・データが配置されており、第１と第２のトラック・デ
ータをアクセスするような場合である。
【０００３】このような場合には、第５のトラック・デ
ータと第２のトラック・データをスワップ（交換）する
ことによって、２トラック分の連続したアクセスが可能
になる。
ータと第２のトラック・データをスワップ（交換）する
ことによって、２トラック分の連続したアクセスが可能
になる。
【０００４】従来、このような場合にはデータを現実に
単位量ずつスワップする処理が行われていた。このと
き、ＣＰＵ（中央処理装置）の処理する単位量のデータ
としての１ワードのデータを交換するのに、次のように
６回の操作が必要とされた。
単位量ずつスワップする処理が行われていた。このと
き、ＣＰＵ（中央処理装置）の処理する単位量のデータ
としての１ワードのデータを交換するのに、次のように
６回の操作が必要とされた。
【０００５】まず、ＣＰＵは前記した第２トラックの
データのうちの最初のページの１ワードのデータＡを読
み出す。次にこの１ワードのデータＡを所定のメモリ
領域に退避させる。そして、第５トラックのデータの
うちの最初のページの１ワードのデータＢを読み出す。
次にこの第５トラックの１ワードのデータＢを第２ト
ラックのデータの読出箇所に書き込む。そしてメモリ
領域に退避させた１ワードのデータＡを読み出す。最後
に、これを第５トラックのデータＢの読み出された箇
所に書き込む。
データのうちの最初のページの１ワードのデータＡを読
み出す。次にこの１ワードのデータＡを所定のメモリ
領域に退避させる。そして、第５トラックのデータの
うちの最初のページの１ワードのデータＢを読み出す。
次にこの第５トラックの１ワードのデータＢを第２ト
ラックのデータの読出箇所に書き込む。そしてメモリ
領域に退避させた１ワードのデータＡを読み出す。最後
に、これを第５トラックのデータＢの読み出された箇
所に書き込む。
【０００６】このようにして第２トラック・データと第
５トラック・データのそれぞれ１ワード分のスワップが
終了したら次の１ワードについて同様の処理が行われ、
以後同様な操作が繰り返されて１トラック分のデータの
スワップが完了する。
５トラック・データのそれぞれ１ワード分のスワップが
終了したら次の１ワードについて同様の処理が行われ、
以後同様な操作が繰り返されて１トラック分のデータの
スワップが完了する。
【０００７】このように、従来の仮想計算機システムで
は、データの交換を行う場合にこれらのデータを現実に
移動させながら交換を実現していた。このため、例えば
１ページのデータをスワップする場合でも、１ページが
２５６ワードで構成されているものとすると、前記した
６ステップのメモリ・アクセスがワードごとに行われる
結果、合計では６×２５６回のメモリ・アクセスが必要
であった。１トラックのスワップの場合には、これを１
６倍した回数のメモリ・アクセスが必要であり、スワッ
ピングのためのメモリ処理に多くの時間を必要とすると
いった問題があった。
は、データの交換を行う場合にこれらのデータを現実に
移動させながら交換を実現していた。このため、例えば
１ページのデータをスワップする場合でも、１ページが
２５６ワードで構成されているものとすると、前記した
６ステップのメモリ・アクセスがワードごとに行われる
結果、合計では６×２５６回のメモリ・アクセスが必要
であった。１トラックのスワップの場合には、これを１
６倍した回数のメモリ・アクセスが必要であり、スワッ
ピングのためのメモリ処理に多くの時間を必要とすると
いった問題があった。
【０００８】そこで本発明の目的は、ページ単位のデー
タを迅速に交換することのできる仮想計算機システムを
提供することにある。
タを迅速に交換することのできる仮想計算機システムを
提供することにある。
【０００９】
【課題を解決するための手段】請求項１記載の発明で
は、磁気ディスクから読み出されたデータ等のデータを
格納するメモリと、このメモリのリアル・ページとバー
チャル・ページを対応付けるためのマップ・テーブル
と、データをページ単位で交換することが要求されたと
き、マップ・テーブルにおける交換対象とされる双方の
ページに関する記入項目を交換するマップ・テーブル書
換手段とを仮想計算機システムに具備させる。
は、磁気ディスクから読み出されたデータ等のデータを
格納するメモリと、このメモリのリアル・ページとバー
チャル・ページを対応付けるためのマップ・テーブル
と、データをページ単位で交換することが要求されたと
き、マップ・テーブルにおける交換対象とされる双方の
ページに関する記入項目を交換するマップ・テーブル書
換手段とを仮想計算機システムに具備させる。
【００１０】すなわち請求項１記載の発明では、現実の
データを転送制御するのではなく、リアル・ページとバ
ーチャル・ページを対応付けたマップ・テーブルの双方
のページに関する記入項目（エントリ）を交換するよう
にする。これにより、例えば１ページが１ワードで記入
されていた場合には、１ページ分のデータを交換する場
合に比べて遙かに速く交換を実現することができる。
データを転送制御するのではなく、リアル・ページとバ
ーチャル・ページを対応付けたマップ・テーブルの双方
のページに関する記入項目（エントリ）を交換するよう
にする。これにより、例えば１ページが１ワードで記入
されていた場合には、１ページ分のデータを交換する場
合に比べて遙かに速く交換を実現することができる。
【００１１】請求項２記載の発明では、磁気ディスクか
ら読み出されたデータ等のデータを格納するメモリと、
このメモリのリアル・ページとバーチャル・ページを対
応付けるためのマップ・テーブルと、レジスタと、デー
タをページ単位で交換することが要求されたとき、マッ
プ・テーブルにおける交換対象とされる一方のページに
関する記入項目をレジスタに退避させる第１の処理手段
と、交換対象とされる他方のページに関する記入項目を
前記した１ページに関する記入項目の読み出された箇所
に書き込む第２の処理手段と、レジスタに退避された記
入項目を前記した他方のページに関する記入項目の読み
出された箇所に書き込む第３の処理手段とを仮想計算機
システムに具備させる。
ら読み出されたデータ等のデータを格納するメモリと、
このメモリのリアル・ページとバーチャル・ページを対
応付けるためのマップ・テーブルと、レジスタと、デー
タをページ単位で交換することが要求されたとき、マッ
プ・テーブルにおける交換対象とされる一方のページに
関する記入項目をレジスタに退避させる第１の処理手段
と、交換対象とされる他方のページに関する記入項目を
前記した１ページに関する記入項目の読み出された箇所
に書き込む第２の処理手段と、レジスタに退避された記
入項目を前記した他方のページに関する記入項目の読み
出された箇所に書き込む第３の処理手段とを仮想計算機
システムに具備させる。
【００１２】すなわち請求項２記載の発明では、マップ
・テーブルにおけるアドレス情報等のエントリをページ
単位で交換することにし、このときレジスタにこれらの
エントリを一時的に格納することで、メモリ領域にデー
タを格納する場合に比べて更に処理の高速化を図るよう
にしている。
・テーブルにおけるアドレス情報等のエントリをページ
単位で交換することにし、このときレジスタにこれらの
エントリを一時的に格納することで、メモリ領域にデー
タを格納する場合に比べて更に処理の高速化を図るよう
にしている。
【００１３】
【実施例】以下実施例につき本発明を詳細に説明する。
【００１４】図１は本発明の一実施例における仮想計算
機システムを構成する計算機の一例を表わしたものであ
る。この計算機１１は、ＣＰＵ１２を備えている。ＣＰ
Ｕ１２は、データバス等のバス１３を介して磁気ディス
クやその駆動装置等から構成される２次記憶装置１４
と、ランダム・アクセス・メモリ等からなる実メモリ１
５と接続されている。ただし、２次記憶装置１４との間
のＩ／Ｏ（入出力）ポートの図示は省略している。ま
た、この計算機１１が例えばワークステーションの一部
として構成されている場合には、バス１３にキーボー
ド、ディスプレイ、マウス等の入出力機器がインタフェ
ース回路を介して接続されるが、これらについては本発
明と直接関係しないので、図示を省略している。
機システムを構成する計算機の一例を表わしたものであ
る。この計算機１１は、ＣＰＵ１２を備えている。ＣＰ
Ｕ１２は、データバス等のバス１３を介して磁気ディス
クやその駆動装置等から構成される２次記憶装置１４
と、ランダム・アクセス・メモリ等からなる実メモリ１
５と接続されている。ただし、２次記憶装置１４との間
のＩ／Ｏ（入出力）ポートの図示は省略している。ま
た、この計算機１１が例えばワークステーションの一部
として構成されている場合には、バス１３にキーボー
ド、ディスプレイ、マウス等の入出力機器がインタフェ
ース回路を介して接続されるが、これらについては本発
明と直接関係しないので、図示を省略している。
【００１５】この計算機１１には、仮想的なメモリとし
て仮想メモリ１７が配置されている。仮想メモリ１７
は、マップ・テーブル１８によって管理されている。マ
ップ・テーブル１８と実メモリ１５の間には、割付部１
９が配置されている。ただし、仮想メモリ１７は、実際
の回路装置として存在するものではなく、実メモリ１５
の所定の領域と２次記憶装置１４に格納された所定のプ
ログラムによって機能的に存在するものであることはも
ちろんである。また、マップ・テーブルおよび割付部１
９は、実際の回路装置として存在しても、あるいは仮想
メモリ１７のように機能的に存在しても構わない。本実
施例では、実メモリ１５の所定の領域と２次記憶装置１
４を用いて機能的に存在させた。
て仮想メモリ１７が配置されている。仮想メモリ１７
は、マップ・テーブル１８によって管理されている。マ
ップ・テーブル１８と実メモリ１５の間には、割付部１
９が配置されている。ただし、仮想メモリ１７は、実際
の回路装置として存在するものではなく、実メモリ１５
の所定の領域と２次記憶装置１４に格納された所定のプ
ログラムによって機能的に存在するものであることはも
ちろんである。また、マップ・テーブルおよび割付部１
９は、実際の回路装置として存在しても、あるいは仮想
メモリ１７のように機能的に存在しても構わない。本実
施例では、実メモリ１５の所定の領域と２次記憶装置１
４を用いて機能的に存在させた。
【００１６】図２は、マップ・テーブルの一例を表わし
たものである。このマップ・テーブル１８のバーチャル
・ページＶ1 〜Ｖ16に順次対応した合計１６ページ分
（１トラック）の領域には、それぞれ実メモリ１５のリ
アル・ページＲ1 〜Ｒ16がエントリとして１ワードずつ
記憶されている。また、同様に他のバーチャル・ページ
Ｖ1 ′〜Ｖ16′に順次対応した合計１６ページ分の領域
には、それぞれ実メモリ１５のリアル・ページＲ1 ′〜
Ｒ16′がエントリとして１ワードずつ記憶されている。
たものである。このマップ・テーブル１８のバーチャル
・ページＶ1 〜Ｖ16に順次対応した合計１６ページ分
（１トラック）の領域には、それぞれ実メモリ１５のリ
アル・ページＲ1 〜Ｒ16がエントリとして１ワードずつ
記憶されている。また、同様に他のバーチャル・ページ
Ｖ1 ′〜Ｖ16′に順次対応した合計１６ページ分の領域
には、それぞれ実メモリ１５のリアル・ページＲ1 ′〜
Ｒ16′がエントリとして１ワードずつ記憶されている。
【００１７】本実施例では、バーチャル・ページＶ1 〜
Ｖ16で表わされる１トラック分（１６ページ）のデータ
を、他のバーチャル・ページＶ1 ′〜Ｖ16′で表わされ
る１トラック分のデータとスワップするものとする。本
実施例では、この場合にマップ・テーブル１８のこれら
のエントリを相互に書き換えることにして、リアル・ペ
ージのスワップを実現する。
Ｖ16で表わされる１トラック分（１６ページ）のデータ
を、他のバーチャル・ページＶ1 ′〜Ｖ16′で表わされ
る１トラック分のデータとスワップするものとする。本
実施例では、この場合にマップ・テーブル１８のこれら
のエントリを相互に書き換えることにして、リアル・ペ
ージのスワップを実現する。
【００１８】図３は、１トラック分のデータのスワップ
が要求されたときのこの仮想計算機システムの動作を説
明するためのものである。ＣＰＵ１２は、まず、マップ
・テーブル１８における該当するトラックの最初のバー
チャル・ページＶのリアル・ページを記した１ワード分
のエントリを読み出す（ステップＳ１０１）。そして、
このエントリをＣＰＵ１４の汎用レジスタに格納する
（ステップＳ１０２）。
が要求されたときのこの仮想計算機システムの動作を説
明するためのものである。ＣＰＵ１２は、まず、マップ
・テーブル１８における該当するトラックの最初のバー
チャル・ページＶのリアル・ページを記した１ワード分
のエントリを読み出す（ステップＳ１０１）。そして、
このエントリをＣＰＵ１４の汎用レジスタに格納する
（ステップＳ１０２）。
【００１９】次にＣＰＵ１４はスワップを行うトラック
の対応するバーチャル・ページＶ′のエントリを読み出
す（ステップＳ１０３）。そして、このエントリをバー
チャル・ページＶのエントリが読み出された箇所に書き
込む（ステップＳ１０４）。次に汎用レジスタに格納さ
れた内容をバーチャル・ページＶに書き込んで、１ペー
ジ分のスワップを終了させる（ステップＳ１０５）。
の対応するバーチャル・ページＶ′のエントリを読み出
す（ステップＳ１０３）。そして、このエントリをバー
チャル・ページＶのエントリが読み出された箇所に書き
込む（ステップＳ１０４）。次に汎用レジスタに格納さ
れた内容をバーチャル・ページＶに書き込んで、１ペー
ジ分のスワップを終了させる（ステップＳ１０５）。
【００２０】こののち、ＣＰＵ１４はスワップを行う残
りのページが存在するかとうかをチェックする（ステッ
プＳ１０６）。そして、残りのページが存在すれば
（Ｙ）、それぞれのバーチャル・ページＶ、Ｖ′を次の
ページに進める（ステップＳ１０７）。図２に示した例
では、バーチャル・ページＶ1 がＶ2 になり、他のバー
チャル・ページＶ1 ′がＶ2 ′になる。そして、ステッ
プＳ１０１に戻って１ページ分のスワップが行われる。
このようにして１６ページ分のスワップが終了すると
（ステップＳ１０６；Ｙ）、１トラック分のスワップが
完了する（エンド）。
りのページが存在するかとうかをチェックする（ステッ
プＳ１０６）。そして、残りのページが存在すれば
（Ｙ）、それぞれのバーチャル・ページＶ、Ｖ′を次の
ページに進める（ステップＳ１０７）。図２に示した例
では、バーチャル・ページＶ1 がＶ2 になり、他のバー
チャル・ページＶ1 ′がＶ2 ′になる。そして、ステッ
プＳ１０１に戻って１ページ分のスワップが行われる。
このようにして１６ページ分のスワップが終了すると
（ステップＳ１０６；Ｙ）、１トラック分のスワップが
完了する（エンド）。
【００２１】なお、このようなマップ・テーブル１８書
き換えの作業は、他の作業を途中に入れずに連続して実
行することが好ましい。
き換えの作業は、他の作業を途中に入れずに連続して実
行することが好ましい。
【００２２】以上説明した実施例では、ＣＰＵ内のレジ
スタを使用してデータの退避を行ったので、メモリに退
避させる場合に比べて処理が高速化する。もちろん、メ
モリにこれらのエントリを退避させてもよく、この場合
であっても前記した従来技術と比較して１ページを１ワ
ードで処理できるので２５６分の１の処理時間で１ペー
ジのデータのスワップを行うことができる。
スタを使用してデータの退避を行ったので、メモリに退
避させる場合に比べて処理が高速化する。もちろん、メ
モリにこれらのエントリを退避させてもよく、この場合
であっても前記した従来技術と比較して１ページを１ワ
ードで処理できるので２５６分の１の処理時間で１ペー
ジのデータのスワップを行うことができる。
【００２３】なお、以上説明した実施例ではスワップの
行われる単位を１トラック（１６ページ）としたが、こ
れ以外であってもよいことはもちろんである。
行われる単位を１トラック（１６ページ）としたが、こ
れ以外であってもよいことはもちろんである。
【発明の効果】以上説明したように本発明によれば、リ
アル・ページとバーチャル・ページを対応付けるための
マップ・テーブルのエントリを交換することでスワップ
を実現したので、通常のブロック転送を行う場合と比
べ、処理が非常に高速化し、システム効率を高めること
ができる。また、フェッチするコード量も減少し、スワ
ップの実行自体もすべてハードウェアあるいはマイクロ
コードで実現できるので、この意味でも高速化を図るこ
とができる。
アル・ページとバーチャル・ページを対応付けるための
マップ・テーブルのエントリを交換することでスワップ
を実現したので、通常のブロック転送を行う場合と比
べ、処理が非常に高速化し、システム効率を高めること
ができる。また、フェッチするコード量も減少し、スワ
ップの実行自体もすべてハードウェアあるいはマイクロ
コードで実現できるので、この意味でも高速化を図るこ
とができる。
【図１】本発明の一実施例における仮想計算機システム
を構成する計算機の一例を表わしたブロック図である。
を構成する計算機の一例を表わしたブロック図である。
【図２】マップ・テーブルの使用例を表わした説明図で
ある。
ある。
【図３】スワッピングの作業を表わした流れ図である。
１１ 計算機 １２ ＣＰＵ １４ ２次記憶装置 １５ 実メモリ １７ 仮想メモリ １８ マップ・テーブル Ｒ リアル・ページ Ｖ バーチャル・ページ
【手続補正書】
【提出日】平成４年１１月９日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図３】
Claims (2)
- 【請求項１】 データを格納するメモリと、 このメモリのリアル・ページとバーチャル・ページを対
応付けるためのマップ・テーブルと、 前記データをページ単位で交換することが要求されたと
き、マップ・テーブルにおける交換対象とされる双方の
ページに関する記入項目を交換するマップ・テーブル書
換手段とを具備することを特徴とする仮想計算機システ
ム。 - 【請求項２】 データを格納するメモリと、 このメモリのリアル・ページとバーチャル・ページを対
応付けるためのマップ・テーブルと、 レジスタと、 前記データをページ単位で交換することが要求されたと
き、マップ・テーブルにおける交換対象とされる一方の
ページに関する記入項目を前記レジスタに退避させる第
１の処理手段と、 前記交換対象とされる他方のページに関する記入項目を
前記１ページに関する記入項目の読み出された箇所に書
き込む第２の処理手段と、 前記レジスタに退避された記入項目を前記他方のページ
に関する記入項目の読み出された箇所に書き込む第３の
処理手段とを具備することを特徴とする仮想計算機シス
テム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3060756A JPH05128006A (ja) | 1991-02-12 | 1991-02-12 | 仮想計算機システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3060756A JPH05128006A (ja) | 1991-02-12 | 1991-02-12 | 仮想計算機システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05128006A true JPH05128006A (ja) | 1993-05-25 |
Family
ID=13151439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3060756A Pending JPH05128006A (ja) | 1991-02-12 | 1991-02-12 | 仮想計算機システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05128006A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013511079A (ja) * | 2009-11-16 | 2013-03-28 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 仮想マシンの対称型ライブ・マイグレーション |
-
1991
- 1991-02-12 JP JP3060756A patent/JPH05128006A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013511079A (ja) * | 2009-11-16 | 2013-03-28 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 仮想マシンの対称型ライブ・マイグレーション |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6376034A (ja) | 多重アドレス空間制御方式 | |
| JPH05128006A (ja) | 仮想計算機システム | |
| JP2004206424A (ja) | データ処理装置及びデータ処理装置におけるデータ転送方法 | |
| JP2994917B2 (ja) | 記憶システム | |
| JPS6237754A (ja) | 仮想拡張記憶方式 | |
| JPH05100926A (ja) | 入出力管理方式 | |
| JPS58171781A (ja) | 電子計算機 | |
| JPH04195563A (ja) | メモリシステムの制御装置 | |
| JPH0650481B2 (ja) | データ処理装置 | |
| JPS635432A (ja) | マイクロプロセツサ | |
| JPS623294A (ja) | ビツトマツプム−バ− | |
| JPH02257282A (ja) | 作表処理装置 | |
| JPH03127126A (ja) | 情報処理装置 | |
| JPH03282645A (ja) | ローカルエリアネットワークシステム | |
| JPS6385845A (ja) | キヤツシユ装置 | |
| JPH10275113A (ja) | 記憶装置 | |
| JPS6168655A (ja) | バツフアストレ−ジのアクセス方法 | |
| JPS5987684A (ja) | スワツプ方式のバツフアストレイジを有する電子計算機 | |
| JPH0488562A (ja) | 回路設計システム | |
| JPH0520264A (ja) | バツフア制御方法 | |
| JPH01222350A (ja) | 記憶装置 | |
| JPH01116848A (ja) | バッファメモリ | |
| JPS58166581A (ja) | メモリのアドレツシング方式 | |
| JPH02226447A (ja) | コンピユータ・システムおよびその記憶装置アクセス方法 | |
| JPH02306473A (ja) | 磁気ディスク装置 |