JPH03127126A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置に係り、特にキャッシュ・メモリ
を用いて命令を高速に実行する情報処理装置に関する。

〔従来の技術〕

コンピュータ等の情報処理装置は、一般に実行する命令
を主記憶装置に格納している。中央処理装置では、主記
憶装置から命令を順次読み出し、命令のデコードを行い
、更に実行アドレスの読み出し、処理の実行、実行アド
レスへの結果の格納という順序で処理を行う。

このような情報処理装置で、命令の実行を行う中央処理
装置は大規模集積回路等の論理回路により高速化されて
いる。一方、命令が格納されている主記憶装置の記憶容
量は増大しているが、その命令をアクセスする速度は中
央処理装置に比べて低速である。このため、中央処理装
置が高速化されても情報処理装置としての処理速度は主
記憶装置の処理速度に制限されてしまう。

このような問題を解決するために、主記憶装置と中央処
理装置の間に高速のキャッシュ・メモリを配置した情報
処理装置がある。キャッシュ・メモリは、一般に高価で
あるため主記憶装置よりも小容量であるが、中央処理装
置に比べて充分高速にアクセスすることができるメモリ
である。−殻内なプログラムに従い限られた時間に主記
憶装置から読み出される命令やデータのアドレスは、近
接する一定の範囲に存在している可能性が高い。

従って、ある時点に必要な主記憶装置の領域は一部で十
分である。そこで、必要とされる一部の命令やデータを
高速処理が可能なキャッシュ・メモリに格納することに
よって、主記憶装置に対するアクセスを見かけ上高速化
している。

そして、更に高速処理を可能とするために、デコード情
報キャッシュが提案されている。これは、主記憶装置か
ら読み出された命令を命令実行部の動作に必要な形態に
デコードする時間を適宜省略することにより処理の高速
化を達成するものである。すなわち、デコード済みの命
令を中央処理装置内のキャッシュ・メモリに保存し、次
の命令がキャッシュ・メモリにあればデコードをせず、
既にデコードされている命令を使用するものである。

デコード情報キャッシュは、命令が複雑になるに従い、
デコードする時間が命令の実行に比べて大きな時間を消
費するようになってきている場合に特に有効である。

デコード情報キャッシュを持った中央処理装置では、命
令を実行する場合に既にデコード情報キャッシュ内に命
令があれば、主記憶から命令をアクセスすることを行わ
ず、また、デコードも行う必要がないので、高速に命令
を実行することができる。

〔発明が解決しようとする課題〕

しかし、命令の実行時には、命令の必要とする情報が格
納されている実行アドレスや、命令の実行結果を保存す
る実行アドレスを計算し、この実行アドレスからデータ
の読み出しや書き込みを行うことが頻繁に発生する。こ
の実行アドレスの計算には、主記憶装置の読み出しや、
中央処理装置内のレジスタの読み出しを伴うことがあり
、高速に行うことができない場合がある。このため、情
報処理装置の高速処理の障害となる場合があった。

そこで本発明の目的は、更に高速で処理することのでき
る情報処理装置を提供することにある。

〔課題を解決するための手段〕

本発明の情報処理装置は、（ｉ）実行する命令とその命
令の実行に必要なデータを格納する主記憶装置と、（ｉ
ｉ）この主記憶装置から実行する命令を順次読み出す命
令読出手段と、（ｉｉｉ　）この命令読出手段で読み出
される命令をデコードするデコード手段と、（ｉｖ）命
令読出手段で読み出される命令の実行に必要な主記憶装
置上のデータの実行アドレスを求める実行アドレス算出
手段と、（ｖ）命令読出手段で読み出される命令に対応
して、デコード手段から出力されるデコード情報を格納
する第１のメモリと、実行アドレス算出手段から出力さ
れる実行アドレスを格納する第２のメモリとを備えたデ
コード情報キャッシュと、（ｖｉ　）実行する命令がこ
のデコード情報キャッシュに格納されている場合には、
第１のメモリに格納されたデコード情報と第２のメモリ
に格納された実行アドレスから命令を実行し、格納され
ていない場合にはデコラ°−ド手段から出力されるデコ
ード情報と実行アドレス算出手段から出力される実行ア
ドレスから命令を実行する命令実行手段とを具備してい
る。

すなわち本発明の情報処理装置は、デコード情報キャッ
シュに、格納されているデコード情報が主記憶装置上の
どこに格納されている命令であるかを示す情報と、デコ
ード部の出力情報の他に、命令の実行アドレスと、実行
アドレスが何から生威されたかを示す情報を付加するよ
うにしたものである。

〔実施例〕

以下、実施例につき本発明の詳細な説明する。

第１図は、本発明の一実施例における情報処理装置の構
成をブロックで示したものである。

情報処理装置は中央処理装置１１を備えている。

中央処理装置１１の命令読出部１２は、データバス１３
で接続された主記憶装置１４から順次命令を読み出し、
データバス１６を通して命令デコード部１７に供給する
ようになっている。主記憶装置１４には、中央処理装置
１１で実行される命令およびデータが格納されている。

命令デコード部１７は、供給された命令をデコードする
ことによってデコード情報を作成し、また命令が必要と
する主記憶装置上のデータのアドレスを示す実行アドレ
スを計算する。本実塊例において実行アドレスは、指定
された相対アドレスと図示しないレジスタの値から計算
する。命令デコード部１７は、バス１８を通してデコー
ド情報を、またバス１９を通して実行アドレスをそれぞ
れ命令実行部２１およびデコード情報キャッジ：Ｌ２２
に供給する。命令デコード部１７は、実行している命令
の命令アドレスをバス２３を通してデコード情報キャッ
シュ２２に供給するようになっている。

デコード情報キャッジ５２２は、デコード情報、実行ア
ドレスおよび命令アドレスをひとまとまりとして、それ
ぞれ第１のメモリ２４、第２のメモリ２６および第３の
メモリ２７に格納する。デコード情報キャッシュ２２は
図示しない制御部を備えている。制御部は、命令デコー
ダ１７から供給される命令アドレスと第３のメモリ２７
の内容を比較し、命令アドレスが既に登録されているか
否かを確認する。登録済みであることが確認されるとデ
コード情報キャッジ：Ｌ２２は、その命令に対応するデ
コード情報をバス２８を通して、実行アドレスをバス２
９を通して命令実行部２１に供給する。また、登録状態
信号３１も同時に命令実行部２１に供給される。第３の
メモリ２７には、第２のメモリ２６に格納された実行ア
ドレスが有効か否かを示す実行アドレス有効ビット３２
が、対応する命令アドレスごとに付加されている。

命令実行部２１は、命令デコード部１７もしくはデコー
ド情報キャッシュ２２から供給される、デコード情報お
よび実行アドレスから命令の実行を行う。命令実行部２
１は、命令を実行した結果、図示しないレジスタや主記
憶装置１４の書き換えを行った場合、デコード情報キャ
ッシュ２２に書換情報３３を出力するようになっている
。

次に、このように構成された情報処理装置の動作につい
て説明する。

中央処理装置１１が命令を実行する場合、命令読出部１
２がデータバス１３を通じて主記憶装置１４から順次命
令を読み出す。命令読出部１２で読み出された命令は、
データバス１６を介して命令デコード部１７に供給され
る。

命令デコード部１７は、命令読出部１２から供給された
命令の命令アドレスをデコード情報キャッジ５２２に供
給する。命令デコード部Ｉ７は、命令読出部１２から供
給された命令をデコードして、命令実行部２１で命令を
実行するために必要なデコード情報を作成する。また命
令デコード部１７は、命令が必要とする主記憶装置１４
上のデータのアドレスを示す実行アドレスを［に計算す
る。これらデコード情報と実行アドレスは、それぞれバ
ス１８．１９を通して命令実行部２１とデコード情報キ
ャッシュ２２に供給される。

デコード情報キャッシュ２２０図示しない制御部は、命
令デコード部１７からバス２３を通して供給された命令
アドレスと第３のメモリ２７の内容を比較し、既に登録
されているか否かを調べる。

未登録の場合、命令デコード部１７から供給された命令
アドレスは、第３のメモリ２７に格納される。また、命
令デコードＢ１７で計算されたデコード情報および実行
アドレスは、それぞれバス１８．１９を通して第１のメ
モリ２４および第２のメモリ２６の各領域に命令アドレ
スと対応して格納されると共に、命令実行部２１に供給
される。

命令実行部２１は、命令デコード部１７から供給された
デコード情報および実行アドレスを使用して命令の実行
を行う。

命令アドレスが既に登録されており、実行アドレス有効
ビット３２がセットされていれば、デコード情報キャッ
シュ２２は、登録状態信号３１を命令実行部２１および
命令デコード部１７に供給する。デコード情報キャッシ
ュ２２は、同時に第１のメモリ２４および第２のメモリ
２６に登録されているデコード情報および実行アドレス
を命令実行部２１に供給する。命令実行部２１は、登録
状態信号３１の供給を受けると命令デコード部１７にお
けるデコード等を待たずに、デコード情報キャッジ５２
２から供給されるデコード情報と実行アドレスから命令
を実行する。登録状態信号３１の供給を受けた命令デコ
ード部１７は、デコード情報の作成オよび実行アドレス
の計算をキャンセルする。

命令実行部２１で命令を実行した結果、主記憶装置１４
あるいは中央処理装置１１の図示しないレジスタの書き
換えを行う場合がある。これらの書き換えにより実行ア
ドレスが変化するので、命令デコード部１７で計算され
第２のメモリ２６に既に格納されている実行アドレスは
無効となる。

そこで、命令実行部２１は、書換情報３３をデコード情
報キャッシュ２２に供給する。デコード情報キャッシュ
２２は、供給された書換情報３３によって第１のメモリ
２４内の実行アドレス生成情報を参照し、書き換えられ
た情報を使用した命令の実行アドレス有効ビット３２を
クリアする。

命令デコード部１７からの命令アドレスは既に登録され
ているが、実行アドレス有効ビット３２がクリアされて
いる場合、デコード情報キャッシュ２２は、実行アドレ
スの無効を示す登録状態信号３１を命令実行部２１およ
び命令デコード部１７に供給する。命令実行部２１の供
給を受けるとデコード情報キャッシュ２２は、第１のメ
モリ２４に登録されているデコード情報のみをバス２８
を介して命令実行部２１に供給する。一方、登録状態信
号３１の供給を受けた命令デコード部１７は、実行アド
レスのみを計算し、これをバス１９を介して命令実行１
ｆｆ１２１とデコード情報キャッジ：Ｌ２２に供給する
。命令実行部２１は、デコード情報キャッジ：Ｌ２２か
ら供給されるデコード情報と、命令デコード部１７から
供給される実行アドレスに従って命令を実行する。デコ
ード情報キャッシュ２２は、第２のメモリ２６に格納さ
れ無効となっている実行アドレスを、命令デコード部１
７から新たに供給された実行アドレスに書き換える。

以上の動作を各命令ごとに行うことにより、デコード情
報・キャッシュ２２内は次第にデコードされた命令で満
たされていく。−船釣な命令の列は同じ命令を多数実行
することが多く、命令の実行に従って以前に既にデコー
ドを行いデコード情報キャッシュ２２内にある命令が使
用される頻度が高くなる。この場合、命令の読み出し、
デコード、実行アドレスの計算を行う必要がなくなり、
高速な命令の実行を行うことができる。

以上説明した実施例では、命令の実行により主記憶装置
内のデータや図示しないレジスタが書き換えられ、第２
のメモリに格納されている実行アドレスが無効になって
も、これを検出することができる構成としているので、
書き換えによる命令の実行に矛盾を生じることがない。

なお、命令実行部による命令の実行によっても実行アド
レスが変化することがないような、特定用途のための情
報処理装置の場合には、実行アドレス有効ビットは不要
である。

〔発明の効果〕

このように本発明によれば、デコード情報キャッシュに
命令アドレスに対応してデコード情報だけでなく実行ア
ドレスも格納する構成としたので、より高速に命令を実
行することができる。

【図面の簡単な説明】

第１図は本発明の一実施例における情報処理装置の回路
構成を示すブロック図である。 １１・・・・・・中央処理装置、１２・・・・・・命令
読出部、１７・・・・・・命令デコード部、 ２１・・・・・・命令実行部、 ２２・・・・・・デコード情報キャッシュ、２４・・・
・・・第１のメモリ、 ２６・・・・・・第２のメモリ、 ２７・・・・・・第３のメモ゛す。

Claims (1)

1. 【特許請求の範囲】 　実行する命令とその命令の実行に必要なデータを格納
   する主記憶装置と、 この主記憶装置から実行する命令を順次読み出す命令読
   出手段と、 この命令読出手段で読み出される命令をデコードするデ
   コード手段と、 前記命令読出手段で読み出される命令の実行に必要な前
   記主記憶装置上のデータの実行アドレスを求める実行ア
   ドレス算出手段と、 前記命令読出手段で読み出される命令に対応して、前記
   デコード手段から出力されるデコード情報を格納する第
   １のメモリと、前記実行アドレス算出手段から出力され
   る実行アドレスを格納する第２のメモリとを備えたデコ
   ード情報キャッシュと、 実行する命令がこのデコード情報キャッシュに格納され
   ている場合には、前記第１のメモリに格納されたデコー
   ド情報と前記第２のメモリに格納された実行アドレスか
   ら命令を実行し、格納されていない場合には前記デコー
   ド手段から出力されるデコード情報と前記実行アドレス
   算出手段から出力される実行アドレスから命令を実行す
   る命令実行手段 とを具備することを特徴とする情報処理装置。