JPH0512136A - Romアドレス制御装置 - Google Patents
Romアドレス制御装置Info
- Publication number
- JPH0512136A JPH0512136A JP16486391A JP16486391A JPH0512136A JP H0512136 A JPH0512136 A JP H0512136A JP 16486391 A JP16486391 A JP 16486391A JP 16486391 A JP16486391 A JP 16486391A JP H0512136 A JPH0512136 A JP H0512136A
- Authority
- JP
- Japan
- Prior art keywords
- output
- address
- program counter
- counter
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
【構成】読み出し可能な複数のコードを各アドレスに保
持するメモリセル部と、前記メモリセル部のアドレスを
指定するプログラムカウンタと、誤ったコードを保持し
ているアドレスを記憶するレジスタと、プログラムカウ
ンタの出力を次のアドレスにジャンプさせるアップカウ
ンタの出力とプログラムカウンタの出力とのいずれかを
メモリセル部に供給するマルチプレクサと、レジスタの
出力とプログラムカウンタの出力とを比較して一致時に
アップカウンタの出力を選択する信号を上記マルチプレ
クサに供給する比較回路とを有する。 【効果】比較回路を有することにより、誤ったROMコ
ード以外の他の動作を確認できるという効果がある。
持するメモリセル部と、前記メモリセル部のアドレスを
指定するプログラムカウンタと、誤ったコードを保持し
ているアドレスを記憶するレジスタと、プログラムカウ
ンタの出力を次のアドレスにジャンプさせるアップカウ
ンタの出力とプログラムカウンタの出力とのいずれかを
メモリセル部に供給するマルチプレクサと、レジスタの
出力とプログラムカウンタの出力とを比較して一致時に
アップカウンタの出力を選択する信号を上記マルチプレ
クサに供給する比較回路とを有する。 【効果】比較回路を有することにより、誤ったROMコ
ード以外の他の動作を確認できるという効果がある。
Description
【0001】
【産業上の利用分野】本発明は、リード・オンリー・メ
モリ(ROM)に関し、特に、ROMのアドレス制御回
路に関する。
モリ(ROM)に関し、特に、ROMのアドレス制御回
路に関する。
【0002】
【従来の技術】従来、この種のROMとしては図3に示
すものが知られており、ROMコードを記憶しているR
OMセル21にプログラムカウンタ22からアドレスを
供給し、ROMコードを読み出していた。従来ROMの
開発段階において、ROMコードの誤りが判明した場合
は再びROMコードを修正し拡散を行い、正しく動作す
るように修正していた。そのため、製品の開発が遅れた
り、ユーザーの機能確認が遅れていた。
すものが知られており、ROMコードを記憶しているR
OMセル21にプログラムカウンタ22からアドレスを
供給し、ROMコードを読み出していた。従来ROMの
開発段階において、ROMコードの誤りが判明した場合
は再びROMコードを修正し拡散を行い、正しく動作す
るように修正していた。そのため、製品の開発が遅れた
り、ユーザーの機能確認が遅れていた。
【0003】
【発明が解決しようとする課題】上述した技術では、R
OMコードが誤っていることが解っても、そのままRO
Mを使用することができず、始めから作り直さなければ
ならず、その間他の回路、機能、特性についての確認が
できないという欠点があった。
OMコードが誤っていることが解っても、そのままRO
Mを使用することができず、始めから作り直さなければ
ならず、その間他の回路、機能、特性についての確認が
できないという欠点があった。
【0004】本発明の目的は、他の動作の確認ができる
ROMアドレス制御装置を提供することにある。
ROMアドレス制御装置を提供することにある。
【0005】
【課題を解決するための手段】本発明のROMアドレス
制御装置は、読み出し可能な複数のコードを各アドレス
に保持するメモリセル部と、前記メモリセル部のアドレ
スを指定するプログラムカウンたと、誤ったコードを保
持しているアドレスを記憶するレジスタと、プログラム
カウンタの出力を次のアドレスにジャンプさせるアップ
カウンタと、アップカウンタの出力とプログラムカウン
タの出力とのいずれかをメモリセル部に供給するマルチ
プレクサと、レジスタの出力とプログラムカウンタの出
力とを比較して一致時にアップカウンタの出力を選択す
る信号を上記マルチプレクサに供給する比較回路とを有
する。
制御装置は、読み出し可能な複数のコードを各アドレス
に保持するメモリセル部と、前記メモリセル部のアドレ
スを指定するプログラムカウンたと、誤ったコードを保
持しているアドレスを記憶するレジスタと、プログラム
カウンタの出力を次のアドレスにジャンプさせるアップ
カウンタと、アップカウンタの出力とプログラムカウン
タの出力とのいずれかをメモリセル部に供給するマルチ
プレクサと、レジスタの出力とプログラムカウンタの出
力とを比較して一致時にアップカウンタの出力を選択す
る信号を上記マルチプレクサに供給する比較回路とを有
する。
【0006】従って、本発明に関わる読み出し専用メモ
リ装置は、プログラムカウンタの出力とレジスタの出力
の値が一致したことを比較回路で検出し、この比較回路
からでる一致、不一致信号をマルチプレクサの選択信号
の入力に送り、ROMにはいるアドレス線にはプログラ
ムカウンタからの出力またはアップカウンタからの出力
を供給し、再拡散をしないで一部の誤ったコード以外の
機能、特性を確認することができる。
リ装置は、プログラムカウンタの出力とレジスタの出力
の値が一致したことを比較回路で検出し、この比較回路
からでる一致、不一致信号をマルチプレクサの選択信号
の入力に送り、ROMにはいるアドレス線にはプログラ
ムカウンタからの出力またはアップカウンタからの出力
を供給し、再拡散をしないで一部の誤ったコード以外の
機能、特性を確認することができる。
【0007】
【実施例】次に、本発明について図面を参照して説明す
る。図1は本発明の一実施例を示すブロック図である。
る。図1は本発明の一実施例を示すブロック図である。
【0008】本実施例は、書き込み可能なレジスタ13
の出力とプログラムカウンタ12の出力を比較する比較
回路15とを有しており、プログラムカウンタの出力を
次のアドレスにジャンプさせるアップカウンタ14から
出力されるアドレスとプログラムカウンタ12から出力
されるアドレスとを比較回路15の出力によってマルチ
プレクサ16で切り換える。
の出力とプログラムカウンタ12の出力を比較する比較
回路15とを有しており、プログラムカウンタの出力を
次のアドレスにジャンプさせるアップカウンタ14から
出力されるアドレスとプログラムカウンタ12から出力
されるアドレスとを比較回路15の出力によってマルチ
プレクサ16で切り換える。
【0009】ここでプログラムカウンタのn番目のアド
レスのROMコードが誤っているとする。そこでレジス
タ13にn番目のアドレスを入力しておき、プログラム
カウンタ12の出力とレジスタ13の出力と一致したと
き、比較回路15から一致信号が出て、この一致信号に
より、マルチプレクサ16からはアップカウンタ14に
よりn+1番目のアドレスが出力され、ROMセル11
からはn番目のアドレス以外の内容が出力される。
レスのROMコードが誤っているとする。そこでレジス
タ13にn番目のアドレスを入力しておき、プログラム
カウンタ12の出力とレジスタ13の出力と一致したと
き、比較回路15から一致信号が出て、この一致信号に
より、マルチプレクサ16からはアップカウンタ14に
よりn+1番目のアドレスが出力され、ROMセル11
からはn番目のアドレス以外の内容が出力される。
【0010】図2は本発明の第2の実施例のブロック図
で、第1の実施例での比較回路15の出力とマルチプレ
クサ16との間に論理ゲート37を有する。
で、第1の実施例での比較回路15の出力とマルチプレ
クサ16との間に論理ゲート37を有する。
【0011】ROMコードに誤りがない場合、TEST
MODE信号38をアクティブにすることによりマル
チプレクサ36の出力は常にプログラムカウンタ32の
出力が出力される。また、ROMコードに誤りがある場
合、TEST MODE信号38をインアクティブにす
ることにより比較回路35の出力によりプログラムカウ
ンタ32の出力とアップカウンタ34の出力とのいずれ
かがマルチプレクサ36から出力される。
MODE信号38をアクティブにすることによりマル
チプレクサ36の出力は常にプログラムカウンタ32の
出力が出力される。また、ROMコードに誤りがある場
合、TEST MODE信号38をインアクティブにす
ることにより比較回路35の出力によりプログラムカウ
ンタ32の出力とアップカウンタ34の出力とのいずれ
かがマルチプレクサ36から出力される。
【0012】
【発明の効果】以上説明したように本発明のROMアド
レス制御装置は、アップカウンタと、アドレスレジスタ
とプログラムカウンタとの間に比較回路を有することに
より、誤ったROMコード以外の他の動作を確認できる
という効果がある。
レス制御装置は、アップカウンタと、アドレスレジスタ
とプログラムカウンタとの間に比較回路を有することに
より、誤ったROMコード以外の他の動作を確認できる
という効果がある。
【図1】本発明の一実施例を示すブロック図である。
【図2】本発明の他の実施例を示すブロック図である。
【図3】従来のROMのブロック図である。
11,21,31 ROM 12,22,32 プログラムカウンタ(PC) 13,33 レジスタ 14,34 アップカウンタ(UC) 15,35 比較回路 16,36 マルチプレクサ(MPX) 37 論理ゲート 38 TEST MODE信号
Claims (1)
- 【特許請求の範囲】 【請求項1】 読みだし可能な複数のコードを各アドレ
スに保持するメモリセル部と、前記メモリセル部のアド
レスを指定するプログラムカウンタと、誤ったコードを
保持しているアドレスを記憶しているレジスタと、前記
プログラムカウンタの出力を次のアドレスにジャンプさ
せるアップカウンタと、前記プログラムカウンタの出力
とアップカウンタの出力のいずれかをメモリセル部に供
給するマルチプレクサと、前記レジスタの出力と前記プ
ログラムカウンタの出力とを比較して一致時にアップカ
ウンタの出力を選択する信号を前記マルチプレクサに供
給する比較回路とを有することを特徴とするROMアド
レス制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16486391A JPH0512136A (ja) | 1991-07-05 | 1991-07-05 | Romアドレス制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16486391A JPH0512136A (ja) | 1991-07-05 | 1991-07-05 | Romアドレス制御装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0512136A true JPH0512136A (ja) | 1993-01-22 |
Family
ID=15801356
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16486391A Pending JPH0512136A (ja) | 1991-07-05 | 1991-07-05 | Romアドレス制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0512136A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5736080A (en) * | 1995-05-26 | 1998-04-07 | Nissei Plastic Industrial Co., Ltd. | Program setting method for injection molding machine control device |
US5811134A (en) * | 1994-11-10 | 1998-09-22 | Nissei Plastic Industrial Co., Ltd. | Injection molding machine |
-
1991
- 1991-07-05 JP JP16486391A patent/JPH0512136A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5811134A (en) * | 1994-11-10 | 1998-09-22 | Nissei Plastic Industrial Co., Ltd. | Injection molding machine |
US5736080A (en) * | 1995-05-26 | 1998-04-07 | Nissei Plastic Industrial Co., Ltd. | Program setting method for injection molding machine control device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3267981B2 (ja) | メモリ試験装置及びこの試験装置をram試験モードとrom試験モードとに切り替える方法 | |
EP0401763B1 (en) | Timing signal generating system | |
JPH0512136A (ja) | Romアドレス制御装置 | |
US5426766A (en) | Microprocessor which holds selected data for continuous operation | |
US20070168773A1 (en) | Semiconductor memory unit with repair circuit | |
US4955023A (en) | Error correction control system for control memory | |
JPH033200A (ja) | 半導体記憶装置 | |
US4675843A (en) | Programmable logic controller | |
JPH0333926A (ja) | ワンチップマイクロコンピュータ | |
JPH02218099A (ja) | 読み出し専用メモリ装置 | |
JPS60108944A (ja) | 記憶装置 | |
SU930274A1 (ru) | Устройство программного управлени исполнительными механизмами | |
JPS59108128A (ja) | タイミング調整回路 | |
JPH03119397A (ja) | パターンマッチング装置 | |
JPH05322997A (ja) | 論理回路のテスト回路 | |
JPH0758914B2 (ja) | Pcmダイナミツクシミユレ−タ | |
JP2009281860A (ja) | 半導体装置のテスト方法およびマスク回路 | |
JPH09288506A (ja) | プログラム可能なシーケンス制御回路 | |
JPS6029671A (ja) | シ−ケンス制御回路 | |
JPH04245537A (ja) | 情報処理装置 | |
JPS62143139A (ja) | マイクロプログラム制御装置 | |
KR19990016837A (ko) | 어드레스 저장 및 트레이스 회로 | |
JPH04251331A (ja) | 情報処理装置 | |
JPH08287672A (ja) | Rom内蔵パッケージ | |
JPH064266A (ja) | データ処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000229 |