JPH05119064A - 波形測定装置 - Google Patents
波形測定装置Info
- Publication number
- JPH05119064A JPH05119064A JP2354491A JP2354491A JPH05119064A JP H05119064 A JPH05119064 A JP H05119064A JP 2354491 A JP2354491 A JP 2354491A JP 2354491 A JP2354491 A JP 2354491A JP H05119064 A JPH05119064 A JP H05119064A
- Authority
- JP
- Japan
- Prior art keywords
- time
- converter
- data
- waveform
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】繰り返し信号に対して電圧レンジを分割してデ
ジタル化し、そのデータを表示装置上に重ね書きするこ
とにより、使用するＡＤ変換器の分解能以上の測定分解
能を実現する。 【構成】ＡＤ変換器と、ＡＤ変換器に与えるリファレン
ス電圧を発生する発生器と、リファレンス電圧にかける
オフセット量をランダムに発生する乱数発生器と、ＡＤ
変換器の出力と乱数発生器の出力とを演算しデータのビ
ット数を増やす加算器と、この加算器の出力と時間デー
タとを蓄積するメモリと、トリガ信号入力によりサンプ
リングクロックを発生すると共に、トリガ入力時点とＡ
Ｄ変換器での変換時点との時間関係に対応したデータを
時間データとしてメモリに与える時間測定器と、メモリ
に蓄積されたデータを読み出し、対応する時間データに
応じて時間軸方向に位置補正して波形表示する表示装置
を具備する。
ジタル化し、そのデータを表示装置上に重ね書きするこ
とにより、使用するＡＤ変換器の分解能以上の測定分解
能を実現する。 【構成】ＡＤ変換器と、ＡＤ変換器に与えるリファレン
ス電圧を発生する発生器と、リファレンス電圧にかける
オフセット量をランダムに発生する乱数発生器と、ＡＤ
変換器の出力と乱数発生器の出力とを演算しデータのビ
ット数を増やす加算器と、この加算器の出力と時間デー
タとを蓄積するメモリと、トリガ信号入力によりサンプ
リングクロックを発生すると共に、トリガ入力時点とＡ
Ｄ変換器での変換時点との時間関係に対応したデータを
時間データとしてメモリに与える時間測定器と、メモリ
に蓄積されたデータを読み出し、対応する時間データに
応じて時間軸方向に位置補正して波形表示する表示装置
を具備する。
Description
【０００１】
【産業上の利用分野】本発明は、アナログ・デジタル変
換器（以下ＡＤ変換器という）を用いた波形測定装置に
関し、詳しくは、使用しているＡＤ変換器の分解能以上
の高い分解能で波形測定を行うための測定分解能の改善
に関する。
換器（以下ＡＤ変換器という）を用いた波形測定装置に
関し、詳しくは、使用しているＡＤ変換器の分解能以上
の高い分解能で波形測定を行うための測定分解能の改善
に関する。
【０００２】
【従来の技術】従来より波形測定装置があり、そこに用
いられるＡＤ変換器としては直並列ＡＤ変換器（サブレ
ンジングＡＤ変換器）やパラレルサブレンジングＡＤ変
換器がある。
いられるＡＤ変換器としては直並列ＡＤ変換器（サブレ
ンジングＡＤ変換器）やパラレルサブレンジングＡＤ変
換器がある。
【０００３】サブレンジングＡＤ変換器は、例えば「ト
ランジスタ技術SPECIAL 」（ＣＱ出版社 1989/7/1発行
No.16 ）の「特集 ＡＤ／ＤＡ変換回路技術のすべ
て」に記載されたような、ｎビットＡＤ変換動作を数ス
テップに分けて行うものである。すなわち、まず上位の
エンコーダにより入力信号の上位ビットのＡＤ変換を行
って記憶しておく。他方、そのＡＤ変換出力をデジタル
・アナログ変換し、前記入力信号との差分をとり、この
差分を適宜に増幅して下位のエンコーダでＡＤ変換す
る。この場合の下位のエンコーダは上位のエンコーダに
オーバラップする入力振幅レンジの幅を持っている。例
えば、上位エンコーダを６ビット、下位エンコーダを７
ビットとし、１２ビットのＡＤ変換出力が得られるよう
にする。
ランジスタ技術SPECIAL 」（ＣＱ出版社 1989/7/1発行
No.16 ）の「特集 ＡＤ／ＤＡ変換回路技術のすべ
て」に記載されたような、ｎビットＡＤ変換動作を数ス
テップに分けて行うものである。すなわち、まず上位の
エンコーダにより入力信号の上位ビットのＡＤ変換を行
って記憶しておく。他方、そのＡＤ変換出力をデジタル
・アナログ変換し、前記入力信号との差分をとり、この
差分を適宜に増幅して下位のエンコーダでＡＤ変換す
る。この場合の下位のエンコーダは上位のエンコーダに
オーバラップする入力振幅レンジの幅を持っている。例
えば、上位エンコーダを６ビット、下位エンコーダを７
ビットとし、１２ビットのＡＤ変換出力が得られるよう
にする。
【０００４】他方、パラレルサブレンジングＡＤ変換器
は、実願昭60-217247 号に記載されたようなＡＤ変換器
である。図９はその構成図である。レベルシフト増幅器
１０1 〜１０4 は、それぞれ電圧の異なるオフセット電
源１１1 〜１１4 によりレベルシフトされ、アナログ入
力信号Ｖinを反転増幅する。これら増幅器の出力は４つ
のＡＤ変換器１２1 〜１２4 にそれぞれ入力される。オ
フセット電源電圧を適当に設定することにより入力電圧
レンジを４分割してＡＤ変換することができる。なお、
ＡＤ変換する入力信号の幅を決めるリファレンス電圧Ｖ
R+，ＶR-は各ＡＤ変換器に共通に供給されている。各Ａ
Ｄ変換器は共通に供給されるクロックにより同時にデジ
タル変換動作を行う。これにより、ＡＤ変換器１２1 か
らは最上位の電圧レベルのＡＤ変換値、ＡＤ変換器１２
4 からは最下位の電圧レベルのＡＤ変換値がそれぞれ得
られ、またＡＤ変換器１２2 ，１２3 ，１２4 からはそ
れぞれオーバーフロー信号の出力が可能となっている。
このオーバーフロー信号（データ）は上位電圧レベル用
のＡＤ変換器出力に加算される。
は、実願昭60-217247 号に記載されたようなＡＤ変換器
である。図９はその構成図である。レベルシフト増幅器
１０1 〜１０4 は、それぞれ電圧の異なるオフセット電
源１１1 〜１１4 によりレベルシフトされ、アナログ入
力信号Ｖinを反転増幅する。これら増幅器の出力は４つ
のＡＤ変換器１２1 〜１２4 にそれぞれ入力される。オ
フセット電源電圧を適当に設定することにより入力電圧
レンジを４分割してＡＤ変換することができる。なお、
ＡＤ変換する入力信号の幅を決めるリファレンス電圧Ｖ
R+，ＶR-は各ＡＤ変換器に共通に供給されている。各Ａ
Ｄ変換器は共通に供給されるクロックにより同時にデジ
タル変換動作を行う。これにより、ＡＤ変換器１２1 か
らは最上位の電圧レベルのＡＤ変換値、ＡＤ変換器１２
4 からは最下位の電圧レベルのＡＤ変換値がそれぞれ得
られ、またＡＤ変換器１２2 ，１２3 ，１２4 からはそ
れぞれオーバーフロー信号の出力が可能となっている。
このオーバーフロー信号（データ）は上位電圧レベル用
のＡＤ変換器出力に加算される。
【０００５】
【発明が解決しようとする課題】しかしながら、サブレ
ンジングＡＤ変換器では、エンコーダやデジタル・アナ
ログ変換品、トラックホルダーなどの高価な部品が必要
である欠点があり、パラレルサブレンジングＡＤ変換器
では分解能をｎビット増やすのに２n 個のＡＤ変換器が
必要になり、高価になるという問題があった。また、繰
り返し現象に対して分解能を向上させる手段として、従
来よりアベレージ処理がある。これはＡＤ変換器の基準
電圧を微小量変化させるか、または入力信号に微小なデ
ィザー（擾乱信号）を加えてディジタイズを行い、これ
を平均処理することにより分解能の向上を計るものであ
る。しかしながら、このようなアベレージ処理を行うＡ
Ｄ変換器では、アイパターン測定やノイズ測定には適用
できない（測定不可能）という問題があった。
ンジングＡＤ変換器では、エンコーダやデジタル・アナ
ログ変換品、トラックホルダーなどの高価な部品が必要
である欠点があり、パラレルサブレンジングＡＤ変換器
では分解能をｎビット増やすのに２n 個のＡＤ変換器が
必要になり、高価になるという問題があった。また、繰
り返し現象に対して分解能を向上させる手段として、従
来よりアベレージ処理がある。これはＡＤ変換器の基準
電圧を微小量変化させるか、または入力信号に微小なデ
ィザー（擾乱信号）を加えてディジタイズを行い、これ
を平均処理することにより分解能の向上を計るものであ
る。しかしながら、このようなアベレージ処理を行うＡ
Ｄ変換器では、アイパターン測定やノイズ測定には適用
できない（測定不可能）という問題があった。
【０００６】本発明の目的は、このような点に鑑みてな
されたもので、繰り返し信号に対して電圧レンジを分割
し、分割された各電圧レンジで入力信号をデジタル化
し、数値化されたデータを表示装置上に重ね書きするこ
とにより、使用するＡＤ変換器の分解能以上の測定分解
能を容易に実現できる安価な波形測定装置を提供するこ
とにある。
されたもので、繰り返し信号に対して電圧レンジを分割
し、分割された各電圧レンジで入力信号をデジタル化
し、数値化されたデータを表示装置上に重ね書きするこ
とにより、使用するＡＤ変換器の分解能以上の測定分解
能を容易に実現できる安価な波形測定装置を提供するこ
とにある。
【０００７】
【課題を解決するための手段】このような目的を達成す
るために、本発明は、リファレンス電圧で決まるリファ
レンスレベルのアナログ入力信号をサンプリングクロッ
クに基づくタイミングでデジタル変換するアナログ・デ
ジタル変換器と、オフセット量を加えて前記リファレン
ス電圧を生成するリファレンス電圧発生器と、前記オフ
セット量をランダムに発生する乱数発生器と、前記アナ
ログ・デジタル変換器の出力と前記乱数発生器の出力と
を演算しデータのビット数を増やす加算器と、この加算
器の出力と時間データとを蓄積するデジタルメモリと、
外部からのトリガ信号入力により前記サンプリングクロ
ックを発生すると共に、トリガ入力時点と前記アナログ
・デジタル変換器での変換時点との時間関係に対応した
データを前記時間データとして前記デジタルメモリに与
える時間測定器と、 前記デジタルメモリに蓄積された
データを読み出し、対応する時間データに応じて時間軸
方向に位置補正して波形表示する表示装置を具備したこ
とを特徴とする。
るために、本発明は、リファレンス電圧で決まるリファ
レンスレベルのアナログ入力信号をサンプリングクロッ
クに基づくタイミングでデジタル変換するアナログ・デ
ジタル変換器と、オフセット量を加えて前記リファレン
ス電圧を生成するリファレンス電圧発生器と、前記オフ
セット量をランダムに発生する乱数発生器と、前記アナ
ログ・デジタル変換器の出力と前記乱数発生器の出力と
を演算しデータのビット数を増やす加算器と、この加算
器の出力と時間データとを蓄積するデジタルメモリと、
外部からのトリガ信号入力により前記サンプリングクロ
ックを発生すると共に、トリガ入力時点と前記アナログ
・デジタル変換器での変換時点との時間関係に対応した
データを前記時間データとして前記デジタルメモリに与
える時間測定器と、 前記デジタルメモリに蓄積された
データを読み出し、対応する時間データに応じて時間軸
方向に位置補正して波形表示する表示装置を具備したこ
とを特徴とする。
【０００８】
【作用】ＡＤ変換器でのデジタル変換の際は、アナログ
入力信号（繰り返し信号）に対して電圧レンジを分割し
てデジタル変換が行われる。電圧レンジの分割は乱数発
生器の出力に基づきランダムである。ＡＤ変換器の出力
は、電圧レンジ分割時のオフセットが加算されてメモリ
に蓄積される。他方、時間測定器で測定された、トリガ
入力時点とＡＤ変換時点との時間差に応じた時間データ
も前記ＡＤ変換データと対になってメモリに蓄積され
る。表示装置での表示の際には、メモリから読み出した
ＡＤ変換データを重ね書き方式で表示すると共に、時間
データに基づきＡＤ変換データの時間軸方向の表示位置
を補正する。
入力信号（繰り返し信号）に対して電圧レンジを分割し
てデジタル変換が行われる。電圧レンジの分割は乱数発
生器の出力に基づきランダムである。ＡＤ変換器の出力
は、電圧レンジ分割時のオフセットが加算されてメモリ
に蓄積される。他方、時間測定器で測定された、トリガ
入力時点とＡＤ変換時点との時間差に応じた時間データ
も前記ＡＤ変換データと対になってメモリに蓄積され
る。表示装置での表示の際には、メモリから読み出した
ＡＤ変換データを重ね書き方式で表示すると共に、時間
データに基づきＡＤ変換データの時間軸方向の表示位置
を補正する。
【０００９】
【実施例】以下図面を参照して本発明を詳細に説明す
る。図１は本発明に係る波形測定装置の一実施例を示す
構成図である。図において、１はアナログ入力信号をデ
ジタル変換するＡＤ変換器、２はデジタル加算器、３は
デジタルメモリ、４は表示装置、５は乱数発生器、６は
デジタル・アナログ変換器（以下ＤＡ変換器という）、
７はリファレンス電圧発生器、８は時間測定器である。
ＡＤ変換器１は時間測定器８より入力されるサンプリン
グクロックに同期して入力信号Ａinをデジタル変換す
る。変換はリファレンス電圧で決まるレンジ幅にある入
力がＡＤ変換される。リファレンス電圧発生器７は、Ｄ
Ａ変換器６の出力を基にリファレンス電圧ＶR+，Ｖ
R-（一定幅のリファレンスレベル）に対してオフセット
を加えて出力する。乱数発生器５のは前記オフセットと
してランダムなデジタルパターンを発生するものであ
り、時間測定器８からの制御により所定の間隔でランダ
ムデータを出力する。この出力データはＤＡ変換器６と
デジタル加算器２にそれぞれ与えられる。
る。図１は本発明に係る波形測定装置の一実施例を示す
構成図である。図において、１はアナログ入力信号をデ
ジタル変換するＡＤ変換器、２はデジタル加算器、３は
デジタルメモリ、４は表示装置、５は乱数発生器、６は
デジタル・アナログ変換器（以下ＤＡ変換器という）、
７はリファレンス電圧発生器、８は時間測定器である。
ＡＤ変換器１は時間測定器８より入力されるサンプリン
グクロックに同期して入力信号Ａinをデジタル変換す
る。変換はリファレンス電圧で決まるレンジ幅にある入
力がＡＤ変換される。リファレンス電圧発生器７は、Ｄ
Ａ変換器６の出力を基にリファレンス電圧ＶR+，Ｖ
R-（一定幅のリファレンスレベル）に対してオフセット
を加えて出力する。乱数発生器５のは前記オフセットと
してランダムなデジタルパターンを発生するものであ
り、時間測定器８からの制御により所定の間隔でランダ
ムデータを出力する。この出力データはＤＡ変換器６と
デジタル加算器２にそれぞれ与えられる。
【００１０】デジタル加算器２はＡＤ変換器１の出力に
乱数発生器５からの出力値を加算し、その加算データは
時間測定器８からの時間データと対になってデジタルメ
モリ３に蓄積される。表示装置４は、デジタルメモリ３
に記憶されたデータを読み出し、時間データに応じて時
間軸方向に位置補正して表示することにより、元のアナ
ログ波形（入力信号Ａinの波形）を再生表示する機能を
持っている。時間測定器８は、外部からトリガ信号が入
力されるとサンプリングクロックの発生を開始すると共
に、元の入力波形を再構成するためにトリガ入力時点と
ＡＤ変換器でのサンプリングタイミングとの時間の差に
対応した前記時間データを出力する。
乱数発生器５からの出力値を加算し、その加算データは
時間測定器８からの時間データと対になってデジタルメ
モリ３に蓄積される。表示装置４は、デジタルメモリ３
に記憶されたデータを読み出し、時間データに応じて時
間軸方向に位置補正して表示することにより、元のアナ
ログ波形（入力信号Ａinの波形）を再生表示する機能を
持っている。時間測定器８は、外部からトリガ信号が入
力されるとサンプリングクロックの発生を開始すると共
に、元の入力波形を再構成するためにトリガ入力時点と
ＡＤ変換器でのサンプリングタイミングとの時間の差に
対応した前記時間データを出力する。
【００１１】このような構成における動作を次に説明す
る。ここでは、６ビットのＡＤ変換器を使用して８ビッ
トの分解能を得る場合を例にとって説明する。また、Ａ
Ｄ変換器１のリファレンス電圧ＶR+，ＶR-の幅（ＶR+−
ＶR-）は定数であり、ここではその値をアナログ入力信
号のフルレンジに対して１／４とする。トリガ信号が入
力されると時間測定器８から一定周期のサンプリングク
ロックの送出が始まり、ＡＤ変換器１はこのサンプリン
グクロックに同期してアナログ入力信号Ａinをデジタル
変換する。ただし、ＡＤ変換器１に与えられるリファレ
ンス電圧ＶR+，ＶR-には、乱数発生器５により発生した
ランダムなオフセットが重畳されているが、ＡＤ変換器
１の６ビット構成の出力値はこのオフセット分を含んで
いない。そこで、加算器２において、６ビット構成のＡ
Ｄ変換器出力に８ビット構成のオフセット量を加算し
て、８ビットの加算結果を得る。この加算結果の分解能
（これを測定分解能という）はＡＤ変換器１が本来有す
る分解能よりも高い分解能となっている。このようにし
て得られたデータは、時間測定器８から出力される時間
データ（トリガ入力時点からＡＤ変換器でサンプリング
した時点までの時間）と対になってデジタルメモリ３に
蓄積される。
る。ここでは、６ビットのＡＤ変換器を使用して８ビッ
トの分解能を得る場合を例にとって説明する。また、Ａ
Ｄ変換器１のリファレンス電圧ＶR+，ＶR-の幅（ＶR+−
ＶR-）は定数であり、ここではその値をアナログ入力信
号のフルレンジに対して１／４とする。トリガ信号が入
力されると時間測定器８から一定周期のサンプリングク
ロックの送出が始まり、ＡＤ変換器１はこのサンプリン
グクロックに同期してアナログ入力信号Ａinをデジタル
変換する。ただし、ＡＤ変換器１に与えられるリファレ
ンス電圧ＶR+，ＶR-には、乱数発生器５により発生した
ランダムなオフセットが重畳されているが、ＡＤ変換器
１の６ビット構成の出力値はこのオフセット分を含んで
いない。そこで、加算器２において、６ビット構成のＡ
Ｄ変換器出力に８ビット構成のオフセット量を加算し
て、８ビットの加算結果を得る。この加算結果の分解能
（これを測定分解能という）はＡＤ変換器１が本来有す
る分解能よりも高い分解能となっている。このようにし
て得られたデータは、時間測定器８から出力される時間
データ（トリガ入力時点からＡＤ変換器でサンプリング
した時点までの時間）と対になってデジタルメモリ３に
蓄積される。
【００１２】時間測定器８からサンプリングクロックが
出力されるたびに上記動作を繰り返し、アナログ入力信
号Ａinのサンプリング波形がメモリ３に格納される。表
示装置４ではメモリ３のデータを読出して画面に表示す
る。図２はメモリ３に蓄積した波形データＢ1 〜Ｂｎと
表示画面に表示された波形の関係を示す図である。波形
データＢ1 〜Ｂｎは、複数サンプルごとにリファレンス
レベルに加えるオフセットを切り替えてデジタル変換し
た場合の波形データであり、点線内がＡＤ変換のフルレ
ンジである。オフセットについてはＢ1 が大きく、Ｂｎ
が小さい。なお、オフセットはＡＤ変換ごとに切り替え
るようにしてもよい。
出力されるたびに上記動作を繰り返し、アナログ入力信
号Ａinのサンプリング波形がメモリ３に格納される。表
示装置４ではメモリ３のデータを読出して画面に表示す
る。図２はメモリ３に蓄積した波形データＢ1 〜Ｂｎと
表示画面に表示された波形の関係を示す図である。波形
データＢ1 〜Ｂｎは、複数サンプルごとにリファレンス
レベルに加えるオフセットを切り替えてデジタル変換し
た場合の波形データであり、点線内がＡＤ変換のフルレ
ンジである。オフセットについてはＢ1 が大きく、Ｂｎ
が小さい。なお、オフセットはＡＤ変換ごとに切り替え
るようにしてもよい。
【００１３】表示装置４でこれらの波形データを画面表
示する場合には、まずこれら波形データＢ1 〜Ｂｎを重
ね書きする。なお、重ね書きに際しては、時間測定器８
で求めた時間データに応じて、波形データの時間軸方向
の位置を補正して表示する。他方、オーバーレンジした
もの（点線上に位置するデータ）は表示しないようにす
る。図３は重ね書きの様子を説明するための図である。
最初にＢ1 ，Ｂ2 ，Ｂ 3 の３つの波形を表示した段階で
は同図（ａ）に示すように各波形がばらばらに表示され
分断された波形である。更にＢ4 ，Ｂ5 およびＢ6 ，Ｂ
7 ，Ｂ8 が順次表示されて行くと同図（ｂ）に示すよう
に（図は重ね書き表示であることが分かるような表わし
方で示してある）波形は連続的に示されるようになり、
Ｂｎまで表示すると同図ｃのように元のアナログ入力信
号波形を画面上に再現することができる。
示する場合には、まずこれら波形データＢ1 〜Ｂｎを重
ね書きする。なお、重ね書きに際しては、時間測定器８
で求めた時間データに応じて、波形データの時間軸方向
の位置を補正して表示する。他方、オーバーレンジした
もの（点線上に位置するデータ）は表示しないようにす
る。図３は重ね書きの様子を説明するための図である。
最初にＢ1 ，Ｂ2 ，Ｂ 3 の３つの波形を表示した段階で
は同図（ａ）に示すように各波形がばらばらに表示され
分断された波形である。更にＢ4 ，Ｂ5 およびＢ6 ，Ｂ
7 ，Ｂ8 が順次表示されて行くと同図（ｂ）に示すよう
に（図は重ね書き表示であることが分かるような表わし
方で示してある）波形は連続的に示されるようになり、
Ｂｎまで表示すると同図ｃのように元のアナログ入力信
号波形を画面上に再現することができる。
【００１４】なお、実施例では乱数発生器を用いてオフ
セットデータをランダムに発生しているが、これに限ら
ず、オフセット値を予めＲＯＭ（リード・オンリー・メ
モリ）にテーブル化して用意しておき、これを呼び出し
て使用するようにしてもよい。 また、リファレンスレ
ベルの値（ＶR+，ＶR-）は、アナログ入力のフルレンジ
に対して４分割した値に限定されるものではない。
セットデータをランダムに発生しているが、これに限ら
ず、オフセット値を予めＲＯＭ（リード・オンリー・メ
モリ）にテーブル化して用意しておき、これを呼び出し
て使用するようにしてもよい。 また、リファレンスレ
ベルの値（ＶR+，ＶR-）は、アナログ入力のフルレンジ
に対して４分割した値に限定されるものではない。
【００１５】図４および図５は波形の再現についての説
明図である。図４は入力が矩形波状の信号の場合であ
る。同図（ａ）に示すような入力信号に対し、電圧レン
ジ１，２，３，４の順に、点線枠で示す範囲でＡＤ変換
していった場合（ただし、サンプリングレートに対して
パルスの立ち上がりが十分速いものとする）には、同図
（ｂ）に示すように表示画面には全く波形が描かれな
い。しかし、本発明のように電圧レンジをランダムに分
割すれば、同図（ｃ）に示すように入力波形によく対応
した波形を再現することができる（サンプリングレート
に対してパルスの立ち上がりが十分速い場合は点線で示
した縦の線は表示されない）。図５は入力が、同図
（ａ）に示すように、ある周期でパルス数が１個から４
個まで増加すると共に、さらにこれが繰り返されるよう
な入力に対して、図示のように電圧レンジを１，２，
３，４と順次切り換えてＡＤ変換した場合には、同図
（ｂ）に示すような再現性の悪い波形しか得られない
か、本発明によれば同図（ｃ）に示すような再現性の良
い波形が得られる。また、本発明は波形同士で演算し分
解能を高くしているのではないので、図６に示すように
アイパターン表示が可能である。従来のようなアベレー
ジング処理の場合には意味のない測定結果（信号がなく
なる。図６の破線Ａ）が出ることがある。
明図である。図４は入力が矩形波状の信号の場合であ
る。同図（ａ）に示すような入力信号に対し、電圧レン
ジ１，２，３，４の順に、点線枠で示す範囲でＡＤ変換
していった場合（ただし、サンプリングレートに対して
パルスの立ち上がりが十分速いものとする）には、同図
（ｂ）に示すように表示画面には全く波形が描かれな
い。しかし、本発明のように電圧レンジをランダムに分
割すれば、同図（ｃ）に示すように入力波形によく対応
した波形を再現することができる（サンプリングレート
に対してパルスの立ち上がりが十分速い場合は点線で示
した縦の線は表示されない）。図５は入力が、同図
（ａ）に示すように、ある周期でパルス数が１個から４
個まで増加すると共に、さらにこれが繰り返されるよう
な入力に対して、図示のように電圧レンジを１，２，
３，４と順次切り換えてＡＤ変換した場合には、同図
（ｂ）に示すような再現性の悪い波形しか得られない
か、本発明によれば同図（ｃ）に示すような再現性の良
い波形が得られる。また、本発明は波形同士で演算し分
解能を高くしているのではないので、図６に示すように
アイパターン表示が可能である。従来のようなアベレー
ジング処理の場合には意味のない測定結果（信号がなく
なる。図６の破線Ａ）が出ることがある。
【００１６】また、本発明の方式によれば、入力信号Ａ
inがまったくランダムであるか、あるいはトリガのため
の安定な同期信号が得られない場合でも、高分解能測定
が可能である。例えばランダムノイズや変調信号のエン
ベロープ測定などがそれである。図７はランダムノイズ
測定の場合の表示画面、図８は変調波でトリガをかけた
時のエンベロープ測定の場合の表示画面である。
inがまったくランダムであるか、あるいはトリガのため
の安定な同期信号が得られない場合でも、高分解能測定
が可能である。例えばランダムノイズや変調信号のエン
ベロープ測定などがそれである。図７はランダムノイズ
測定の場合の表示画面、図８は変調波でトリガをかけた
時のエンベロープ測定の場合の表示画面である。
【００１７】
【発明の効果】以上詳細に説明したように、本発明によ
れば次のような効果がある。 ＡＤ変換器は低分解能でよく、またＤＡ変換器はシス
テムとして必要な速度さえあればＡＤ変換器よりも低速
でよいため、安価な部品で高分解能な波形測定器を実現
できる。 レンジをランダムに分割するため、レンジのつなぎ目
における非定常信号やノイズの不自然な表示が回避でき
る。 波形同士で演算して分解能を高くしているのではない
ため、アイパターン表示が可能である。 測定する信号がまったくランダムか、トリガのための
安定な同期信号が得られない場合でも、その信号の平均
電圧やエンベロープ等を高分解能で測定できる。
れば次のような効果がある。 ＡＤ変換器は低分解能でよく、またＤＡ変換器はシス
テムとして必要な速度さえあればＡＤ変換器よりも低速
でよいため、安価な部品で高分解能な波形測定器を実現
できる。 レンジをランダムに分割するため、レンジのつなぎ目
における非定常信号やノイズの不自然な表示が回避でき
る。 波形同士で演算して分解能を高くしているのではない
ため、アイパターン表示が可能である。 測定する信号がまったくランダムか、トリガのための
安定な同期信号が得られない場合でも、その信号の平均
電圧やエンベロープ等を高分解能で測定できる。
【図１】本発明に係る波形観測装置の一実施例を示す構
成図である。
成図である。
【図２】図１の動作を説明するための波形図である。
【図３】波形表示の様子を説明するための説明図であ
る。
る。
【図４】矩形状波形の場合の波形表示について説明する
ための説明図である。
ための説明図である。
【図５】パルス波の場合の波形表示について説明するた
めの説明図である。
めの説明図である。
【図６】アイパターン表示の一例を示す図である。
【図７】ランダムノイズ測定の場合の表示波形の一例を
示す図である。
示す図である。
【図８】変調波でトリガをかけた時のエンベロープ測定
の場合の表示波形の一例を示す図である。
の場合の表示波形の一例を示す図である。
【図９】従来のパラレルサブレンジングＡＤ変換器の構
成図である。
成図である。
１ ＡＤ変換器 ２ 加算器 ３ デジタルメモリ ４ 表示装置 ５ 乱数発生器 ６ ＤＡ変換器 ７ リファレンス電圧発生器 ８ 時間測定器
Claims (1)
- 【請求項１】リファレンス電圧で決まるリファレンスレ
ベルのアナログ入力信号をサンプリングクロックに基づ
くタイミングでデジタル変換するアナログ・デジタル変
換器と、 オフセット量を加えて前記リファレンス電圧を生成する
リファレンス電圧発生器と、 前記オフセット量をランダムに発生する乱数発生器と、 前記アナログ・デジタル変換器の出力と前記乱数発生器
の出力とを演算しデータのビット数を増やす加算器と、 この加算器の出力と時間データとを蓄積するデジタルメ
モリと、 外部からのトリガ信号入力により前記サンプリングクロ
ックを発生すると共に、トリガ入力時点と前記アナログ
・デジタル変換器での変換時点との時間関係に対応した
データを前記時間データとして前記デジタルメモリに与
える時間測定器と、 前記デジタルメモリに蓄積された
データを読み出し、対応する時間データに応じて時間軸
方向に位置補正して波形表示する表示装置を具備し、ア
ナログ・デジタル変換器の分解能以上の測定分解能でア
ナログ入力信号のデジタル変換を可能にすると共に、重
ね書き方式で表示装置上に前記アナログ入力信号波形を
再構成できるようにしたことを特徴とする波形測定装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02354491A JP3144563B2 (ja) | 1991-02-18 | 1991-02-18 | 波形測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02354491A JP3144563B2 (ja) | 1991-02-18 | 1991-02-18 | 波形測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05119064A true JPH05119064A (ja) | 1993-05-14 |
| JP3144563B2 JP3144563B2 (ja) | 2001-03-12 |
Family
ID=12113417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02354491A Expired - Fee Related JP3144563B2 (ja) | 1991-02-18 | 1991-02-18 | 波形測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3144563B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07140210A (ja) * | 1993-11-17 | 1995-06-02 | Fujitsu Ltd | アナログ試験回路 |
| JP2001007660A (ja) * | 1999-06-22 | 2001-01-12 | Advantest Corp | アナログ信号処理回路、ａｄ変換装置、半導体デバイス試験装置およびオシロスコープ |
| JP2001147242A (ja) * | 1999-09-14 | 2001-05-29 | Tektronix Inc | タイム・スタンプ付加方法及びデジタル化アーティファクトの最小化方法 |
| US7079060B2 (en) | 2004-02-12 | 2006-07-18 | Renesas Technology Corp. | Test circuit for evaluating characteristic of analog signal of device |
| JP2007147469A (ja) * | 2005-11-29 | 2007-06-14 | Yokogawa Electric Corp | Ｉｃテスタ |
| EP2423692A3 (en) * | 2010-08-27 | 2017-01-25 | Tektronix, Inc. | Appending pseudo-random sub-lsb values to prevent intensity banding |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5278759B2 (ja) | 2009-05-28 | 2013-09-04 | 凸版印刷株式会社 | 静電容量型入力装置 |
| KR101614429B1 (ko) * | 2013-09-10 | 2016-04-21 | 주식회사 엘지화학 | 새로운 형태의 절연부를 이용한 터치 스크린 및 이의 제조방법 |
-
1991
- 1991-02-18 JP JP02354491A patent/JP3144563B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07140210A (ja) * | 1993-11-17 | 1995-06-02 | Fujitsu Ltd | アナログ試験回路 |
| JP2001007660A (ja) * | 1999-06-22 | 2001-01-12 | Advantest Corp | アナログ信号処理回路、ａｄ変換装置、半導体デバイス試験装置およびオシロスコープ |
| JP2001147242A (ja) * | 1999-09-14 | 2001-05-29 | Tektronix Inc | タイム・スタンプ付加方法及びデジタル化アーティファクトの最小化方法 |
| US7079060B2 (en) | 2004-02-12 | 2006-07-18 | Renesas Technology Corp. | Test circuit for evaluating characteristic of analog signal of device |
| JP2007147469A (ja) * | 2005-11-29 | 2007-06-14 | Yokogawa Electric Corp | Ｉｃテスタ |
| EP2423692A3 (en) * | 2010-08-27 | 2017-01-25 | Tektronix, Inc. | Appending pseudo-random sub-lsb values to prevent intensity banding |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3144563B2 (ja) | 2001-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0225641B1 (en) | Ad converting device | |
| JPS6128102B2 (ja) | ||
| JPH02748B2 (ja) | ||
| JP3144563B2 (ja) | 波形測定装置 | |
| JPH0736405A (ja) | 表示装置の階調補正方式 | |
| EP0191478B1 (en) | Measurement circuit for evaluating a digital-to-analog converter | |
| US4758781A (en) | DA converter testing system | |
| SU1133691A1 (ru) | Устройство дл коррекции нелинейности строчной развертки | |
| JPH06291658A (ja) | Ａ／ｄ変換器 | |
| JP3316098B2 (ja) | ビデオ用ａｄコンバータの試験装置及びその試験方法 | |
| JP2904302B2 (ja) | 画像処理装置 | |
| JP3121854B2 (ja) | アブソリュート信号発生方法 | |
| JPH05276042A (ja) | アナログ・ディジタル変換装置 | |
| JP2812322B2 (ja) | Ｄ／ａ変換器の試験方法及びその装置 | |
| JP2625757B2 (ja) | 画像表示装置 | |
| SU1524173A1 (ru) | Устройство дл измерени динамических характеристик цифроаналоговых преобразователей | |
| JPH0388504A (ja) | 任意波形発生器 | |
| SU1176348A1 (ru) | Устройство дл воспроизведени нелинейных функций | |
| JP2901826B2 (ja) | 波形表示装置 | |
| JPS5937730A (ja) | アナログ・デジタル変換器の出力信号の処理方法 | |
| JPH0740219Y2 (ja) | 任意波形発生器 | |
| JPH0630445B2 (ja) | Ｄ／ａ変換器の試験方法 | |
| JPH0483174A (ja) | ディジタルオシロスコープ | |
| JPS62254572A (ja) | 走査信号発生回路 | |
| JP3398087B2 (ja) | サンプル＆ホールドパルスの位相調整方法および位相調整装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |