JPH05112036A - 画像形成装置 - Google Patents

Abstract

(57)【要約】 【目的】 中間調の再現に優れたレーザビームプリンタ
などの画像形成装置を低コストで提供することにある。 【構成】 画像形成タイミング制御ブロツク１０８で、
外部機器５０１から送られてきたデイジタル画像データ
Ｖｉｄｅｏを、デイジタルデータのままγ補正しする。
γ補正されたデイジタル画像データは、画像形成タイミ
ング制御ブロツク１０８で、１画素形成区間の１／２５
６以下の精度でＰＷＭされたレーザドライバ駆動パルス
信号ＬＯＮとなる。ＬＯＮは画像形成ブロツク１０９に
送られ、画像を形成する。 【効果】 Ｄ／Ａ変換された画像データをγ補正しない
ので、丸め誤差によるレーザＯＮ／ＯＦＦ制御のダイナ
ミツクレンジ低下が発生せず、またデイザ処理もしない
ので、中間調の再現に優れたレーザビームプリンタなど
を低コストで実現できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は画像形成装置に関するも
のであり、特に中間調を再現する画像形成装置に関する
ものである。

【０００２】

【従来の技術】従来、中間調再現方式として、（１）デ
イジタル入力画像データをＤ／Ａ変換し、基準三角波信
号とＤ／Ａ変換された入力画像データとを比較して、レ
ーザのＯＮ／ＯＦＦ時間を制御し印刷するＰＷＭ方式
と、（２）プリンタの解像度を高くし、さらに、プリン
タが一画素を形成するためのクロツクよりも高い周波数
のクロツクで、デイジタル入力画像データをデイザ（Ｄ
ｉｔｈｅｒ）処理を施して印刷する方法などがあつた。

【０００３】

【発明が解決しようとしている課題】しかし、上記従来
例における中間調再現には次のような問題点があつた。
即ち、上記（１）においては、デイジタル入力画像デー
タをＤ／Ａ変換しγ補正すると丸め誤差によつて、実際
に制御できるレーザのＯＮ／ＯＦＦ時間のダイナミツク
レンジが低下し、中間調が充分に再現されない欠点があ
つた。

【０００４】また、上記（２）においては、階調数を高
くするには高い周波数のデイザ処理用クロツクを必要と
し、回路のコストが高くなるとともに、回路素子の動作
速度の限界から階調数が制限された。また、回路のコス
トおよび動作速度を抑えて階調数を高くした場合は、解
像度を下げなければならないという欠点があつた。

【０００５】

【課題を解決するための手段】本発明は、前記の課題を
解決することを目的としたもので、前記の課題を解決す
る一手段として以下の構成を備える。中間調を再現する
画像形成装置であつて、１画素形成区間を複数分割した
第１の区間をより小さい第２の区間に複数分割する分割
手段と、前記第２の区間の一つを該画素の開始とし前記
第２の区間の他の一つを該画素の終了とする区間設定手
段とを備える画像形成装置とする。

【０００６】

【作用】以上の構成によつて、中間調再現に優れた低コ
ストの画像形成装置を提供できる。

【０００７】

【実施例】以下、図面を参照して本発明に係る一実施例
を詳細に説明する。

【０００８】

【第１実施例】図１は本実施例の構成例を示すブロツク
図である。図１において、５０１は外部機器で、画像形
成装置１０２を制御する。例えばイメージ・スキヤナな
どから読み込んだデイジタル画像データを、一旦、外部
機器５０１の内部のメモリ５０２に記憶し、外部機器５
０１はメモリ５０２に記憶したデイジタル画像データ
に、例えばウインドウ処理や移動処理などの画像処理を
施した後、デイジタル画像データ２０２を画像形成装置
１０２に伝送する。

【０００９】１０３は画像メモリ制御ブロツクで、例え
ばダブル・ライン・バツフアを構成し、外部機器５０１
と画像形成装置１０２間の画像伝送の際の主走査の同期
をとるために、外部機器５０１から伝送されたデイジタ
ル画像データを一旦記憶する。画像伝送のタイミングチ
ヤート例を図２に示す。図１および図２において、ＶＣ
ＬＫはデイジタル画像データを外部機器５０１から画像
形成装置１０２に伝送するための画像伝送クロツク、Ｌ
ＳＹＮＣは画像形成装置１０２の副走査同期信号、ＶＥ
は画像１ページ分の有効領域を示す垂直画像有効信号、
ＨＥは１主走査の画像有効領域を示す水平画像有効信号
である。

【００１０】図１の２０１は通信線であり、コマンドを
外部機器５０１から画像形成装置１０２へ、画像形成装
置１０２のステータスを外部機器５０１へ伝送する。１
０４は通信制御ブロツクで、外部機器５０１と画像形成
装置１０２との通信を行う。１０５はＣＰＵで、画像形
成装置１０２の一連の制御シーケンスを司る。１０６は
ＲＯＭで、制御シーケンスプログラムが格納されてい
る。１０７はＲＡＭで、制御シーケンスの作業用であ
る。

【００１１】１０８は画像形成タイミング制御ブロツク
で、詳細は後述するが、画像メモリ制御ブロツク１０３
から供給されたデイジタル画像データＶｉｄｅｏからレ
ーザドライバ駆動信号ＬＯＮを生成する。１０９は画像
形成ブロツクで、電子写真プロセスに関係するレーザ光
源，レーザドライバ，感光ドラム，転写ドラムなどを制
御し、入力されたＬＯＮにより画像を形成する。

【００１２】１１０は主走査制御ブロツクで、レーザ走
査のためのポリゴン・スキヤナの制御と主走査の開始を
示すＢＤ（ビーム・デテクト）信号を発生する。１１１
は副走査制御ブロツクで、紙搬送制御と感光ドラム，転
写ドラムなどの回転制御を行う。１１２はシーケンス・
タイミング発生回路で、画像形成装置１０２の一連の制
御シーケンスのタイミング信号を発生する。

【００１３】また、２０３はタイミング信号線、２０４
はアドレスバス、２０５はデータバスである。図１の画
像形成タイミング制御ブロツク１０８の詳細な構成例を
図３，図４に示す。図３，図４において、３０１はラツ
チ回路ａで、画像メモリ制御ブロツク１０３より供給さ
れたＶｉｄｅｏをラツチし、デイジタル画像データＶｉ
ｄｅｏ’を出力する。

【００１４】３０３はγ補正テーブルを格納するＲＡＭ
で、ＣＰＵ１０５によつてγ補正テーブルが設定され、
入力されたＶｉｄｅｏ’がγ補正され出力される。３０
２はマルチプレクサ（ＭＰＸ）で、ＣＰＵ１０５から送
られてくるγ補正テーブルのアドレス情報と、ラツチ回
路ａ３０１から送られてくるＶｉｄｅｏ’とを切り換え
てＲＡＭ３０３に供給する。

【００１５】３０４と３１５はラツチ回路ｂとラツチ回
路ｃで、ＲＡＭ３０３でγ補正されたデイジタル画像デ
ータをラツチし、それぞれデイジタル画像データＶｉｄ
ｅｏ１とデイジタル画像データＶｉｄｅｏ２を出力す
る。なお、Ｖｉｄｅｏ１とＶｉｄｅｏ２は同値で位相が
異なる。３０５はバツフア回路で、データバス２０５と
ＲＡＭ３０３，ラツチ回路ｂ３０４，ラツチ回路ｃ３１
５との電気的な接続／非接続を行う。

【００１６】３０６はタイミング信号発生回路で、入力
されたＶｉｄｅｏ１，Ｖｉｄｅｏ２の示す濃度に合わせ
て、ＬＯＮのパルス幅を粗調するためのタイミング信号
Ｓ−ＴＲＧ，Ｅ−ＴＲＧを出力する。３１４はタイミン
グ信号設定回路で、画素中心を移動するために、タイミ
ング信号発生回路３０６の出力タイミングを設定する。

【００１７】３０７は遅延時間算出回路で、Ｖｉｄｅｏ
１，Ｖｉｄｅｏ２の示す濃度に合わせて、ＬＯＮのパル
ス幅を微調するための遅延時間信号Ｓ−ＤＡＴＡ，Ｅ−
ＤＡＴＡを出力する。３０８はレベル変換回路ａであ
り、Ｓ−ＴＲＧ，Ｅ−ＴＲＧをＴＴＬレベルからＥＣＬ
レベルに変換し、タイミング信号Ｓ−ＴＲＧ’，Ｅ−Ｔ
ＲＧ’を出力する。

【００１８】３０９と３１０は遅延発生回路ａと遅延発
生回路ｂであり、Ｓ−ＴＲＧ’，Ｅ−ＴＲＧ’を受け、
Ｓ−ＤＡＴＡ，Ｅ−ＤＡＴＡが示す遅延時間が経過後、
パルス信号Ｓ−ＣＬＫ，Ｅ−ＣＬＫを出力する。なお本
実施例では遅延発生回路として、例えば、デイジタル・
プログラマブル遅延発生器ＡＤ９５００などを使用す
る。

【００１９】３１１はフリツプ・フロツプＦ／Ｆで、Ｓ
−ＣＬＫの立上りと次のＥ−ＣＬＫの立上りまでの間
（時間幅Ｔｗ）にレーザドライバ駆動信号ＬＯＮ’を出
力する。ＥＣＬレベルのＬＯＮ’は、レベル変換回路ｂ
３１２でＴＴＬレベルのＬＯＮに変換された後、画像形
成ブロツク１０９に送られる。３１３はタイミング発生
回路で、画像形成タイミング制御ブロツク１０８の動作
タイミングを発生する。

【００２０】次に、本実施例のγ補正例の詳細な説明を
行う。まず図５は本実施例のγ補正の一例を示す図で、
横軸ｘは補正前のデイジタル画像データの濃度を、縦軸
ｙは補正後のデイジタル画像データの濃度を表す。補正
前のデイジタル画像データはＲＡＭ３０３に入力される
Ｖｉｄｅｏ’に、補正後のデイジタル画像データはＲＡ
Ｍ３０３から出力されたＶｉｄｅｏ１，Ｖｉｄｅｏ２に
相当する。ＲＡＭ３０３に入力されたＶｉｄｅｏ’は、
Ｖｉｄｅｏ’の示す濃度が０〜Ａｘ，Ａｘ〜Ｂｘ，Ｂｘ
〜Ｃｘ，Ｃｘ〜Ｄｘの範囲に応じて、それぞれ０〜Ａ
ｙ，Ａｙ〜Ｂｙ，Ｂｙ〜Ｃｙ，Ｃｙ〜Ｄｙの範囲の濃度
にγ補正され、Ｖｉｄｅｏ１，Ｖｉｄｅｏ２となる。

【００２１】次に、本実施例のＰＷＭ方式例の詳細な説
明を行う。図６はＳ−ＴＲＧ，Ｅ−ＴＲＧのタイミング
チヤート例で、φは１画素を形成するためのクロツク信
号を示し、８φは画素中心ａを基準に１画素を８等分す
るための、クロツク信号φの８倍の周波数のクロツク信
号である。また（イ），（ロ），（ハ），（ニ）はＳ−
ＴＲＧ，Ｅ−ＴＲＧの出力例を示し、タイミング信号発
生回路３０６に入力されたＶｉｄｅｏ１，Ｖｉｄｅｏ２
の示す濃度が高いときはＬＯＮのパルス幅Ｔｗを拡げる
ために、Ｓ−ＴＲＧとＥ−ＴＲＧとの間隔が拡げる。逆
に、Ｖｉｄｅｏ１，Ｖｉｄｅｏ２の示す濃度が低いとき
はＬＯＮのパルス幅Ｔｗを狭めるために、Ｓ−ＴＲＧと
Ｅ−ＴＲＧとの間隔を狭める。例えば、Ｖｉｄｅｏ１，
Ｖｉｄｅｏ２が０〜Ａｙのときは（イ）の出力例とな
り、Ｓ−ＴＲＧの立上りとＥ−ＴＲＧの立上りは、１画
素形成区間を８分割した１ブロツク（以下「１分割ブロ
ツク」と呼ぶ）ずれる。以下、Ｖｉｄｅｏ１，Ｖｉｄｅ
ｏ２が、Ａｙ〜Ｂｙのときは（ロ）で３分割ブロツクず
れた、Ｂｙ〜Ｃｙのときは（ハ）で５分割ブロツクずれ
た、Ｃｙ〜Ｄｙのときは（ニ）で７分割ブロツクずれた
出力例となる。

【００２２】さらにＬＯＮのパルス幅Ｔｗを、遅延時間
算出回路３０７の出力Ｓ−ＤＡＴＡ，Ｅ−ＤＡＴＡによ
つて微調する。遅延時間算出回路３０７は入力されたＶ
ｉｄｅｏ１，Ｖｉｄｅｏ２の示す濃度に応じてＳ−ＤＡ
ＴＡ，Ｅ−ＤＡＴＡを出力する。Ｓ−ＤＡＴＡはＬＯＮ
の立上りを、１分割ブロツク分の時間ｔ以内で遅らせる
ための信号であり、Ｅ−ＤＡＴＡはＬＯＮの立下がり
を、１分割ブロツク分の時間ｔ以内で遅らせるための信
号である。Ｓ−ＤＡＴＡによつてＬＯＮの立上りが遅れ
る時間をｔ１とし、Ｅ−ＤＡＴＡによつてＬＯＮの立下
がりが遅れる時間をｔ２とすると、ｔ１とｔ２の和は１
分割ブロツクの時間ｔに常に等しく（ｔ１＋ｔ２＝ｔ）
なるように設定される。即ち、ＬＯＮのパルス幅Ｔｗと
遅延時間ｔ１，ｔ２の関係は次式で表される。

【００２３】Ｔｗ＝ｎｔ−ｔ１＋ｔ２ ただし、ｎ＝１，３，５，７ ｔ＝ｔ１＋ｔ２ 従つて遅延時間算出回路３０７によるＬＯＮのパルス幅
Ｔｗの微調範囲は次式で表される。

【００２４】（ｎ−１）ｔ≦Ｔｗ≦（ｎ＋１）ｔ つまり、濃度が高い場合は、ｔ１を小さくしｔ２を大き
くすることでＬＯＮのパルス幅Ｔｗを拡げ、濃度が低い
場合は、ｔ１を大きくしｔ２を小さくすることでＬＯＮ
のパルス幅Ｔｗを狭めることができる。図７は遅延時間
算出回路３０７によるＬＯＮのパルス幅の微調を示した
タイミングチヤート例である。なお図７はＳ−ＴＲＧ，
Ｅ−ＴＲＧが図６に示した（ロ）の状態のときの一例で
ある。

【００２５】また、Ｓ−ＤＡＴＡ，Ｅ−ＤＡＴＡはとも
に８ビツトの信号であり、従つてＬＯＮのパルス幅Ｔｗ
を２５６段階に微調できる。次に、画像形成タイミング
制御ブロツク１０８の詳細な動作説明を行う。図８に画
像形成タイミング制御ブロツク１０８の動作タイミング
チヤート例を示す。画像メモリ制御ブロツク１０３から
出力されたＶｉｄｅｏは、クロツク信号φの立上りでラ
ツチ回路ａ３０１でラツチされる。

【００２６】続いて、ラツチ回路ａ３０１の出力を通過
させるようにセツトされたＭＰＸ３０２により、ラツチ
回路ａ３０１の出力Ｖｉｄｅｏ’がＲＡＭ３０３へ入力
されγ補正される。ＲＡＭ３０３からの出力は、クロツ
ク信号φの立上りでラツチ回路ｂ３０４にラツチされ、
クロツク信号φの立下がりでラツチ回路ｃ３１５にラツ
チされ、それぞれＶｉｄｅｏ１，Ｖｉｄｅｏ２となる。

【００２７】タイミング信号発生回路３０６は、タイミ
ング発生回路３１３からのラツチ信号Ｖ−ＬＡＴＣＨ１
の立上りでＶｉｄｅｏ１を読込み、ラツチ信号Ｖ−ＬＡ
ＴＣＨ２の立上りでＶｉｄｅｏ２を読込み、前述したよ
うに、Ｖｉｄｅｏ１，Ｖｉｄｅｏ２の示す濃度に応じ
て、図６の（イ），（ロ），（ハ），（ニ）に例を示し
た何れかの組合わせでＳ−ＴＲＧ，Ｅ−ＴＲＧを出力す
る（図８は（ロ）の例を示す）。

【００２８】遅延時間算出回路３０７も、Ｖ−ＬＡＴＣ
Ｈ１の立上りでＶｉｄｅｏ１を読込み、Ｖ−ＬＡＴＣＨ
２の立上りでＶｉｄｅｏ２を読込み、Ｖｉｄｅｏ１とＶ
ｉｄｅｏ２の値に応じて、Ｓ−ＴＲＧ，Ｅ−ＴＲＧの立
上りからの、それぞれのＳ−ＤＡＴＡ，Ｅ−ＤＡＴＡ
（図８ではｔ１，ｔ２に相当）を算出する。ここで遅延
時間算出回路３０７は、例えばＣＰＵ１０５により変換
テーブルが設定されるＲＡＭとし、テーブル変換処理に
よりＳ−ＤＡＴＡ，Ｅ−ＤＡＴＡを得る構成とする。ま
たは、テーブル変換処理機能をＲＡＭ３０３にもたせ、
ｔ１またはｔ２の何れか一方をＲＡＭ３０３から遅延時
間算出回路３０７に供給し、遅延時間の和ｔ１＋ｔ２が
１分割ブロツクの時間ｔであること利用し、他方を遅延
時間算出回路３０７で算出してもよい。

【００２９】続いて、タイミング発生回路３１３が出力
するラツチ信号Ｓ−ＬＡＴＣＨにより、ｔ１を表すＳ−
ＤＡＴＡが遅延発生回路ａ３０９に、タイミング発生回
路３１３が出力するラツチ信号Ｅ−ＬＡＴＣＨにより、
ｔ２を表すＥ−ＤＡＴＡが遅延発生回路ｂ３１０に読み
込まれる。遅延発生回路ａ３０９はＳ−ＴＲＧをトリガ
として、遅延時間ｔ１経過後、Ｓ−ＣＬＫを出力し、遅
延発生回路ｂ３１０はＥ−ＴＲＧをトリガとして、遅延
時間ｔ２経過後、Ｅ−ＣＬＫを出力する。なお、Ｓ−Ｌ
ＡＴＣＨ，Ｅ−ＬＡＴＣＨ，Ｓ−ＤＡＴＡ，Ｅ−ＤＡＴ
ＡはＴＴＬレベルの信号、Ｓ−ＴＲＧ，Ｅ−ＴＲＧはＥ
ＣＬレベルの信号である。

【００３０】続いて、Ｆ／Ｆ３１１はＳ−ＣＬＫ，Ｅ−
ＣＬＫを受けて、図７に示すＳ−ＣＬＫの立上りから次
のＥ−ＣＬＫの立上りまでの間にパルス幅Ｔｗのレーザ
ドライバ駆動信号ＬＯＮ’（図５のＰ点に相当する濃度
の信号）を出力する。ＬＯＮ’はレベル変換回路３１２
でＴＴＬレベルに変換されＬＯＮとなり、ＬＯＮは画像
形成ブロツク１０９に送られレーザドライバを駆動す
る。レーザドライバの駆動時間は、ＬＯＮのパルス幅Ｔ
ｗで決定されるので、ＬＯＮのパルス幅Ｔｗを制御する
ことにより、形成される画像の濃度を制御することがで
きる。

【００３１】次に、タイミング信号設定回路３１４の機
能について、図９のタイミングチヤート例を参照して説
明する。タイミング信号設定回路３１４は、例えば、図
６の（イ）に示すＳ−ＴＲＧ，Ｅ−ＴＲＧを図９の
（イ）に一例を示すようなＳ−ＴＲＧ，Ｅ−ＴＲＧにす
る機能をもつている。即ち、図９の（イ）は画素中心を
ａからａ’に移動したことになる。

【００３２】ここで画素中心の移動量は外部機器５０１
の指令に基づくものであり、ＣＰＵ１０５はタイミング
信号設定回路３１４へ、ＢＤ信号に同期して、逐次、移
動量を設定する。続いて、主走査方向の画像形成が有効
になると、画素中心が設定量移動される。移動量は、分
割ブロツクを単位として、０〜７分割ブロツクまで設定
できる。なお、タイミング発生回路３１３が発生するラ
ツチ信号（Ｖ−ＬＡＴＣＨ１，Ｖ−ＬＡＴＣＨ２，Ｓ−
ＬＡＴＣＨ，Ｅ−ＬＡＴＣＨ）も画素中心の移動量に等
しい分割ブロツク分だけ移動して発生される。

【００３３】なお、図６〜図９および上述の説明では、
１画素形成区間を８分割する例について説明したが、本
実施例はこれに限定されるものではなく、任意の分割数
で実施できることはいうまでもない。また以上の説明で
は、レーザをＯＮ／ＯＦＦする制御例について述べた
が、図１０に示すようにレーザ・パワーを３値で制御す
る方法でもよい。

【００３４】また遅延発生回路ａ３０９，遅延発生回路
ｂ３１０を図１１に示す遅延回路ブロツク１２０１で置
換えてもよい。遅延回路ブロツク１２０１は、インダク
タンスで構成されるデイレイライン１２０２と、デイレ
イライン１２０２の出力を選択するセレクタ１２０３で
構成され、１画素をｍ等分した分割ブロツクを遅延回路
ブロツク１２０１でｎ等分する。

【００３５】先に述べたレーザ・パワーを３値で制御す
る方法と、遅延回路ブロツク１２０１を組合わせれば、
分割数ｎをさほど大きくすることなく、ある程度階調を
高めることができる。以上説明したように本実施例によ
れば、１画素形成区間を複数のブロツクに分割し、さら
に１分割ブロツクを２５６に区分することによつて、画
素の濃度に応じた最適なレーザＯＮ／ＯＦＦ制御が可能
である。従つて、γ補正によるダイナミツク・レンジの
低下を小さく抑え、きめ細かな中間調を表現できる。

【００３６】また、γ補正のための変換テーブルはＣＰ
Ｕ１０５により設定できるので、外部機器５０１によ
り、画像形成装置１０２の濃度補正を最適に制御するこ
とができる。また、高い周波数のデイザ処理用クロツク
が不要なので、回路のコスト上昇を抑え、かつ解像度を
下げずに階調数を高くすることができる。

【００３７】

【第２実施例】以下本発明に係る第２実施例を説明す
る。第２実施例において、第１実施例と同様な構成につ
いては同一符号を付し詳細説明を省略する。図１２は第
２実施例の構成例を示すブロツク図である。図１２にお
いて、７０１はインタフエイス制御ブロツクで、ＳＣＳ
Ｉ，ＲＳ２３２Ｃ，双方向セントロニクスなどの汎用イ
ンタフエイスを制御する。７０２はページメモリで、外
部機器５０１から送られてきた多値画像データを１ペー
ジ分記憶する。

【００３８】図１に示した構成例では、画像形成装置１
０２の画像形成レートよりも、外部機器５０１と画像形
成装置１０２の間のデイジタル画像データ伝送レートが
速くなくてはならない。しかし、図１２のような構成を
取ることにより、伝送されたデイジタル画像データをペ
ージメモリ７０２に一旦格納できるので、画像形成レー
トよりデイジタル画像データ転送レートを遅くできる。
従つて、例えばデイジタル画像データ転送レートが遅い
外部機器５０１と画像形成装置１０２を接続できる。

【００３９】以上説明したように本実施例によれば、第
１実施例と同様の効果が得られるほかに、データ転送レ
ートの遅い外部機器５０１を接続することができる。

【００４０】

【第３実施例】以下本発明に係る第３実施例を説明す
る。第３実施例において、第１実施例，第２実施例と同
様な構成については同一符号を付し詳細説明を省略す
る。図１３は第３実施例の構成例を示すブロツク図であ
る。図１３において、７０３は伸張回路で、データ圧縮
された画像データを伸張する。

【００４１】図１２に示した構成例のように、デイジタ
ル画像データ転送レートの遅い外部機器５０１の場合、
デイジタル画像データの伝送に要する時間が長くなる。
そこで、外部機器５０１で予めデイジタル画像データを
圧縮した後、画像形成装置１０２に伝送し、デイジタル
画像データの伝送時間を短縮する方法がある。本実施例
の画像形成装置１０２は、圧縮されたデイジタル画像デ
ータを受け、伸張回路７０３で圧縮されたデイジタル画
像データを伸張し、ページメモリ７０２に格納する。

【００４２】なお、ページメモリ７０２は、伸張回路８
０１の伸張レートが高ければ、ライン・バツフア・メモ
リ構成とすることも可能である。以上説明したように本
実施例によれば、第１実施例，第２実施例と同様の効果
が得られるほかに、データ圧縮を利用することで、デー
タ転送レートの遅い外部機器５０１を接続した場合で
も、データ転送レートを実効速度を向上させることがで
きる。

【００４３】さらに、副走査ごとに画素開始タイミング
と画素終了タイミングを制御できるので、スクリーン角
を施した状態で中間調表現が可能であり、例えば、フル
カラープリンタにおいて、イエロー，マゼンタ，シア
ン，ブラツクの各色ごとにスクリーン角を設定しモアレ
の少ない画像印刷が可能となる。また、イメージ・スキ
ヤナで網点画像を読み取つたデータを印刷する場合、画
素中心をランダム制御すればモアレの少ない画像表現が
可能となる。

【００４４】なお本発明は、複数の機器から構成される
システムに適用しても、１つの機器からなる装置に適用
しても良い。また本発明は、システムあるいは装置にプ
ログラムを供給することによつて達成される場合にも適
用できることはいうまでもない。

【００４５】

【発明の効果】以上説明したように本発明によれば、中
間調再現に優れた低コストの画像形成装置を提供するこ
とができる。

【図面の簡単な説明】

【図１】本発明に係る一実施例の構成例を示すブロツク
図である。

【図２】本実施例の外部機器と画像形成装置間の画像伝
送のタイミングチヤート例である。

【図３】，

【図４】本実施例の画像形成タイミング制御ブロツクの
構成例を示すブロツク図である。

【図５】本実施例のγ補正例を示す図である。

【図６】，

【図７】本実施例のＰＷＭ方式例のタイミングチヤート
例である。

【図８】本実施例の画像形成タイミング制御ブロツクの
タイミングチヤート例である。

【図９】本実施例の画素中心移動例を示す図である。

【図１０】本実施例のレーザ制御方法の一例を示す図で
ある。

【図１１】本実施例の遅延回路ブロツクの構成例を示す
ブロツク図である。

【図１２】本発明に係る第２実施例の構成例を示すブロ
ツク図である。

【図１３】本発明に係る第３実施例の構成例を示すブロ
ツク図である。

【符号の説明】

１０２ 画像形成装置 １０５ ＣＰＵ １０９ 画像形成ブロツク １０８ 画像形成タイミング制御ブロツク ３０１，３０４，３１５ ラツチ回路 ３０２ マルチプレクサ（ＭＰＸ） ３０３ ＲＡＭ ３０６ タイミング信号発生回路 ３０７ 遅延時間算出回路 ３０８，３１２ レベル変換回路 ３０９，３１０ 遅延発生回路 ３１１ フリツプ・フロツプ（Ｆ／Ｆ） ３１４ タイミング信号設定回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 中間調を再現する画像形成装置であつ
   て、 １画素形成区間を複数の第１の区間に分割する第１の分
   割手段と、 前記第１の分割手段により分割された一つの区間をより
   小さい複数の第２の区間に分割する第２の分割手段と、 前記第１の区間の一つから他の一つまでを画素形成区間
   とする第１の区間設定手段と、 前記第１の区間設定手段が画素形成の開始として設定し
   た前記第１の区間に含まれる前記第２の区間の一つから
   前記第１の区間設定手段が該画素形成の終了として設定
   した前記第１の区間に含まれる前記第２の区間の一つま
   でを画素形成区間とする第２の区間設定手段とを備え、 前記第２の区間設定手段により設定された画素形成区間
   を用いることを特徴とする画像形成装置。
2. 【請求項２】 請求項１記載の画像形成装置において、 画素の濃度に基づき前記第１の区間設定手段と前記第２
   の区間設定手段が該画素の形成区間幅を設定することを
   特徴とする画像形成装置。
3. 【請求項３】 請求項１記載の画像形成装置において、 前記第１の区間の幅と前記第２の区間の幅とはそれぞれ
   の分割手段によつて独立に設定できることを特徴とする
   画像形成装置。