JPH0510993A - 位相差計測装置 - Google Patents
位相差計測装置Info
- Publication number
- JPH0510993A JPH0510993A JP16675891A JP16675891A JPH0510993A JP H0510993 A JPH0510993 A JP H0510993A JP 16675891 A JP16675891 A JP 16675891A JP 16675891 A JP16675891 A JP 16675891A JP H0510993 A JPH0510993 A JP H0510993A
- Authority
- JP
- Japan
- Prior art keywords
- phase difference
- circuit
- outputs
- output
- lag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measuring Phase Differences (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【目的】 計測範囲の制限をなくし、被測定信号の１周
期を応答速度とする位相差計測装置を提供する。 【構成】 被測定信号Ａ１，Ａ２を各々波形整形器１，
２で矩形波Ｖ１，Ｖ２に変換し、論理和回路３により排
他的論理和をとって位相差分のパルスＶ３を作る。Ｖ３
を基準クロックパルスでカウントし（カウンタ６）、位
相差をデジタル値として得る。進み遅れ判別器９は位相
の進み遅れを符号で表し、信号処理部７は上記カウント
値と位相の進み遅れ符号とを位相差計測値として出力す
る。
期を応答速度とする位相差計測装置を提供する。 【構成】 被測定信号Ａ１，Ａ２を各々波形整形器１，
２で矩形波Ｖ１，Ｖ２に変換し、論理和回路３により排
他的論理和をとって位相差分のパルスＶ３を作る。Ｖ３
を基準クロックパルスでカウントし（カウンタ６）、位
相差をデジタル値として得る。進み遅れ判別器９は位相
の進み遅れを符号で表し、信号処理部７は上記カウント
値と位相の進み遅れ符号とを位相差計測値として出力す
る。
Description
【０００１】
【産業上の利用分野】本発明は位相差計測装置に関する
ものである。
ものである。
【０００２】
【従来の技術】従来の位相差計測装置の構成を図３に示
し、その測定原理を図３および図４に基づいて説明す
る。位相差の異なる２入力Ａ１，Ａ２を波形整形器１
０，１１で矩形波Ｖ１，Ｖ２に変換し、排他的論理和回
路１３で位相のずれの部分Ｖ３を検出する。遅延回路１
２にてＶ１の遅延波形Ｖ４を生成する。またＶ１，Ｖ２
を入力としＶ１に対してＶ２が進んでいる時Ｈ（レベル
がハイのこと、以下同様）を、遅れている時Ｌ（レベル
がロウのこと、以下同様）を出力する進み遅れ判別回路
１４を設ける。前記排他的論理和回路１３，遅延回路１
２，進み遅れ判別回路１４の出力を入力とする論理回路
１５から２０により、Ａ１よりＡ２が進んでいる場合は
Ｖ５に位相差分の出力パルスを出力しＶ６にＬを出力す
る。逆にＡ２よりＡ１が進んでいる場合はＶ６に位相差
分の出力パルスを出力しＶ５にＬを出力する。Ｖ５，Ｖ
６をそれぞれ積分回路２１，２２にて積分し、Ａ／Ｄ変
換器２３にてデジタル信号に変換し、信号処理部２４に
て位相差を演算にて求める。
し、その測定原理を図３および図４に基づいて説明す
る。位相差の異なる２入力Ａ１，Ａ２を波形整形器１
０，１１で矩形波Ｖ１，Ｖ２に変換し、排他的論理和回
路１３で位相のずれの部分Ｖ３を検出する。遅延回路１
２にてＶ１の遅延波形Ｖ４を生成する。またＶ１，Ｖ２
を入力としＶ１に対してＶ２が進んでいる時Ｈ（レベル
がハイのこと、以下同様）を、遅れている時Ｌ（レベル
がロウのこと、以下同様）を出力する進み遅れ判別回路
１４を設ける。前記排他的論理和回路１３，遅延回路１
２，進み遅れ判別回路１４の出力を入力とする論理回路
１５から２０により、Ａ１よりＡ２が進んでいる場合は
Ｖ５に位相差分の出力パルスを出力しＶ６にＬを出力す
る。逆にＡ２よりＡ１が進んでいる場合はＶ６に位相差
分の出力パルスを出力しＶ５にＬを出力する。Ｖ５，Ｖ
６をそれぞれ積分回路２１，２２にて積分し、Ａ／Ｄ変
換器２３にてデジタル信号に変換し、信号処理部２４に
て位相差を演算にて求める。
【０００３】なお、図４は図３における各部の入力電
圧，出力電圧の各波形を示している。
圧，出力電圧の各波形を示している。
【０００４】
【発明が解決しようとする課題】従来の位相差計測装置
では、位相差のパルス信号を生成するのに遅延回路を設
けていたので、計測値に上限があった。さらに、積分回
路というアナログ回路を使用していたので応答が遅く、
また調整も必要であった。
では、位相差のパルス信号を生成するのに遅延回路を設
けていたので、計測値に上限があった。さらに、積分回
路というアナログ回路を使用していたので応答が遅く、
また調整も必要であった。
【０００５】本発明は計測範囲の制限をなくし、応答速
度も被測定信号の１周期とし、また回路の無調整化を実
現した位相差計測装置を提供することを目的としてい
る。
度も被測定信号の１周期とし、また回路の無調整化を実
現した位相差計測装置を提供することを目的としてい
る。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に本発明の位相差計測装置は、第１および第２の交流入
力を矩形波Ｖ１およびＶ２に変換する第１および第２の
波形整形器と、このＶ１とＶ２を入力とする排他的論理
和回路と、この排他的論理和回路の出力とＶ１を入力と
してＶ１とＶ２の位相差Ｖ３を出力する第１の論理積回
路と、基準クロックパルス発生器と、基準クロックパル
スとＶ３を入力として位相差Ｖ３の期間に含まれる基準
クロックパルスを出力する第２の論理積回路と、この出
力された基準クロックパルスをカウントするカウンタ
と、このカウンタを１周期ごとにリセットする手段と、
Ｖ１とＶ２を入力とし両者の進み遅れの関係を符号で出
力する進み遅れ判別器とを備え、上記カウンタのカウン
ト値および進み遅れ判別器の出力を第１および第２の交
流入力の位相差計測値として出力している。
に本発明の位相差計測装置は、第１および第２の交流入
力を矩形波Ｖ１およびＶ２に変換する第１および第２の
波形整形器と、このＶ１とＶ２を入力とする排他的論理
和回路と、この排他的論理和回路の出力とＶ１を入力と
してＶ１とＶ２の位相差Ｖ３を出力する第１の論理積回
路と、基準クロックパルス発生器と、基準クロックパル
スとＶ３を入力として位相差Ｖ３の期間に含まれる基準
クロックパルスを出力する第２の論理積回路と、この出
力された基準クロックパルスをカウントするカウンタ
と、このカウンタを１周期ごとにリセットする手段と、
Ｖ１とＶ２を入力とし両者の進み遅れの関係を符号で出
力する進み遅れ判別器とを備え、上記カウンタのカウン
ト値および進み遅れ判別器の出力を第１および第２の交
流入力の位相差計測値として出力している。
【０００７】
【作用】本発明は上記した構成で、位相差の計測範囲を
−１８０°から＋１８０°まで全範囲測定可能とし、応
答速度も被測定信号の１周期とし、また回路のデジタル
化により無調整化を実現した。
−１８０°から＋１８０°まで全範囲測定可能とし、応
答速度も被測定信号の１周期とし、また回路のデジタル
化により無調整化を実現した。
【０００８】
【実施例】以下、本発明の実施例を図１および図２に沿
って詳細に説明する。二つの被測定信号第１および第２
の交流入力Ａ１，Ａ２をそれぞれ第１および第２の波形
整形器１，２に入力する。波形整形器１，２は入力信号
が正の時Ｈを、負の時Ｌを出力するもので、被測定信号
Ａ１，Ａ２はそれぞれ矩形波Ｖ１，Ｖ２に変換される。
このような波形整形器１，２は例えば０Ｖを基準電圧と
するコンパレータにて構成される。排他的論理和回路３
と第１の論理積回路４でＶ１，Ｖ２よりＡ１，Ａ２の位
相差に相当する位相差パルスＶ３を生成する。基準クロ
ックパルス発生器８からの基準クロックパルスＣＫと位
相差パルスＶ３を第２の論理積回路５に入力しその出力
Ｖ４をカウンタ６に入力して位相差Ｖ３をＶ３中に含ま
れたクロックパルスをカウントしたデジタル値に変換す
る。カウンタ６によるクロックパルスのカウントはＶ１
の立ち下がりで終了するので、信号処理部７ではＶ１の
立ち下がり後、カウンタ６のカウント値を取り込み、あ
る比例定数を掛けて位相差を算出し位相計測値として出
力する。その後次のカウント開始前にカウンタ６をリセ
ットする。この信号処理部７の構成の一例としてはハー
ドウェアをマイクロコンピュータにて構成し上記処理を
ソフトウェアによって行うようにしてもよい。
って詳細に説明する。二つの被測定信号第１および第２
の交流入力Ａ１，Ａ２をそれぞれ第１および第２の波形
整形器１，２に入力する。波形整形器１，２は入力信号
が正の時Ｈを、負の時Ｌを出力するもので、被測定信号
Ａ１，Ａ２はそれぞれ矩形波Ｖ１，Ｖ２に変換される。
このような波形整形器１，２は例えば０Ｖを基準電圧と
するコンパレータにて構成される。排他的論理和回路３
と第１の論理積回路４でＶ１，Ｖ２よりＡ１，Ａ２の位
相差に相当する位相差パルスＶ３を生成する。基準クロ
ックパルス発生器８からの基準クロックパルスＣＫと位
相差パルスＶ３を第２の論理積回路５に入力しその出力
Ｖ４をカウンタ６に入力して位相差Ｖ３をＶ３中に含ま
れたクロックパルスをカウントしたデジタル値に変換す
る。カウンタ６によるクロックパルスのカウントはＶ１
の立ち下がりで終了するので、信号処理部７ではＶ１の
立ち下がり後、カウンタ６のカウント値を取り込み、あ
る比例定数を掛けて位相差を算出し位相計測値として出
力する。その後次のカウント開始前にカウンタ６をリセ
ットする。この信号処理部７の構成の一例としてはハー
ドウェアをマイクロコンピュータにて構成し上記処理を
ソフトウェアによって行うようにしてもよい。
【０００９】位相の進み遅れについてはＶ１よりＶ２が
進んでいる時はＨ、逆の時はＬを出力する進み遅れ判別
器９の出力信号により信号処理部７で判断し、位相差に
正負符号を付加して出力する。ここではＶ１をＣＫ入
力、Ｖ２をＤ入力とし、Ｖ１の立ち上がり時にＶ２がＨ
であればＨ、ＬであればＬを出力するＤフリップフロッ
プにて構成した例を示す。なお、被測定信号の位相差の
変動や被測定信号のノイズ等により測定値が安定しない
場合は毎回の位相差の平均値を求めて位相計測値として
もよい。なお、図２は図１における各部の入力電圧，出
力電圧の波形図である。
進んでいる時はＨ、逆の時はＬを出力する進み遅れ判別
器９の出力信号により信号処理部７で判断し、位相差に
正負符号を付加して出力する。ここではＶ１をＣＫ入
力、Ｖ２をＤ入力とし、Ｖ１の立ち上がり時にＶ２がＨ
であればＨ、ＬであればＬを出力するＤフリップフロッ
プにて構成した例を示す。なお、被測定信号の位相差の
変動や被測定信号のノイズ等により測定値が安定しない
場合は毎回の位相差の平均値を求めて位相計測値として
もよい。なお、図２は図１における各部の入力電圧，出
力電圧の波形図である。
【００１０】
【発明の効果】以上の説明で明らかなように本発明によ
れば、−１８０°から＋１８０°までフルレンジ測定が
可能で、応答速度も被測定信号の１周期で、また回路の
デジタル化により調整不要な位相差計測装置を実現でき
る。
れば、−１８０°から＋１８０°までフルレンジ測定が
可能で、応答速度も被測定信号の１周期で、また回路の
デジタル化により調整不要な位相差計測装置を実現でき
る。
【図１】本発明の実施例における位相差計測装置のブロ
ック回路図
ック回路図
【図２】同位相差計測装置における各部の電圧波形図
【図３】従来の位相差計測装置のブロック回路図
【図４】同位相差計測装置における各部の電圧波形図
１ 第１の波形整形器 ２ 第２の波形整形器 ３ 排他的論理和回路 ４ 第１の論理積回路 ５ 第２の論理積回路 ６ カウンタ ７ 信号処理部（カウンタをリセットする手段） ８ 基準クロックパルス発生器 ９ 進み遅れ判別器 Ａ１ 第１の交流入力 Ａ２ 第２の交流入力
Claims (1)
- 【特許請求の範囲】 【請求項１】第１および第２の交流入力を矩形波Ｖ１お
よびＶ２に変換する第１および第２の波形整形器と、こ
のＶ１とＶ２を入力とする排他的論理和回路と、この排
他的論理和回路の出力とＶ１を入力としてＶ１とＶ２の
位相差Ｖ３を出力する第１の論理積回路と、基準クロッ
クパルス発生器と、基準クロックパルスとＶ３を入力と
して位相差Ｖ３の期間に含まれる基準クロックパルスを
出力する第２の論理積回路と、この出力された基準クロ
ックパルスをカウントするカウンタと、このカウンタを
１周期ごとにリセットする手段と、Ｖ１とＶ２を入力と
し両者の進み遅れの関係を符号で出力する進み遅れ判別
器とを備え、上記カウンタのカウント値および進み遅れ
判別器の出力を第１および第２の交流入力の位相差計測
値として出力する位相差計測装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3166758A JP3052441B2 (ja) | 1991-07-08 | 1991-07-08 | 位相差計測装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3166758A JP3052441B2 (ja) | 1991-07-08 | 1991-07-08 | 位相差計測装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0510993A true JPH0510993A (ja) | 1993-01-19 |
| JP3052441B2 JP3052441B2 (ja) | 2000-06-12 |
Family
ID=15837180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3166758A Expired - Fee Related JP3052441B2 (ja) | 1991-07-08 | 1991-07-08 | 位相差計測装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3052441B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008281498A (ja) * | 2007-05-14 | 2008-11-20 | Oki Electric Ind Co Ltd | 位相差計測回路 |
| JP2009282047A (ja) * | 2009-09-01 | 2009-12-03 | Mitsubishi Electric Corp | 位相差検出回路および傾斜角度測定装置 |
| JP2016534698A (ja) * | 2013-08-14 | 2016-11-04 | ワイトリシティ コーポレーションＷｉｔｒｉｃｉｔｙ Ｃｏｒｐｏｒａｔｉｏｎ | インピーダンス同調 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5163665A (ja) * | 1974-11-30 | 1976-06-02 | Matsushita Electric Ind Co Ltd | |
| JPS646702A (en) * | 1987-06-29 | 1989-01-11 | Brother Ind Ltd | Pinhole detector for magnetic disc |
-
1991
- 1991-07-08 JP JP3166758A patent/JP3052441B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5163665A (ja) * | 1974-11-30 | 1976-06-02 | Matsushita Electric Ind Co Ltd | |
| JPS646702A (en) * | 1987-06-29 | 1989-01-11 | Brother Ind Ltd | Pinhole detector for magnetic disc |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008281498A (ja) * | 2007-05-14 | 2008-11-20 | Oki Electric Ind Co Ltd | 位相差計測回路 |
| JP2009282047A (ja) * | 2009-09-01 | 2009-12-03 | Mitsubishi Electric Corp | 位相差検出回路および傾斜角度測定装置 |
| JP2016534698A (ja) * | 2013-08-14 | 2016-11-04 | ワイトリシティ コーポレーションＷｉｔｒｉｃｉｔｙ Ｃｏｒｐｏｒａｔｉｏｎ | インピーダンス同調 |
| US11112814B2 (en) | 2013-08-14 | 2021-09-07 | Witricity Corporation | Impedance adjustment in wireless power transmission systems and methods |
| US11720133B2 (en) | 2013-08-14 | 2023-08-08 | Witricity Corporation | Impedance adjustment in wireless power transmission systems and methods |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3052441B2 (ja) | 2000-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4050747A (en) | Digital wheel speed circuit arranged to compensate for dimensional irregularities of sensor rotor member | |
| JPH0510993A (ja) | 位相差計測装置 | |
| US3534257A (en) | Noise reduced signal conversion apparatus | |
| JPH0510992A (ja) | 位相差計測装置 | |
| JP3271323B2 (ja) | 時間測定回路 | |
| JP3365913B2 (ja) | 位置検出装置 | |
| JP2570422B2 (ja) | 直流電流測定方法 | |
| JPS62254069A (ja) | 電力変換装置の電圧，電流検出方式 | |
| JP3068039B2 (ja) | 同期判定装置 | |
| JP2946675B2 (ja) | ヘテロダイン干渉計用高速位相差測定装置 | |
| Abdul-Karim et al. | A digital power-factor meter design based on binary rate multiplication techniques | |
| JP2007040742A (ja) | ジッタ測定装置 | |
| JP2550987B2 (ja) | 信号勾配測定器 | |
| JP2005134210A (ja) | 交流電力計及び交流電力量計 | |
| JPS61157118A (ja) | Ａｄ変換装置 | |
| JPH0318950Y2 (ja) | ||
| JP2570458B2 (ja) | 直流電流測定方法 | |
| JP2690410B2 (ja) | アナログ・デジタル変換回路 | |
| RU2024883C1 (ru) | Измеритель фазы сигналов | |
| JPH0249573Y2 (ja) | ||
| JPH06174764A (ja) | 電圧検出器 | |
| SU748868A1 (ru) | Способ экспериментального определени динамических характеристик преобразователей напр жение-частота | |
| JPH04320974A (ja) | パルス幅計測装置 | |
| JP2917278B2 (ja) | 位相差検出回路 | |
| JPS6166912A (ja) | 位置検出誤差補正装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |