JPH05109888A - Ｓｏｉ基板の製造方法 - Google Patents
Ｓｏｉ基板の製造方法Info
- Publication number
- JPH05109888A JPH05109888A JP26487391A JP26487391A JPH05109888A JP H05109888 A JPH05109888 A JP H05109888A JP 26487391 A JP26487391 A JP 26487391A JP 26487391 A JP26487391 A JP 26487391A JP H05109888 A JPH05109888 A JP H05109888A
- Authority
- JP
- Japan
- Prior art keywords
- type silicon
- silicon layer
- layer
- substrate
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Recrystallisation Techniques (AREA)
- Element Separation (AREA)
- Weting (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 安価で汚染が無く、均一なＳＯＩ基板の製造
方法を提供するにある。 【構成】 ＳＯＩ基板の製造方法において、ｎ形の基板
２０１上にエピタキシャル成長層よりなるｐ形シリコン
層を形成する工程。該ｐ形シリコン層に島状に少なくと
も１個設けられたｎ形シリコン層２０３を形成する工
程。前記基板を沸化水素酸２０４に浸け、光２０５を照
射し、前記ｐ形シリコン層を多孔質化する工程。該多孔
質化したｐ形シリコン層２０６を酸化する工程。を具備
したもの。
方法を提供するにある。 【構成】 ＳＯＩ基板の製造方法において、ｎ形の基板
２０１上にエピタキシャル成長層よりなるｐ形シリコン
層を形成する工程。該ｐ形シリコン層に島状に少なくと
も１個設けられたｎ形シリコン層２０３を形成する工
程。前記基板を沸化水素酸２０４に浸け、光２０５を照
射し、前記ｐ形シリコン層を多孔質化する工程。該多孔
質化したｐ形シリコン層２０６を酸化する工程。を具備
したもの。
Description
【０００１】
【産業上の利用分野】本発明は、安価で汚染が無く、均
一なＳＯＩ基板の製造方法に関するものである。
一なＳＯＩ基板の製造方法に関するものである。
【０００２】
【従来の技術】図９〜図１３は従来より一般に使用され
ている従来例の要部構成説明図で、例えば、特開昭５５
−１５６３３５号、特願昭５４−６３２５２号、発明の
名称「半導体装置とその製造方法」、昭和５４年５月２
４日出願、昭和５５年１２月５日出願公開に示されてい
る。
ている従来例の要部構成説明図で、例えば、特開昭５５
−１５６３３５号、特願昭５４−６３２５２号、発明の
名称「半導体装置とその製造方法」、昭和５４年５月２
４日出願、昭和５５年１２月５日出願公開に示されてい
る。
【０００３】図において、 （ａ）図９に示す如く、ｐ形シリコン基板１０１に窒化
膜１０２を形成し、レジスト１０３をマスクとして素子
間分離部の窒化膜１０２を除去する。 （ｂ）図１０に示す如く、ボロン注入によりＰ＋層１０
４を形成する。 （ｃ）図１１に示す如く、窒化膜１０２を通した水素イ
オン注入によりｎ形層１０５を形成する。 （ｄ）図１２に示す如く、沸化水素酸１０６中で白金電
極１０７を電極として、交流電源１０８により交流を印
加し、陽極化成処理して、基板１０１のｐ形層を多孔質
化して多孔質化層１０９を形成する。 （ｅ）図１３に示す如く、多孔質化層１０９を酸化して
酸化層１１１とする。
膜１０２を形成し、レジスト１０３をマスクとして素子
間分離部の窒化膜１０２を除去する。 （ｂ）図１０に示す如く、ボロン注入によりＰ＋層１０
４を形成する。 （ｃ）図１１に示す如く、窒化膜１０２を通した水素イ
オン注入によりｎ形層１０５を形成する。 （ｄ）図１２に示す如く、沸化水素酸１０６中で白金電
極１０７を電極として、交流電源１０８により交流を印
加し、陽極化成処理して、基板１０１のｐ形層を多孔質
化して多孔質化層１０９を形成する。 （ｅ）図１３に示す如く、多孔質化層１０９を酸化して
酸化層１１１とする。
【０００４】
【発明が解決しようとする課題】しかしながら、この様
な製造方法においては、 （１）半導体基板に電極を取付ける必要があり、プロセ
スが複雑になる。 （２）電極形成時に、あるいは、陽極化成時に白金など
の金属を電極に用いる為、半導体基板が汚染される可能
性がある。 （３）電界を印加するために装置が複雑になる。また、
均一な電界を掛けるための工夫が必要となる。 （４）陽極化成の厚さは、時間でコントロ―ルしなけれ
ばならず、再現性、均一性に問題がある。
な製造方法においては、 （１）半導体基板に電極を取付ける必要があり、プロセ
スが複雑になる。 （２）電極形成時に、あるいは、陽極化成時に白金など
の金属を電極に用いる為、半導体基板が汚染される可能
性がある。 （３）電界を印加するために装置が複雑になる。また、
均一な電界を掛けるための工夫が必要となる。 （４）陽極化成の厚さは、時間でコントロ―ルしなけれ
ばならず、再現性、均一性に問題がある。
【０００５】本発明は、この問題点を解決するものであ
る。本発明の目的は、安価で汚染が無く、均一な多孔質
半導体層の製造方法を提供するにある。
る。本発明の目的は、安価で汚染が無く、均一な多孔質
半導体層の製造方法を提供するにある。
【０００６】
【課題を解決するための手段】この目的を達成するため
に、本発明は、ＳＯＩ基板の製造方法において、以下の
工程を有する事を特徴とするＳＯＩ基板の製造方法を採
用した。。 （ａ）ｎ形の基板上にエピタキシャル成長層よりなるｐ
形シリコン層を形成する工程。 （ｂ）該ｐ形シリコン層に島状に少なくとも１個設けら
れたｎ形シリコン層を形成する工程。 （ｃ）前記基板を沸化水素酸に浸け、光を照射し、前記
ｐ形シリコン層を多孔質化する工程。 （ｄ）該多孔質化したｐ形シリコン層を酸化する工程。
に、本発明は、ＳＯＩ基板の製造方法において、以下の
工程を有する事を特徴とするＳＯＩ基板の製造方法を採
用した。。 （ａ）ｎ形の基板上にエピタキシャル成長層よりなるｐ
形シリコン層を形成する工程。 （ｂ）該ｐ形シリコン層に島状に少なくとも１個設けら
れたｎ形シリコン層を形成する工程。 （ｃ）前記基板を沸化水素酸に浸け、光を照射し、前記
ｐ形シリコン層を多孔質化する工程。 （ｄ）該多孔質化したｐ形シリコン層を酸化する工程。
【０００７】
【作用】以上の製造方法において、ｎ形の基板上にエピ
タキシャル成長層よりなるｐ形シリコン層を形成する。
ｐ形シリコン層に島状に少なくとも１個設けられたｎ形
シリコン層を形成する。基板を沸化水素酸に浸け、光を
照射し、ｐ形シリコン層を多孔質化する。多孔質化した
ｐ形シリコン層を酸化する。すなわち、ｐｎ接合のある
半導体基板に、光が照射された場合、空乏層で発生した
電子正孔対は、ｐｎ接合によって作られた電界によっ
て、電子はｎ形部、正孔はｐ形部へと流れ込む、一方、
ｎ形部とｐ形部とは、沸化水素酸によって短絡されて居
る為、沸化水素酸中をｐ形部からｎ形部へ電流が流れ
る。電流が流れ出すｐ形部は、多孔質半導体層化され、
流れ込むｎ形部は多孔質半導体層化されずに残る。この
多孔質半導体層に寄与する電流は、照射される光の強度
に比例する。而して、多孔質半導体層が酸化され酸化層
とされる事により島状のｎ形シリコン層は周囲の基板よ
り絶縁される。以下、実施例に基づき詳細に説明する。
タキシャル成長層よりなるｐ形シリコン層を形成する。
ｐ形シリコン層に島状に少なくとも１個設けられたｎ形
シリコン層を形成する。基板を沸化水素酸に浸け、光を
照射し、ｐ形シリコン層を多孔質化する。多孔質化した
ｐ形シリコン層を酸化する。すなわち、ｐｎ接合のある
半導体基板に、光が照射された場合、空乏層で発生した
電子正孔対は、ｐｎ接合によって作られた電界によっ
て、電子はｎ形部、正孔はｐ形部へと流れ込む、一方、
ｎ形部とｐ形部とは、沸化水素酸によって短絡されて居
る為、沸化水素酸中をｐ形部からｎ形部へ電流が流れ
る。電流が流れ出すｐ形部は、多孔質半導体層化され、
流れ込むｎ形部は多孔質半導体層化されずに残る。この
多孔質半導体層に寄与する電流は、照射される光の強度
に比例する。而して、多孔質半導体層が酸化され酸化層
とされる事により島状のｎ形シリコン層は周囲の基板よ
り絶縁される。以下、実施例に基づき詳細に説明する。
【０００８】
【実施例】図１〜図４は、本発明の一実施例の製造方法
説明図である。 （ａ）図１に示す如く、ｎ形の基板２０１上にエピタキ
シャル成長層よりなるｐ形シリコン層２０２を形成す
る。この場合は、１０５０℃の水素中で、シランＳｉＨ
4 とジボランＢ2 Ｈ6 によって、成長させる。ボロン濃
度は１０15〜１０16ｃｍ-3である。 （ｂ）図２に示す如く、ｐ形シリコン層２０２に、島状
に少なくとも１個、この場合は、３個設けられたｎ形シ
リコン層２０３を形成する。この場合は、りんイオンを
注入する。 （ｃ）図３に示す如く、基板２０１を沸化水素酸２０４
に浸け、光２０５を照射し、ｐ形シリコン層２０２を多
孔質化して多孔質化層１０６を形成する。この場合は、
テフロン容器中に入れた沸化水素酸２０４の中に基板２
０１を入れ、キセノンランプなどの強い光源にて、光２
０５を照射する。 （ｄ）図４に示す如く、多孔質化したｐ形シリコン層２
０２を酸化して、酸化層２０７を形成する。この場合
は、９００℃の炉中にて、水蒸気酸化を行う
説明図である。 （ａ）図１に示す如く、ｎ形の基板２０１上にエピタキ
シャル成長層よりなるｐ形シリコン層２０２を形成す
る。この場合は、１０５０℃の水素中で、シランＳｉＨ
4 とジボランＢ2 Ｈ6 によって、成長させる。ボロン濃
度は１０15〜１０16ｃｍ-3である。 （ｂ）図２に示す如く、ｐ形シリコン層２０２に、島状
に少なくとも１個、この場合は、３個設けられたｎ形シ
リコン層２０３を形成する。この場合は、りんイオンを
注入する。 （ｃ）図３に示す如く、基板２０１を沸化水素酸２０４
に浸け、光２０５を照射し、ｐ形シリコン層２０２を多
孔質化して多孔質化層１０６を形成する。この場合は、
テフロン容器中に入れた沸化水素酸２０４の中に基板２
０１を入れ、キセノンランプなどの強い光源にて、光２
０５を照射する。 （ｄ）図４に示す如く、多孔質化したｐ形シリコン層２
０２を酸化して、酸化層２０７を形成する。この場合
は、９００℃の炉中にて、水蒸気酸化を行う
【０００９】以上の製造方法において、ｎ形の基板２０
１上にエピタキシャル成長層よりなるｐ形シリコン層２
０２を形成する。ｐ形シリコン層２０２に、島状に少な
くとも１個、この場合は、３個設けられたｎ形シリコン
層２０３を形成する。基板２０１を沸化水素酸２０４に
浸け、光２０５を照射し、ｐ形シリコン層２０２を多孔
質化して多孔質化層０６を形成する。多孔質化したｐ形
シリコン層２０２を酸化して、酸化層２０７を形成す
る。すなわち、ｐｎ接合のある半導体基板２０１に、光
２０５が照射された場合、空乏層で発生した電子正孔対
は、ｐｎ接合によって作られた電界によって、電子はｎ
形部２０３、正孔はｐ形部２０２へと流れ込む、一方、
ｎ形部２０３とｐ形部２０２とは、沸化水素酸２０４に
よって短絡されて居る為、沸化水素酸２０４中をｐ形部
２０２からｎ形部２０３へ電流が流れる。電流が流れ出
すｐ形部２０２は、多孔質半導体層２０６化され、流れ
込むｎ形部２０３は多孔質半導体層化されずに残る。こ
の多孔質半導体層化に寄与する電流は、照射される光２
０５の強度に比例する。而して、多孔質半導体層２０６
が酸化され酸化層２０７とされる事により島状のｎ形シ
リコン層２０３は周囲の基板２０１より絶縁される。
１上にエピタキシャル成長層よりなるｐ形シリコン層２
０２を形成する。ｐ形シリコン層２０２に、島状に少な
くとも１個、この場合は、３個設けられたｎ形シリコン
層２０３を形成する。基板２０１を沸化水素酸２０４に
浸け、光２０５を照射し、ｐ形シリコン層２０２を多孔
質化して多孔質化層０６を形成する。多孔質化したｐ形
シリコン層２０２を酸化して、酸化層２０７を形成す
る。すなわち、ｐｎ接合のある半導体基板２０１に、光
２０５が照射された場合、空乏層で発生した電子正孔対
は、ｐｎ接合によって作られた電界によって、電子はｎ
形部２０３、正孔はｐ形部２０２へと流れ込む、一方、
ｎ形部２０３とｐ形部２０２とは、沸化水素酸２０４に
よって短絡されて居る為、沸化水素酸２０４中をｐ形部
２０２からｎ形部２０３へ電流が流れる。電流が流れ出
すｐ形部２０２は、多孔質半導体層２０６化され、流れ
込むｎ形部２０３は多孔質半導体層化されずに残る。こ
の多孔質半導体層化に寄与する電流は、照射される光２
０５の強度に比例する。而して、多孔質半導体層２０６
が酸化され酸化層２０７とされる事により島状のｎ形シ
リコン層２０３は周囲の基板２０１より絶縁される。
【００１０】この結果、半導体基板２０１上にｐｎ接合
部を作り、その基板２０１に、外部より光２０５を照射
する事によって、無電界で、しかもｐ形部２０２のみを
多孔質化する事が出来、この多孔質化層２０６を酸化す
る事により酸化層２０７が形成され、島状のｎ形シリコ
ン層２０３は周囲の基板２０１より絶縁される。したが
って、 （１）半導体基板２０１に、電極を取付ける必要が無
く、プロセスが単純化される。 （２）基板２０１への電極形成時に、あるいは、陽極化
成時に白金などの金属を電極に用いる必要が無いため、
半導体基板２０１が汚染される可能性が無い。 （３）電界を印加するために装置が不要となる。また、
均一な電界を掛けるための工夫が不要となる。 （４）Ｐ形シリコン層２０２はエピタキシャル成長によ
り形成されるので、厚さを容易にコントロ―ル出来、酸
化層２０７の再現性が良好である。 （５）Ｐ形シリコン層２０２は、エピタキシャル成長に
より形成されるので、薄くでき、酸化して酸化層２０７
を形成する場合に、発生する圧縮応力を小さく出来る。 図５〜図８は、本発明の他の実施例の製造方法説明図で
ある。 （ａ）図５に示す如く、ｎ形の基板３０１上にエピタキ
シャル成長層よりなるｐ形シリコン層３０２を形成す
る。この場合は、１０５０℃の水素中で、シランＳｉＨ
4 とＢ2 Ｈ6 によって、成長させる。ボロン濃度は１０
15〜１０16ｃｍ-3である。 （ｂ）図６に示す如く、ｐ形シリコン層３０２に、島状
に少なくとも１個、この場合は、３個設けられたｎ形シ
リコン層３０３を形成する。この場合は、水素をイオン
を注入する。 （ｃ）図７に示す如く、基板３０１を沸化水素酸３０４
に浸け、光３０５を照射し、ｐ形シリコン層３０２を多
孔質化して多孔質化層１０６を形成する。この場合は、
テフロン容器中に入れた沸化水素酸３０４の中に基板３
０１を入れ、キセノンランプなどの強い光源にて、光３
０５を照射する。 （ｄ）図８に示す如く、多孔質化したｐ形シリコン層３
０２を酸化して、酸化層３０７を形成する。この場合
は、９００℃の炉中にて、水蒸気酸化を行う。この場
合、７００℃以上であるので、水素イオン注入により発
生していたドナ―は消滅し、ｎ形シリコン層３０３はＰ
形となる。
部を作り、その基板２０１に、外部より光２０５を照射
する事によって、無電界で、しかもｐ形部２０２のみを
多孔質化する事が出来、この多孔質化層２０６を酸化す
る事により酸化層２０７が形成され、島状のｎ形シリコ
ン層２０３は周囲の基板２０１より絶縁される。したが
って、 （１）半導体基板２０１に、電極を取付ける必要が無
く、プロセスが単純化される。 （２）基板２０１への電極形成時に、あるいは、陽極化
成時に白金などの金属を電極に用いる必要が無いため、
半導体基板２０１が汚染される可能性が無い。 （３）電界を印加するために装置が不要となる。また、
均一な電界を掛けるための工夫が不要となる。 （４）Ｐ形シリコン層２０２はエピタキシャル成長によ
り形成されるので、厚さを容易にコントロ―ル出来、酸
化層２０７の再現性が良好である。 （５）Ｐ形シリコン層２０２は、エピタキシャル成長に
より形成されるので、薄くでき、酸化して酸化層２０７
を形成する場合に、発生する圧縮応力を小さく出来る。 図５〜図８は、本発明の他の実施例の製造方法説明図で
ある。 （ａ）図５に示す如く、ｎ形の基板３０１上にエピタキ
シャル成長層よりなるｐ形シリコン層３０２を形成す
る。この場合は、１０５０℃の水素中で、シランＳｉＨ
4 とＢ2 Ｈ6 によって、成長させる。ボロン濃度は１０
15〜１０16ｃｍ-3である。 （ｂ）図６に示す如く、ｐ形シリコン層３０２に、島状
に少なくとも１個、この場合は、３個設けられたｎ形シ
リコン層３０３を形成する。この場合は、水素をイオン
を注入する。 （ｃ）図７に示す如く、基板３０１を沸化水素酸３０４
に浸け、光３０５を照射し、ｐ形シリコン層３０２を多
孔質化して多孔質化層１０６を形成する。この場合は、
テフロン容器中に入れた沸化水素酸３０４の中に基板３
０１を入れ、キセノンランプなどの強い光源にて、光３
０５を照射する。 （ｄ）図８に示す如く、多孔質化したｐ形シリコン層３
０２を酸化して、酸化層３０７を形成する。この場合
は、９００℃の炉中にて、水蒸気酸化を行う。この場
合、７００℃以上であるので、水素イオン注入により発
生していたドナ―は消滅し、ｎ形シリコン層３０３はＰ
形となる。
【００１１】
【発明の効果】以上説明したように、本発明は、ＳＯＩ
基板の製造方法において、以下の工程を有する事を特徴
とするＳＯＩ基板の製造方法を採用した。。 （ａ）ｎ形の基板上にエピタキシャル成長層よりなるｐ
形シリコン層を形成する工程。 （ｂ）該ｐ形シリコン層に島状に少なくとも１個設けら
れたｎ形シリコン層を形成する工程。 （ｃ）前記基板を沸化水素酸に浸け、光を照射し、前記
ｐ形シリコン層を多孔質化する工程。 （ｄ）該多孔質化したｐ形シリコン層を酸化する工程。
基板の製造方法において、以下の工程を有する事を特徴
とするＳＯＩ基板の製造方法を採用した。。 （ａ）ｎ形の基板上にエピタキシャル成長層よりなるｐ
形シリコン層を形成する工程。 （ｂ）該ｐ形シリコン層に島状に少なくとも１個設けら
れたｎ形シリコン層を形成する工程。 （ｃ）前記基板を沸化水素酸に浸け、光を照射し、前記
ｐ形シリコン層を多孔質化する工程。 （ｄ）該多孔質化したｐ形シリコン層を酸化する工程。
【００１２】この結果、半導体基板上にｐｎ接合部を作
り、その基板に、外部より光を照射する事によって、無
電界で、しかもｐ形部のみを多孔質化する事が出来、こ
の多孔質化層を酸化する事により酸化層が形成され、島
状のｎ形シリコン層は周囲の基板より絶縁される。した
がって、 （１）半導体基板に電極を取付ける必要が無く、プロセ
スが単純化される。 （２）基板への電極形成時に、あるいは、陽極化成時に
白金などの金属を電極に用いる必要が無いため、半導体
基板が汚染される可能性が無い。 （３）電界を印加するために装置が不要となる。また、
均一な電界を掛けるための工夫が不要となる。 （４）Ｐ形シリコン層はエピタキシャル成長により形成
されるので、厚さを容易にコントロ―ル出来、酸化層の
再現性が良好である。 （５）Ｐ形シリコン層はエピタキシャル成長により形成
されるので、薄くでき、酸化して酸化層を形成する場合
に発生する圧縮応力を小さく出来る。
り、その基板に、外部より光を照射する事によって、無
電界で、しかもｐ形部のみを多孔質化する事が出来、こ
の多孔質化層を酸化する事により酸化層が形成され、島
状のｎ形シリコン層は周囲の基板より絶縁される。した
がって、 （１）半導体基板に電極を取付ける必要が無く、プロセ
スが単純化される。 （２）基板への電極形成時に、あるいは、陽極化成時に
白金などの金属を電極に用いる必要が無いため、半導体
基板が汚染される可能性が無い。 （３）電界を印加するために装置が不要となる。また、
均一な電界を掛けるための工夫が不要となる。 （４）Ｐ形シリコン層はエピタキシャル成長により形成
されるので、厚さを容易にコントロ―ル出来、酸化層の
再現性が良好である。 （５）Ｐ形シリコン層はエピタキシャル成長により形成
されるので、薄くでき、酸化して酸化層を形成する場合
に発生する圧縮応力を小さく出来る。
【００１３】従って、本発明によれば、安価で汚染が無
く、均一な多孔質半導体層の製造方法を実現することが
出来る。
く、均一な多孔質半導体層の製造方法を実現することが
出来る。
【図１】本発明の一実施例のエピタキシャル成長工程説
明図である。
明図である。
【図２】本発明の一実施例のｎ形シリコン形成工程説明
図である。
図である。
【図３】本発明の一実施例の陽極化成工程説明図であ
る。
る。
【図４】本発明の一実施例の酸化工程説明図である。
【図５】本発明の他の実施例のエピタキシャル成長工程
説明図である。
説明図である。
【図６】本発明の他の実施例のｎ形シリコン形成工程説
明図である。
明図である。
【図７】本発明の他の実施例の陽極化成工程説明図であ
る。
る。
【図８】本発明の他の実施例の酸化工程説明図である。
【図９】従来より一般に使用されている従来例のパタ―
ニング工程説明図である。
ニング工程説明図である。
【図１０】従来より一般に使用されている従来例のＰ＋
層工程説明図である。
層工程説明図である。
【図１１】従来より一般に使用されている従来例のｎ形
層工程説明図である。
層工程説明図である。
【図１２】従来より一般に使用されている従来例の陽極
化成工程説明図である。
化成工程説明図である。
【図１３】従来より一般に使用されている従来例の酸化
工程説明図である。
工程説明図である。
２０１…半導体基板 ２０２…ｐ形シリコン層 ２０３…ｎ形シリコン層 ２０４…沸化水素酸 ２０５…光 ２０６…多孔質化層 ２０７…酸化層 ３０１…半導体基板 ３０２…ｐ形シリコン層 ３０３…ｎ形シリコン層 ３０４…沸化水素酸 ３０５…光 ３０６…多孔質化層 ３０７…酸化層
Claims (1)
- 【請求項１】ＳＯＩ基板の製造方法において、以下の工
程を有する事を特徴とするＳＯＩ基板の製造方法。 （ａ）ｎ形の基板上にエピタキシャル成長層よりなるｐ
形シリコン層を形成する工程。 （ｂ）該ｐ形シリコン層に島状に少なくとも１個設けら
れたｎ形シリコン層を形成する工程。 （ｃ）前記基板を沸化水素酸に浸け、光を照射し、前記
ｐ形シリコン層を多孔質化する工程。 （ｄ）該多孔質化したｐ形シリコン層を酸化する工程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26487391A JPH05109888A (ja) | 1991-10-14 | 1991-10-14 | Ｓｏｉ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26487391A JPH05109888A (ja) | 1991-10-14 | 1991-10-14 | Ｓｏｉ基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05109888A true JPH05109888A (ja) | 1993-04-30 |
Family
ID=17409411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26487391A Pending JPH05109888A (ja) | 1991-10-14 | 1991-10-14 | Ｓｏｉ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05109888A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005059985A1 (ja) * | 2003-12-17 | 2005-06-30 | Kansai Technology Licensing Organization Co., Ltd. | 多孔質層付きシリコン基板を製造する方法 |
-
1991
- 1991-10-14 JP JP26487391A patent/JPH05109888A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005059985A1 (ja) * | 2003-12-17 | 2005-06-30 | Kansai Technology Licensing Organization Co., Ltd. | 多孔質層付きシリコン基板を製造する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0159655B1 (en) | Method of forming a semiconductor structure having dielectrically isolated monocrystalline silicon regions | |
| JPH06502280A (ja) | シリコンオンポーラスシリコン；製造方法及び材料 | |
| US4376664A (en) | Method of producing a semiconductor device | |
| JPS6135705B2 (ja) | ||
| JPH05109888A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH09260639A (ja) | シリコン半導体装置の製造方法 | |
| US3714525A (en) | Field-effect transistors with self registered gate which acts as diffusion mask during formation | |
| JPS62104021A (ja) | シリコン半導体層の形成方法 | |
| US4420379A (en) | Method for the formation of polycrystalline silicon layers, and its application in the manufacture of a self-aligned, non planar, MOS transistor | |
| JPH0563075A (ja) | 多孔質半導体層の製造方法 | |
| JPS5885520A (ja) | 半導体装置の製造方法 | |
| JPS571226A (en) | Manufacture of semiconductor substrate with buried diffusion layer | |
| JPH036826A (ja) | シリコンウエハの酸化膜形成方法 | |
| EP0020144A2 (en) | Method of producing a semiconductor device | |
| JPS5951745B2 (ja) | 半導体装置の製造方法 | |
| JPS5831730B2 (ja) | 半導体装置の製造方法 | |
| JPH0533527B2 (ja) | ||
| JPS5788767A (en) | Semiconductor device and manufacture thereof | |
| JPS5550661A (en) | Insulated gate type field effect semiconductor device | |
| JPS58106846A (ja) | 半導体装置の製造方法 | |
| KR970053381A (ko) | 반도체소자의 소자분리막 제조방법 | |
| JPS6412089B2 (ja) | ||
| JPH01161847A (ja) | デバイスの製造方法 | |
| JPS57162460A (en) | Manufacture of semiconductor device | |
| JPS5587446A (en) | Manufacture of semiconductor device |