JPH05107560A - 液晶表示装置とその製造方法 - Google Patents
液晶表示装置とその製造方法Info
- Publication number
- JPH05107560A JPH05107560A JP27266791A JP27266791A JPH05107560A JP H05107560 A JPH05107560 A JP H05107560A JP 27266791 A JP27266791 A JP 27266791A JP 27266791 A JP27266791 A JP 27266791A JP H05107560 A JPH05107560 A JP H05107560A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate insulating
- liquid crystal
- region
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Shift Register Type Memory (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 同一基板上に表示領域と周辺回路領域を持つ
液晶表示装置を実現すること。 【構成】 周辺回路を構成するＴＦＴのチャネル領域と
接するゲ−ト絶縁膜３３は酸素を含む絶縁膜、画素部を
構成するＴＦＴのチャネル領域と接するゲ−ト絶縁膜３
２は酸素を含まない絶縁膜で構成。 【効果】 酸素を含むことにより、周辺回路を構成する
ＴＦＴのチャネル領域をレ−ザ照射で形成した多結晶シ
リコンとしても、オフ電流の増加を抑えられる。
液晶表示装置を実現すること。 【構成】 周辺回路を構成するＴＦＴのチャネル領域と
接するゲ−ト絶縁膜３３は酸素を含む絶縁膜、画素部を
構成するＴＦＴのチャネル領域と接するゲ−ト絶縁膜３
２は酸素を含まない絶縁膜で構成。 【効果】 酸素を含むことにより、周辺回路を構成する
ＴＦＴのチャネル領域をレ−ザ照射で形成した多結晶シ
リコンとしても、オフ電流の増加を抑えられる。
Description
【０００１】
【産業上の利用分野】本発明は液晶表示装置に係り、特
にこの液晶表示装置に用いられる薄膜トランジスタの構
造とその製造方法に関する。
にこの液晶表示装置に用いられる薄膜トランジスタの構
造とその製造方法に関する。
【０００２】
【従来の技術】液晶表示装置に用いられる薄膜トランジ
スタ（ＴＦＴ）としては、従来逆スタガ構造のアモルフ
ァスシリコン（ａ−Ｓｉ）ＴＦＴが用いられてきた。ａ
−Ｓｉ膜のキャリヤ移動度は、約０．５cm2／Ｖｓ以下
であり、駆動能力としては液晶表示装置の画素部に用い
るには十分であり、かつオフ電流が少ないと言う特徴が
あるが、表示装置と同一基板上に形成する駆動装置を構
成することは難しい。ＴＦＴのキャリヤ移動度を向上す
る試みとして、ａ−Ｓｉ膜の一部をレ−ザ−アニ−ルし
て多結晶シリコン（ｐ−Ｓｉ）膜を形成する方法がある
（ジャパニーズジャーナル オブ アプライド フィジッ
クス 29, No.10, L1775 (1990)：Japanese Journal of
Applied Physics, 29,No.10, L1775 (1990)）。これら
のＴＦＴのゲ−ト絶縁膜としては、二酸化シリコン（Ｓ
ｉＯ2）、窒化シリコン（ＳｉＮ）、酸化窒化シリコン
（ＳｉＯＮ）等が使われている。
スタ（ＴＦＴ）としては、従来逆スタガ構造のアモルフ
ァスシリコン（ａ−Ｓｉ）ＴＦＴが用いられてきた。ａ
−Ｓｉ膜のキャリヤ移動度は、約０．５cm2／Ｖｓ以下
であり、駆動能力としては液晶表示装置の画素部に用い
るには十分であり、かつオフ電流が少ないと言う特徴が
あるが、表示装置と同一基板上に形成する駆動装置を構
成することは難しい。ＴＦＴのキャリヤ移動度を向上す
る試みとして、ａ−Ｓｉ膜の一部をレ−ザ−アニ−ルし
て多結晶シリコン（ｐ−Ｓｉ）膜を形成する方法がある
（ジャパニーズジャーナル オブ アプライド フィジッ
クス 29, No.10, L1775 (1990)：Japanese Journal of
Applied Physics, 29,No.10, L1775 (1990)）。これら
のＴＦＴのゲ−ト絶縁膜としては、二酸化シリコン（Ｓ
ｉＯ2）、窒化シリコン（ＳｉＮ）、酸化窒化シリコン
（ＳｉＯＮ）等が使われている。
【０００３】しかし、一般的にｐ−Ｓｉ膜を用いたＴＦ
Ｔではオフ電流が高いために画素部には、逆にａ−Ｓｉ
膜を用いたＴＦＴの方が適している。ａ−Ｓｉ膜を用い
たＴＦＴでは、通常、ゲ−ト絶縁膜としてＳｉＮが用い
られている。これは、ＳｉＮとａ−Ｓｉが、例えば、同
一のプラズマＣＶＤ装置の形成に使用できるので、界面
が清浄化され、しきい電圧が低いと言う特徴があり、既
に、対角サイズが１０インチ以上の液晶表示装置が生産
されている。従って、駆動回路を内蔵した液晶表示装置
用のＴＦＴ構成としては、駆動回路部がｐ−Ｓｉ膜を用
いたＴＦＴ、画素部ではａ−Ｓｉ膜を用い、ゲ−ト絶縁
膜としてはＳｉＮが望ましい。
Ｔではオフ電流が高いために画素部には、逆にａ−Ｓｉ
膜を用いたＴＦＴの方が適している。ａ−Ｓｉ膜を用い
たＴＦＴでは、通常、ゲ−ト絶縁膜としてＳｉＮが用い
られている。これは、ＳｉＮとａ−Ｓｉが、例えば、同
一のプラズマＣＶＤ装置の形成に使用できるので、界面
が清浄化され、しきい電圧が低いと言う特徴があり、既
に、対角サイズが１０インチ以上の液晶表示装置が生産
されている。従って、駆動回路を内蔵した液晶表示装置
用のＴＦＴ構成としては、駆動回路部がｐ−Ｓｉ膜を用
いたＴＦＴ、画素部ではａ−Ｓｉ膜を用い、ゲ−ト絶縁
膜としてはＳｉＮが望ましい。
【０００４】しかし、発明者自身の実験結果によると、
レ−ザを照射して形成したＴＦＴでは、ゲ−ト絶縁膜と
してＳｉＮを用いた場合、レ−ザを照射しないａ−Ｓｉ
ＴＦＴの特性は良好であるが、レ−ザを照射したｐ−
Ｓｉ ＴＦＴはディプレッション型になりオフ電流が高
いと言う問題があり、一方、ゲ−ト絶縁膜としてＳｉＯ
2を用いた場合、レ−ザを照射したｐ−Ｓｉ ＴＦＴの
特性は良好であるが、レ−ザを照射しないａ−Ｓｉ Ｔ
ＦＴの特性はしきい電圧が高いと言う問題があることが
判明した。従来技術では、駆動回路部のＴＦＴと画素部
のＴＦＴのゲ−ト絶縁膜を同一材料で形成しており、良
好な特性を持つ、駆動回路を内蔵した液晶表示装置を構
成できず、従って、駆動回路を内蔵することにより、接
続されるＩＣ数を削減し、安価な液晶表示装置を供給で
きないと言う問題があった。
レ−ザを照射して形成したＴＦＴでは、ゲ−ト絶縁膜と
してＳｉＮを用いた場合、レ−ザを照射しないａ−Ｓｉ
ＴＦＴの特性は良好であるが、レ−ザを照射したｐ−
Ｓｉ ＴＦＴはディプレッション型になりオフ電流が高
いと言う問題があり、一方、ゲ−ト絶縁膜としてＳｉＯ
2を用いた場合、レ−ザを照射したｐ−Ｓｉ ＴＦＴの
特性は良好であるが、レ−ザを照射しないａ−Ｓｉ Ｔ
ＦＴの特性はしきい電圧が高いと言う問題があることが
判明した。従来技術では、駆動回路部のＴＦＴと画素部
のＴＦＴのゲ−ト絶縁膜を同一材料で形成しており、良
好な特性を持つ、駆動回路を内蔵した液晶表示装置を構
成できず、従って、駆動回路を内蔵することにより、接
続されるＩＣ数を削減し、安価な液晶表示装置を供給で
きないと言う問題があった。
【０００５】
【発明が解決しようとする課題】前述のように、従来技
術では、駆動回路部のＴＦＴと画素部のＴＦＴのゲ−ト
絶縁膜を同一材料で形成しており、良好な特性を持つ、
駆動回路を内蔵した液晶表示装置を構成できず、従っ
て、駆動回路を内蔵することにより、接続されるＩＣ数
を削減し、安価な液晶表示装置を供給できないと言う問
題があった。
術では、駆動回路部のＴＦＴと画素部のＴＦＴのゲ−ト
絶縁膜を同一材料で形成しており、良好な特性を持つ、
駆動回路を内蔵した液晶表示装置を構成できず、従っ
て、駆動回路を内蔵することにより、接続されるＩＣ数
を削減し、安価な液晶表示装置を供給できないと言う問
題があった。
【０００６】本発明の目的は、キャリヤ移動度の大きい
ｐ−Ｓｉ ＴＦＴとオフ電流やしきい電圧の低いａ−Ｓ
ｉ ＴＦＴの特性を保ったまま、周辺回路と画素部を持
つ液晶表示装置が可能と成るようなＴＦＴ構造とその製
造方法を提供することにある。
ｐ−Ｓｉ ＴＦＴとオフ電流やしきい電圧の低いａ−Ｓ
ｉ ＴＦＴの特性を保ったまま、周辺回路と画素部を持
つ液晶表示装置が可能と成るようなＴＦＴ構造とその製
造方法を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、ＴＦＴの構造を以下の構成とした。す
なわち、駆動回路を構成するＴＦＴでは、ゲ−ト電極、
ＳｉＮ、ＳｉＯ2、ｐ−Ｓｉの順で構成された構造、画
素部ではゲ−ト電極、ＳｉＮ、ａ−Ｓｉの順で構成され
た構造である。なお、上記ＴＦＴにおいて、ゲ−ト電極
として、ＡｌやＴａを用いた場合、ゲ−ト電極とＳｉＮ
の間にゲ−ト電極を陽極酸化して形成した酸化膜が形成
されていても良い。
に、本発明では、ＴＦＴの構造を以下の構成とした。す
なわち、駆動回路を構成するＴＦＴでは、ゲ−ト電極、
ＳｉＮ、ＳｉＯ2、ｐ−Ｓｉの順で構成された構造、画
素部ではゲ−ト電極、ＳｉＮ、ａ−Ｓｉの順で構成され
た構造である。なお、上記ＴＦＴにおいて、ゲ−ト電極
として、ＡｌやＴａを用いた場合、ゲ−ト電極とＳｉＮ
の間にゲ−ト電極を陽極酸化して形成した酸化膜が形成
されていても良い。
【０００８】上記目的を達成するために、本発明は、Ｔ
ＦＴの製造方法を以下のようにした。例えば、逆スタガ
構造のＴＦＴの場合、ゲ−ト電極とゲ−ト絶縁膜である
ＳｉＮを形成後、周辺駆動回路を形成するＴＦＴのみに
選択的にＳｉＯ2のような酸素を含むゲート絶縁膜を形
成する。その形成方法の一例としては、モノシラン（Ｓ
ｉＨ4）と酸素の雰囲気中で基板にレ−ザを照射し、あ
るいは酸素中で基板にレ−ザを照射する。次に多結晶シ
リコン層を形成し、その後ソ−ス、ドレイン領域を形成
する製造方法である。上記多結晶シリコン層は、まずア
モルファスシリコン層を堆積後、レ−ザなどのエネルギ
−ビ−ムを照射することで形成する。
ＦＴの製造方法を以下のようにした。例えば、逆スタガ
構造のＴＦＴの場合、ゲ−ト電極とゲ−ト絶縁膜である
ＳｉＮを形成後、周辺駆動回路を形成するＴＦＴのみに
選択的にＳｉＯ2のような酸素を含むゲート絶縁膜を形
成する。その形成方法の一例としては、モノシラン（Ｓ
ｉＨ4）と酸素の雰囲気中で基板にレ−ザを照射し、あ
るいは酸素中で基板にレ−ザを照射する。次に多結晶シ
リコン層を形成し、その後ソ−ス、ドレイン領域を形成
する製造方法である。上記多結晶シリコン層は、まずア
モルファスシリコン層を堆積後、レ−ザなどのエネルギ
−ビ−ムを照射することで形成する。
【０００９】
【作用】本発明のＴＦＴの製造方法によると、逆スタガ
構造のＴＦＴの場合、周辺駆動回路を構成するＴＦＴに
対しては、ゲ−ト絶縁膜としてのＳｉＮを形成後に選択
的にＳｉＯ2あるいはＳｉＯＮを形成し、次にａ−Ｓｉ
層を形成後レ−ザ照射してｐ−Ｓｉ層を形成する。画素
部のＴＦＴに対しては、ゲ−ト絶縁膜としてのＳｉＮを
形成後ａ−Ｓｉ層を形成する。本製造方法を用いて周辺
回路用のＴＦＴを形成した場合、ａ−Ｓｉ膜の一部をレ
−ザアニ−ルなどでｐ−Ｓｉ膜に変換される際に、熱的
に影響を受けてＳｉＮ膜中の窒素がシリコン層に拡散さ
れるのを防止する酸素を含む絶縁膜をｐ−Ｓｉ膜との界
面に容易に形成できる。
構造のＴＦＴの場合、周辺駆動回路を構成するＴＦＴに
対しては、ゲ−ト絶縁膜としてのＳｉＮを形成後に選択
的にＳｉＯ2あるいはＳｉＯＮを形成し、次にａ−Ｓｉ
層を形成後レ−ザ照射してｐ−Ｓｉ層を形成する。画素
部のＴＦＴに対しては、ゲ−ト絶縁膜としてのＳｉＮを
形成後ａ−Ｓｉ層を形成する。本製造方法を用いて周辺
回路用のＴＦＴを形成した場合、ａ−Ｓｉ膜の一部をレ
−ザアニ−ルなどでｐ−Ｓｉ膜に変換される際に、熱的
に影響を受けてＳｉＮ膜中の窒素がシリコン層に拡散さ
れるのを防止する酸素を含む絶縁膜をｐ−Ｓｉ膜との界
面に容易に形成できる。
【００１０】上記のようにして製造した本発明の周辺駆
動回路用のＴＦＴは、ゲ−ト絶縁膜であるＳｉＮとｐ−
Ｓｉ膜の間に酸素を含むＳｉＯ2膜やＳｉＯＮ膜が形成
されているのでｐ−Ｓｉ膜を形成する際のレ−ザ照射の
熱的影響での窒素の拡散を防止できるので、ＴＦＴの特
性がデップレッション型になるのを防止し、オフ電流が
低くなると言うと効果がある。さらにｐ−Ｓｉ膜も形成
されているのでキャリヤ移動度が高く駆動回路の動作を
可能にする。画素部のＴＦＴはレ−ザ照射を行っていな
いので、ａ−Ｓｉ膜を用いたＴＦＴの特長である低オフ
電流、低しきい電圧特性を損なうことがない。
動回路用のＴＦＴは、ゲ−ト絶縁膜であるＳｉＮとｐ−
Ｓｉ膜の間に酸素を含むＳｉＯ2膜やＳｉＯＮ膜が形成
されているのでｐ−Ｓｉ膜を形成する際のレ−ザ照射の
熱的影響での窒素の拡散を防止できるので、ＴＦＴの特
性がデップレッション型になるのを防止し、オフ電流が
低くなると言うと効果がある。さらにｐ−Ｓｉ膜も形成
されているのでキャリヤ移動度が高く駆動回路の動作を
可能にする。画素部のＴＦＴはレ−ザ照射を行っていな
いので、ａ−Ｓｉ膜を用いたＴＦＴの特長である低オフ
電流、低しきい電圧特性を損なうことがない。
【００１１】
【実施例】以下、本発明の一実施例を図１を用いて説明
する。図１は本発明の構成を説明するための半導体素子
の断面図であり、画素部を構成するＴＦＴ、及び周辺駆
動回路を構成するＴＦＴの断面図を示し、この構造を有
するＴＦＴは同一絶縁基板上に形成されている。本実施
例は、表示部の対角１０インチのビジュアルディスプレ
イタ−ミナル（ＶＤＴ）を実現する場合のものである。
この場合は、表示部の画素数は４８０×６４０×（３）
であり、表示部に用いるＴＦＴは通常の逆スタガ構造Ｔ
ＦＴであり、回路部に用いるＴＦＴは、チャネル領域が
多結晶シリコンとアモルファスシリコンの２層であり、
多結晶シリコンと接するゲ−ト絶縁膜は少なくとも酸素
を含む絶縁膜となっている。
する。図１は本発明の構成を説明するための半導体素子
の断面図であり、画素部を構成するＴＦＴ、及び周辺駆
動回路を構成するＴＦＴの断面図を示し、この構造を有
するＴＦＴは同一絶縁基板上に形成されている。本実施
例は、表示部の対角１０インチのビジュアルディスプレ
イタ−ミナル（ＶＤＴ）を実現する場合のものである。
この場合は、表示部の画素数は４８０×６４０×（３）
であり、表示部に用いるＴＦＴは通常の逆スタガ構造Ｔ
ＦＴであり、回路部に用いるＴＦＴは、チャネル領域が
多結晶シリコンとアモルファスシリコンの２層であり、
多結晶シリコンと接するゲ−ト絶縁膜は少なくとも酸素
を含む絶縁膜となっている。
【００１２】図１において、１は絶縁性基板、２はゲ−
ト電極、４は多結晶シリコン層、５はアモルファスシリ
コン層、６はソ−ス、７はドレイン電極、８はＣｒ電
極、９はＡｌ電極である。３１はゲ−ト電極をアルミニ
ュ−ム（Ａｌ）で形成した場合に、このＡｌを陽極酸化
して形成したゲ−ト絶縁膜としてのアルミナ膜（Ａｌ2
Ｏ3）、３２はゲ−ト絶縁膜としてのシリコンナイトラ
イド（ＳｉＮ）膜、３３は少なくともシリコン（Ｓｉ）
と酸素（Ｏ）を含む、ゲ−ト絶縁膜としてのＳｉＯ2膜
あるいはＳｉＯＮ膜である。
ト電極、４は多結晶シリコン層、５はアモルファスシリ
コン層、６はソ−ス、７はドレイン電極、８はＣｒ電
極、９はＡｌ電極である。３１はゲ−ト電極をアルミニ
ュ−ム（Ａｌ）で形成した場合に、このＡｌを陽極酸化
して形成したゲ−ト絶縁膜としてのアルミナ膜（Ａｌ2
Ｏ3）、３２はゲ−ト絶縁膜としてのシリコンナイトラ
イド（ＳｉＮ）膜、３３は少なくともシリコン（Ｓｉ）
と酸素（Ｏ）を含む、ゲ−ト絶縁膜としてのＳｉＯ2膜
あるいはＳｉＯＮ膜である。
【００１３】本発明は、絶縁基板１上にまずゲ−ト電極
２とＳｉＮ膜までのゲ−ト絶縁膜３１，３２を形成し、
次に周辺回路を構成するＴＦＴに関して、選択的に少な
くとも酸素を含むゲ−ト絶縁膜３３を形成する。次に、
アモルファスシリコン（ａ−Ｓｉ層）を形成し、さら
に、周辺回路を構成する基板上の領域にレ−ザを照射し
て形成した多結晶シリコン層（ｐ−Ｓｉ層）４を形成す
る。次にａ−Ｓｉ層５を形成し、その後ｎ＋層を含むソ
−ス６及びドレイン領域７を形成し、その後Ｃｒ電極８
及びＡｌ電極９を形成する構成になっている。
２とＳｉＮ膜までのゲ−ト絶縁膜３１，３２を形成し、
次に周辺回路を構成するＴＦＴに関して、選択的に少な
くとも酸素を含むゲ−ト絶縁膜３３を形成する。次に、
アモルファスシリコン（ａ−Ｓｉ層）を形成し、さら
に、周辺回路を構成する基板上の領域にレ−ザを照射し
て形成した多結晶シリコン層（ｐ−Ｓｉ層）４を形成す
る。次にａ−Ｓｉ層５を形成し、その後ｎ＋層を含むソ
−ス６及びドレイン領域７を形成し、その後Ｃｒ電極８
及びＡｌ電極９を形成する構成になっている。
【００１４】このように構成することにより、周辺駆動
回路用のＴＦＴは、ゲ−ト絶縁膜３２であるＳｉＮとｐ
−Ｓｉ膜４の間に酸素を含むＳｉＯ2膜やＳｉＯＮ膜か
らなるゲート絶縁膜３３が形成されている。従って、ｐ
−Ｓｉ膜４を形成する際のレ−ザ照射の熱的影響での窒
素の拡散を防止できるので、ＴＦＴの特性がデップレッ
ション型になるのを防止し、オフ電流が低くなると言う
と効果がある。さらにｐ−Ｓｉ膜４も形成されているの
で、キャリヤ移動度が高く駆動回路の動作を可能にす
る。画素部のＴＦＴはレ−ザ照射を行っていないので、
ａ−Ｓｉ膜５を用いたＴＦＴの特長である低オフ電流、
低しきい電圧特性を損なうことがない。
回路用のＴＦＴは、ゲ−ト絶縁膜３２であるＳｉＮとｐ
−Ｓｉ膜４の間に酸素を含むＳｉＯ2膜やＳｉＯＮ膜か
らなるゲート絶縁膜３３が形成されている。従って、ｐ
−Ｓｉ膜４を形成する際のレ−ザ照射の熱的影響での窒
素の拡散を防止できるので、ＴＦＴの特性がデップレッ
ション型になるのを防止し、オフ電流が低くなると言う
と効果がある。さらにｐ−Ｓｉ膜４も形成されているの
で、キャリヤ移動度が高く駆動回路の動作を可能にす
る。画素部のＴＦＴはレ−ザ照射を行っていないので、
ａ−Ｓｉ膜５を用いたＴＦＴの特長である低オフ電流、
低しきい電圧特性を損なうことがない。
【００１５】次に、製造方法を示す。まず、対角１２イ
ンチのガラス基板１上にスパッタ法によりゲ−ト電極２
であるＡｌ膜を２０００Å堆積する。ゲ−ト電極２をパ
タ−ニング後、酒石酸及びエチレングリコ−ルを含む液
中でゲ−ト電極２に電圧をかけて、Ａｌ膜の１０００Å
分を陽極酸化し、厚さ２０００ÅのＡｌ2Ｏ3膜３１を形
成する。その後、プラズマＣＶＤ法でＳｉＮ膜３２を１
０００Å堆積する。次に、ＳｉＨ4とＯ2を含む雰囲気中
あるいはＳｉＨ4、Ｏ2とＮ2を含む雰囲気中で、周辺回
路を形成する基板領域にエキシマレ−ザを２００ｍＪ／
cm2照射し、選択的にＳｉＯ2あるいはＳｉＯＮ膜３３を
１００Å形成する。次に、プラズマＣＶＤ法によりａ−
Ｓｉ膜５を４００Å堆積する。
ンチのガラス基板１上にスパッタ法によりゲ−ト電極２
であるＡｌ膜を２０００Å堆積する。ゲ−ト電極２をパ
タ−ニング後、酒石酸及びエチレングリコ−ルを含む液
中でゲ−ト電極２に電圧をかけて、Ａｌ膜の１０００Å
分を陽極酸化し、厚さ２０００ÅのＡｌ2Ｏ3膜３１を形
成する。その後、プラズマＣＶＤ法でＳｉＮ膜３２を１
０００Å堆積する。次に、ＳｉＨ4とＯ2を含む雰囲気中
あるいはＳｉＨ4、Ｏ2とＮ2を含む雰囲気中で、周辺回
路を形成する基板領域にエキシマレ−ザを２００ｍＪ／
cm2照射し、選択的にＳｉＯ2あるいはＳｉＯＮ膜３３を
１００Å形成する。次に、プラズマＣＶＤ法によりａ−
Ｓｉ膜５を４００Å堆積する。
【００１６】ここで、基板上の周辺回路を形成する部分
にＨｅ雰囲気中でエキシマレ−ザを２００ｍＪ／cm2照
射して、ａ−Ｓｉ膜をｐ−Ｓｉ層４に変換する。続い
て、プラズマＣＶＤ法によりａ−Ｓｉ層５を２０００Å
堆積する。周辺回路部では、チャネル領域はｐ−Ｓｉ層
４（４００Å）とａ−Ｓｉ層５（２０００Å）の２層構
造とし、画素部ではａ−Ｓｉ層５（２４００Å）の単層
構造が得られる。次にプラズマＣＶＤ法によりａ−Ｓｉ
（ｎ＋層）６、７を３００Å堆積する。ホト、エッチン
グ工程によりＳｉ層を島切りにした後、透明電極である
ＩＴＯをスパッタ法で堆積し、ホト、エッチング工程に
よりパタ−ニングする。その後、スパッタ法でＣｒ電極
８、Ａｌ電極９を堆積する。フォトエッチング工程によ
り、ソ−ス６、ドレイン領域７を分離し、その後、パッ
シベ−ション膜１０を形成すると逆スタガ構造のＴＦＴ
が完成する。
にＨｅ雰囲気中でエキシマレ−ザを２００ｍＪ／cm2照
射して、ａ−Ｓｉ膜をｐ−Ｓｉ層４に変換する。続い
て、プラズマＣＶＤ法によりａ−Ｓｉ層５を２０００Å
堆積する。周辺回路部では、チャネル領域はｐ−Ｓｉ層
４（４００Å）とａ−Ｓｉ層５（２０００Å）の２層構
造とし、画素部ではａ−Ｓｉ層５（２４００Å）の単層
構造が得られる。次にプラズマＣＶＤ法によりａ−Ｓｉ
（ｎ＋層）６、７を３００Å堆積する。ホト、エッチン
グ工程によりＳｉ層を島切りにした後、透明電極である
ＩＴＯをスパッタ法で堆積し、ホト、エッチング工程に
よりパタ−ニングする。その後、スパッタ法でＣｒ電極
８、Ａｌ電極９を堆積する。フォトエッチング工程によ
り、ソ−ス６、ドレイン領域７を分離し、その後、パッ
シベ−ション膜１０を形成すると逆スタガ構造のＴＦＴ
が完成する。
【００１７】ＴＦＴ特性は、図２の実線に示すように周
辺回路部において、ゲート電圧０Ｖ付近から電流が急激
に立ち上がっている良好なエンハンスト型動作をしてい
る。本発明ではＴＦＴ特性として、キャリヤ移動度：１
０cm2／Ｖｓ、しきい電圧：２Ｖ、オフ電流：２ｐＡ、
画素部においては、キャリヤ移動度：０．５cm2／Ｖ
ｓ、しきい電圧：１．５Ｖ、オフ電流：１ｐＡが得られ
る。一方、同図中の破線は画素部のＴＦＴと同じ、即
ち、ゲ−ト絶縁膜としてはＡｌ2Ｏ3膜３１、ＳｉＮ膜３
２のみで構成された従来構造で、ＳｉＯ2膜３３を形成
していないものを用いて、レ−ザで形成されたｐ−Ｓｉ
層４を持つＴＦＴの特性を示す。キャリヤ移動度：１０
cm2／Ｖｓは、本発明のＴＦＴと同じ特性であるが、し
きい電圧：−２Ｖ、オフ電流：１ｎＡとなり、ディプレ
ッション型となり、良好な表示ができない。一方、他の
１２インチのガラス基板上に偏光板、カラ−フィルタ、
透明電極を形成し、前の基板との間に液晶を封入する
と、１０インチサイズのＶＤＴ用液晶表示装置が完成す
る。
辺回路部において、ゲート電圧０Ｖ付近から電流が急激
に立ち上がっている良好なエンハンスト型動作をしてい
る。本発明ではＴＦＴ特性として、キャリヤ移動度：１
０cm2／Ｖｓ、しきい電圧：２Ｖ、オフ電流：２ｐＡ、
画素部においては、キャリヤ移動度：０．５cm2／Ｖ
ｓ、しきい電圧：１．５Ｖ、オフ電流：１ｐＡが得られ
る。一方、同図中の破線は画素部のＴＦＴと同じ、即
ち、ゲ−ト絶縁膜としてはＡｌ2Ｏ3膜３１、ＳｉＮ膜３
２のみで構成された従来構造で、ＳｉＯ2膜３３を形成
していないものを用いて、レ−ザで形成されたｐ−Ｓｉ
層４を持つＴＦＴの特性を示す。キャリヤ移動度：１０
cm2／Ｖｓは、本発明のＴＦＴと同じ特性であるが、し
きい電圧：−２Ｖ、オフ電流：１ｎＡとなり、ディプレ
ッション型となり、良好な表示ができない。一方、他の
１２インチのガラス基板上に偏光板、カラ−フィルタ、
透明電極を形成し、前の基板との間に液晶を封入する
と、１０インチサイズのＶＤＴ用液晶表示装置が完成す
る。
【００１８】図３に前記薄膜半導体装置を用いた液晶デ
ィスプレイ装置の全体構成を示す。装置は、ＴＦＴ液晶
パネル５０、走査回路５１、時間関数中間変換手段とな
るサンプリング制御回路５３から構成されている。な
お、走査回路５１から液晶パネル５０の各液晶表示素子
には走査線７１〜７３を介して走査信号が、サンプリン
グ回路５２から信号線７４〜７６を介して信号が送られ
る。上記構成で本発明のＴＦＴはＴＦＴ液晶パネル５０
中のスイッチ６０ａに相当し、液晶素子は６０ｂに相当
する。さらに、サンプリング回路５２中のスイッチ６１
〜６３や走査回路中５１のスイッチ素子（図示せず）も
本発明のＴＦＴで構成することができる。
ィスプレイ装置の全体構成を示す。装置は、ＴＦＴ液晶
パネル５０、走査回路５１、時間関数中間変換手段とな
るサンプリング制御回路５３から構成されている。な
お、走査回路５１から液晶パネル５０の各液晶表示素子
には走査線７１〜７３を介して走査信号が、サンプリン
グ回路５２から信号線７４〜７６を介して信号が送られ
る。上記構成で本発明のＴＦＴはＴＦＴ液晶パネル５０
中のスイッチ６０ａに相当し、液晶素子は６０ｂに相当
する。さらに、サンプリング回路５２中のスイッチ６１
〜６３や走査回路中５１のスイッチ素子（図示せず）も
本発明のＴＦＴで構成することができる。
【００１９】次に、図３の動作について簡単に説明す
る。走査回路５１にはタイミング信号としてＦＳＴ信号
とＣＫＶ信号が入力される。これらの信号により、走査
信号Ｖg1−Ｖgnを出力する。一方、サンプリング制御回
路５３には液晶の表示状態を定めるデジタルデ−タ信号
ｄａｔａが入力されるが、この信号を時間関数信号とな
るサンプリング信号φ1−φmに変換して、発生する。サ
ンプリング信号φ1−φmの振幅は、サンプリング制御回
路５３を構成するスイッチの論理レベルで決まり、例え
ば、ＭＯＳスイッチであれば０〜５Ｖとなる。このサン
プリング信号φ1−φmの振幅は、サンプリング制御回路
５３の入力信号となるデジタルデ−タ信号の振幅（例え
ば０〜５Ｖ）に実質的に等しい。サンプリング回路５２
は、サンプリング信号φ1−φmのタイミングにより輝度
参照信号ＶBが液晶に印加される。
る。走査回路５１にはタイミング信号としてＦＳＴ信号
とＣＫＶ信号が入力される。これらの信号により、走査
信号Ｖg1−Ｖgnを出力する。一方、サンプリング制御回
路５３には液晶の表示状態を定めるデジタルデ−タ信号
ｄａｔａが入力されるが、この信号を時間関数信号とな
るサンプリング信号φ1−φmに変換して、発生する。サ
ンプリング信号φ1−φmの振幅は、サンプリング制御回
路５３を構成するスイッチの論理レベルで決まり、例え
ば、ＭＯＳスイッチであれば０〜５Ｖとなる。このサン
プリング信号φ1−φmの振幅は、サンプリング制御回路
５３の入力信号となるデジタルデ−タ信号の振幅（例え
ば０〜５Ｖ）に実質的に等しい。サンプリング回路５２
は、サンプリング信号φ1−φmのタイミングにより輝度
参照信号ＶBが液晶に印加される。
【００２０】次に、本発明の第２の実施例を図４に示
す。本実施例では、チャネル領域を形成後ゲ−ト絶縁膜
を形成する。まず、絶縁基板１上に、Ｃｒ電極８を形成
後、プラズマＣＶＤ法でソ−ス領域６、ドレイン領域７
を形成する、次にａ−Ｓｉ膜５を１０００Å形成後、周
辺回路領域に対してレ−ザアニ−ルしてこれをｐ−Ｓｉ
層４に変換する。続けて、酸素雰囲気中で、周辺回路領
域に対してレ−ザアニ−ルしてｐ−Ｓｉ層４の表面にゲ
−ト絶縁膜としてのＳｉＯ2膜３３を１００Å選択的に
形成し、次にプラズマＣＶＤ法で、ゲ−ト絶縁膜として
のＳｉＮ膜３２を３５００Å堆積する。次に、ゲ−ト電
極２をスパッタ法で堆積する。本発明の構造はゲ−ト絶
縁膜がチャネル領域の上部に形成されているので、ｐ−
Ｓｉ膜を用いてキャリヤ移動度の高いＴＦＴを形成する
際に、波長の短いエキシマレ−ザを用いる場合にもａ−
Ｓｉ膜４を厚く形成しても薄く形成しても、移動度の差
が無く製造のマ−ジンが高いと言う特徴がある。
す。本実施例では、チャネル領域を形成後ゲ−ト絶縁膜
を形成する。まず、絶縁基板１上に、Ｃｒ電極８を形成
後、プラズマＣＶＤ法でソ−ス領域６、ドレイン領域７
を形成する、次にａ−Ｓｉ膜５を１０００Å形成後、周
辺回路領域に対してレ−ザアニ−ルしてこれをｐ−Ｓｉ
層４に変換する。続けて、酸素雰囲気中で、周辺回路領
域に対してレ−ザアニ−ルしてｐ−Ｓｉ層４の表面にゲ
−ト絶縁膜としてのＳｉＯ2膜３３を１００Å選択的に
形成し、次にプラズマＣＶＤ法で、ゲ−ト絶縁膜として
のＳｉＮ膜３２を３５００Å堆積する。次に、ゲ−ト電
極２をスパッタ法で堆積する。本発明の構造はゲ−ト絶
縁膜がチャネル領域の上部に形成されているので、ｐ−
Ｓｉ膜を用いてキャリヤ移動度の高いＴＦＴを形成する
際に、波長の短いエキシマレ−ザを用いる場合にもａ−
Ｓｉ膜４を厚く形成しても薄く形成しても、移動度の差
が無く製造のマ−ジンが高いと言う特徴がある。
【００２１】
【発明の効果】本発明によれば、同一絶縁基板上に形成
した周辺回路領域を構成するＴＦＴはキャリヤ移動度を
大きく保ったまま、オフ電流を低減できる効果があり、
しかも画素領域のＴＦＴも安定な表示を可能にする能力
を維持できる効果がある。最終的には周辺駆動回路を液
晶表示基板に内蔵できる効果がある。
した周辺回路領域を構成するＴＦＴはキャリヤ移動度を
大きく保ったまま、オフ電流を低減できる効果があり、
しかも画素領域のＴＦＴも安定な表示を可能にする能力
を維持できる効果がある。最終的には周辺駆動回路を液
晶表示基板に内蔵できる効果がある。
【図１】本発明の一実施例に係る液晶表示装置の断面図
である。
である。
【図２】本発明の一実施例に係る半導体素子の電流電圧
特性図である。
特性図である。
【図３】ＴＦＴ液晶パネルの全体構成図である。
【図４】本発明の他の実施例に係る液晶表示装置の断面
図である。
図である。
１ 絶縁性基板 ２ ゲ−ト電極 ３１ ゲ−ト絶縁膜（陽極酸化膜） ３２ 酸素を含まないゲ−ト絶縁膜 ３３ 酸素を含むゲ−ト絶縁膜 ４ 多結晶シリコン層（ｐ−Ｓｉ） ５ アモルファスシリコン層（ａ−Ｓｉ） ６ ソ−ス領域（ｎ＋層） ７ ドレイン（ｎ＋層） ８ Ｃｒ電極 ９ Ａｌ電極 １０ パッシベ−ション膜 ５０ 液晶パネル ５１ 走査回路 ５２ サンプリング回路 ５３ サンプリング制御回路 ６０ａ 画素部用ＴＦＴ ６０ｂ 液晶セル ６１〜６３ 周辺回路用ＴＦＴ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/784
Claims (7)
- 【請求項１】 透明絶縁基板間に液晶を封入した複数の
画素からなる画素領域と、前記画素を駆動する駆動回路
を構成した周辺回路領域に、半導体素子の構成要素とし
て、絶縁基板上に設けられたゲ−ト電極、ゲ−ト絶縁
膜、チャネル領域、ソ−ス領域及びドレイン領域とを備
えた薄膜半導体素子構造の液晶表示装置において、前記
周辺回路領域の半導体層と接しているゲ−ト絶縁膜と前
記画素領域の半導体素子のゲ−ト絶縁膜が異種材料から
なることを特徴とする液晶表示装置。 - 【請求項２】 請求項１において、周辺回路領域の半導
体素子のチャネル領域と接するゲ−ト絶縁膜は酸素を含
む絶縁膜からなり、画素領域の半導体素子のゲ−ト絶縁
膜は酸素を含まない絶縁膜からなることを特徴とする液
晶表示装置。 - 【請求項３】 請求項１又は２において、周辺回路領域
の半導体素子のゲート絶縁膜と接するチャネル領域は多
結晶シリコン、画素領域の半導体素子のチャネル領域は
アモルファスシリコンで形成されていることを特徴とす
る液晶表示装置。 - 【請求項４】 請求項１、２又は３において、半導体素
子が絶縁基板上にゲ−ト電極、ゲ−ト絶縁膜、チャネル
領域の順に形成された構造を有することを特徴とする液
晶表示装置。 - 【請求項５】 請求項１、２又は３において、半導体素
子が絶縁基板上にチャネル領域、ゲ−ト絶縁膜、ゲ−ト
電極の順に形成された構造を有することを特徴とする液
晶表示装置。 - 【請求項６】 絶縁基板上にゲ−ト電極とその上に酸素
を含まないゲ−ト絶縁膜を形成する工程と、周辺回路領
域の前記酸素を含まないゲ−ト絶縁膜の半導体層と接す
る側を、部分的に酸素を含むゲ−ト絶縁膜に変える工程
と、前記ゲート絶縁膜の上にチャネル領域、ソ−ス領
域、ドレイン領域を形成する工程とを含むことを特徴と
する液晶表示装置の製造方法。 - 【請求項７】 請求項６において、酸素を含むゲート絶
縁膜の形成を、少なくとも酸素を含むガス中でエネルギ
−ビ−ム照射で行うことを特徴とする液晶表示装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27266791A JPH05107560A (ja) | 1991-10-21 | 1991-10-21 | 液晶表示装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27266791A JPH05107560A (ja) | 1991-10-21 | 1991-10-21 | 液晶表示装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05107560A true JPH05107560A (ja) | 1993-04-30 |
Family
ID=17517114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27266791A Pending JPH05107560A (ja) | 1991-10-21 | 1991-10-21 | 液晶表示装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05107560A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06250208A (ja) * | 1993-02-22 | 1994-09-09 | Nec Corp | 半導体素子製造用基板及びその半導体素子の製造方法 |
| JPH08148428A (ja) * | 1994-11-18 | 1996-06-07 | Semiconductor Energy Lab Co Ltd | 半導体デバイスのレーザー処理方法 |
| JP2000216403A (ja) * | 1994-07-30 | 2000-08-04 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス回路 |
| JP2009070861A (ja) * | 2007-09-11 | 2009-04-02 | Hitachi Displays Ltd | 表示装置 |
| JP2009260294A (ja) * | 2008-03-18 | 2009-11-05 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ |
| JP2010004027A (ja) * | 2008-05-22 | 2010-01-07 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ及び該薄膜トランジスタを有する表示装置 |
| JP2010147303A (ja) * | 2008-12-19 | 2010-07-01 | Mitsubishi Electric Corp | 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタアレイ基板、及び表示装置 |
| JP2010165774A (ja) * | 2009-01-14 | 2010-07-29 | Mitsubishi Electric Corp | バックチャネルエッチ型の薄膜トランジスタ、半導体装置、及びこれらの製造方法 |
| JP2010199116A (ja) * | 2009-02-23 | 2010-09-09 | Mitsubishi Electric Corp | 薄膜トランジスタ、その製造方法、表示装置、及び半導体装置 |
| JP2010245438A (ja) * | 2009-04-09 | 2010-10-28 | Mitsubishi Electric Corp | 薄膜トランジスタ、表示装置、及びそれらの製造方法 |
| JP2012038855A (ja) * | 2010-08-05 | 2012-02-23 | Mitsubishi Electric Corp | 非晶質半導体膜の結晶化方法、並びに薄膜トランジスタ、半導体装置、表示装置、及びその製造方法 |
| CN102822981A (zh) * | 2010-04-07 | 2012-12-12 | 夏普株式会社 | 电路基板、显示装置和电路基板的制造方法 |
| JP2013008956A (ja) * | 2011-05-24 | 2013-01-10 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
-
1991
- 1991-10-21 JP JP27266791A patent/JPH05107560A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06250208A (ja) * | 1993-02-22 | 1994-09-09 | Nec Corp | 半導体素子製造用基板及びその半導体素子の製造方法 |
| JP2000216403A (ja) * | 1994-07-30 | 2000-08-04 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス回路 |
| JPH08148428A (ja) * | 1994-11-18 | 1996-06-07 | Semiconductor Energy Lab Co Ltd | 半導体デバイスのレーザー処理方法 |
| US7952095B2 (en) | 2007-09-11 | 2011-05-31 | Hitachi Displays, Ltd. | Display device and manufacturing method therefor |
| JP2009070861A (ja) * | 2007-09-11 | 2009-04-02 | Hitachi Displays Ltd | 表示装置 |
| JP2009260294A (ja) * | 2008-03-18 | 2009-11-05 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ |
| JP2010004027A (ja) * | 2008-05-22 | 2010-01-07 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ及び該薄膜トランジスタを有する表示装置 |
| JP2010147303A (ja) * | 2008-12-19 | 2010-07-01 | Mitsubishi Electric Corp | 薄膜トランジスタ及びその製造方法、並びに薄膜トランジスタアレイ基板、及び表示装置 |
| JP2010165774A (ja) * | 2009-01-14 | 2010-07-29 | Mitsubishi Electric Corp | バックチャネルエッチ型の薄膜トランジスタ、半導体装置、及びこれらの製造方法 |
| JP2010199116A (ja) * | 2009-02-23 | 2010-09-09 | Mitsubishi Electric Corp | 薄膜トランジスタ、その製造方法、表示装置、及び半導体装置 |
| JP2010245438A (ja) * | 2009-04-09 | 2010-10-28 | Mitsubishi Electric Corp | 薄膜トランジスタ、表示装置、及びそれらの製造方法 |
| CN102822981A (zh) * | 2010-04-07 | 2012-12-12 | 夏普株式会社 | 电路基板、显示装置和电路基板的制造方法 |
| JP5174988B2 (ja) * | 2010-04-07 | 2013-04-03 | シャープ株式会社 | 回路基板および表示装置 |
| JPWO2011125353A1 (ja) * | 2010-04-07 | 2013-07-08 | シャープ株式会社 | 回路基板および表示装置 |
| US8581257B2 (en) | 2010-04-07 | 2013-11-12 | Sharp Kabushiki Kaisha | Circuit board and display device |
| JP2012038855A (ja) * | 2010-08-05 | 2012-02-23 | Mitsubishi Electric Corp | 非晶質半導体膜の結晶化方法、並びに薄膜トランジスタ、半導体装置、表示装置、及びその製造方法 |
| JP2013008956A (ja) * | 2011-05-24 | 2013-01-10 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6495973B2 (ja) | 液晶表示装置 | |
| EP0989614B1 (en) | TFT with an LDD structure and its manufacturing method | |
| US6424012B1 (en) | Semiconductor device having a tantalum oxide blocking film | |
| JP3409542B2 (ja) | 半導体装置の製造方法 | |
| JPH0611738A (ja) | 電子装置の製造方法 | |
| JPH05107560A (ja) | 液晶表示装置とその製造方法 | |
| JPH0563196A (ja) | 薄膜半導体装置及びその製造方法並び液晶表示装置 | |
| JPH06208137A (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JP4651773B2 (ja) | 半導体装置の作製方法 | |
| JP3121005B2 (ja) | 薄膜半導体装置とその製造方法及び製造装置並びに画像処理装置 | |
| JP3386192B2 (ja) | 半導体装置およびその作製方法 | |
| JPH0637313A (ja) | 薄膜半導体装置とその製造方法 | |
| JP2776820B2 (ja) | 半導体装置の製造方法 | |
| JP2000332254A (ja) | 薄膜トランジスタ装置 | |
| JPH11265000A (ja) | 液晶表示装置およびその製造方法 | |
| JPH08330599A (ja) | 薄膜トランジスタ、その製造方法及び表示装置 | |
| JP4437511B2 (ja) | 電気光学装置の作製方法 | |
| JP2000200763A (ja) | 半導体装置及びその作製方法 | |
| JP3599513B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH07193252A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP4401667B2 (ja) | アニール用薄膜半導体構造体、薄膜半導体用アニール方法、薄膜半導体装置、薄膜半導体装置製造方法、および表示装置。 | |
| JPH08122818A (ja) | 金属配線基板および半導体装置およびそれらの製造方法 | |
| JPH0677482A (ja) | 液晶表示装置用アレイ基板の製造方法 | |
| JP2775883B2 (ja) | 薄膜トランジスタマトリクスの製造方法 | |
| JP2753055B2 (ja) | アモルファスシリコン薄膜トランジスタ |