JPH05100993A - 信号線共有化方式 - Google Patents
信号線共有化方式Info
- Publication number
- JPH05100993A JPH05100993A JP25912191A JP25912191A JPH05100993A JP H05100993 A JPH05100993 A JP H05100993A JP 25912191 A JP25912191 A JP 25912191A JP 25912191 A JP25912191 A JP 25912191A JP H05100993 A JPH05100993 A JP H05100993A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- interrupt
- signal
- processing unit
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 システムバスにて通常、多数必要となる割り
込み信号線の信号線本数を１本に共有化する。 【構成】 システムバス上にて、割り込み信号送出タイ
ミング信号線を有し、該当バススレーブモジュールに
て、割り込み信号送出タイミングに同期させた割り込み
信号を出力する割り込み信号線駆動回路を有し、共有化
された割り込み信号線を時分割多重利用する。 【効果】 割り込み信号線の信号本数によるシステム機
能拡張時の制限を無くした。
込み信号線の信号線本数を１本に共有化する。 【構成】 システムバス上にて、割り込み信号送出タイ
ミング信号線を有し、該当バススレーブモジュールに
て、割り込み信号送出タイミングに同期させた割り込み
信号を出力する割り込み信号線駆動回路を有し、共有化
された割り込み信号線を時分割多重利用する。 【効果】 割り込み信号線の信号本数によるシステム機
能拡張時の制限を無くした。
Description
【０００１】
【産業上の利用分野】この発明は、割り込み信号線等の
信号線共有化方式に関し、たとえば、マイクロコンピュ
ータシステムのバスアーキテクチャに係わる割り込み処
理に関するものである。
信号線共有化方式に関し、たとえば、マイクロコンピュ
ータシステムのバスアーキテクチャに係わる割り込み処
理に関するものである。
【０００２】
【従来の技術】図９は例えば従来のマイクロコンピュー
タシステムを示す機能分割図面であり、図において、１
は分割された機能モジュール間のデータ通信を行うシス
テムバス、２は必要な数だけ用意され、各々の機能を担
当するバススレーブモジュール（あるいは、単にバスス
レーブともいう）、３は各々のバススレーブモジュール
２に対しサービスを行うバスマスタである。
タシステムを示す機能分割図面であり、図において、１
は分割された機能モジュール間のデータ通信を行うシス
テムバス、２は必要な数だけ用意され、各々の機能を担
当するバススレーブモジュール（あるいは、単にバスス
レーブともいう）、３は各々のバススレーブモジュール
２に対しサービスを行うバスマスタである。
【０００３】次に動作について説明する。システムバス
１上にある２のバススレーブモジュール（１）が何らか
の要因によりバスマスタ３のサービスを受ける必要があ
る場合、バススレーブモジュール（２）は自身に割り当
てられた割り込み信号線１ｃを駆動する。バスマスタ３
は、割り込み信号線１ｃが駆動されたことで、バススレ
ーブモジュール（１）より割り込みサービスの要求があ
ることを検知し、バススレーブモジュール（１）に対し
てデータ転送等のサービスをシステムバス１の他の信号
線群１ｄを用いて開始する。図１０はバススレーブ２、
およびバスマスタ３の内部ブロック図であり、バススレ
ーブ２がバスマスタ３のサービスを受ける必要がある場
合、割り込み要因（１）の信号線５を有意にし、バスド
ライバ６が、システムバス１上の割り込み信号線１ｃを
駆動する。バスマスタでは、システムバス上の全割り込
み信号線がバスレシーバ７を介して割り込みコントロー
ル回路８に接続されており、割り込みコントロール回路
８によって、割り込み線号線１ｃが駆動されたこと、す
なわち、システムバス１上のバススレーブ（１）が割り
込みサービスの要求があるということを、バスマスタ３
内のＣＰＵが解釈できる様、翻訳し伝達することで、バ
スマスタ３はバススレーブ２に対して割り込みサービス
を開始することができる。
１上にある２のバススレーブモジュール（１）が何らか
の要因によりバスマスタ３のサービスを受ける必要があ
る場合、バススレーブモジュール（２）は自身に割り当
てられた割り込み信号線１ｃを駆動する。バスマスタ３
は、割り込み信号線１ｃが駆動されたことで、バススレ
ーブモジュール（１）より割り込みサービスの要求があ
ることを検知し、バススレーブモジュール（１）に対し
てデータ転送等のサービスをシステムバス１の他の信号
線群１ｄを用いて開始する。図１０はバススレーブ２、
およびバスマスタ３の内部ブロック図であり、バススレ
ーブ２がバスマスタ３のサービスを受ける必要がある場
合、割り込み要因（１）の信号線５を有意にし、バスド
ライバ６が、システムバス１上の割り込み信号線１ｃを
駆動する。バスマスタでは、システムバス上の全割り込
み信号線がバスレシーバ７を介して割り込みコントロー
ル回路８に接続されており、割り込みコントロール回路
８によって、割り込み線号線１ｃが駆動されたこと、す
なわち、システムバス１上のバススレーブ（１）が割り
込みサービスの要求があるということを、バスマスタ３
内のＣＰＵが解釈できる様、翻訳し伝達することで、バ
スマスタ３はバススレーブ２に対して割り込みサービス
を開始することができる。
【０００４】
【発明が解決しようとする課題】従来の割り込み方式で
は、以上のように構成されているので、割り込みサービ
スを要求するバススレーブモジュールの数だけ割り込み
信号線が必要で、また、互換性等を考慮してシステムバ
スの物理的仕様を変更しない場合において、システム機
能上必要となる割り込み信号線数が得られない問題点が
あった。
は、以上のように構成されているので、割り込みサービ
スを要求するバススレーブモジュールの数だけ割り込み
信号線が必要で、また、互換性等を考慮してシステムバ
スの物理的仕様を変更しない場合において、システム機
能上必要となる割り込み信号線数が得られない問題点が
あった。
【０００５】この発明は上記のような問題点を解消する
ためになされたもので、複数のバススレーブモジュール
に接続される信号線を共有化できるとともに、その共有
化された信号線に接続されるバススレーブモジュールの
数に制限がない信号線共有化方式を得ることを目的とし
ている。
ためになされたもので、複数のバススレーブモジュール
に接続される信号線を共有化できるとともに、その共有
化された信号線に接続されるバススレーブモジュールの
数に制限がない信号線共有化方式を得ることを目的とし
ている。
【０００６】
【課題を解決するための手段】第１の発明に係る信号線
共有化方式は、システムバス上に割り込み信号送出タイ
ミング信号線（タイミング信号線の一例）を設け、バス
スレーブモジュール（スレーブ処理部の一例）上で割り
込み信号送出タイミング信号（タイミング信号の一例）
に同期した割り込み信号（駆動信号の一例）を発生させ
る割り込み信号線駆動回路（駆動手段の一例）により、
割り込み信号線（共有化信号線の一例）を時分割多重使
用することとし、バスマスタ（マスタ処理部の一例）に
て、時分割多重使用されている割り込み信号を所定の方
法で復調する復調回路（受信手段の一例）を持つこと
で、割り込み信号線の共有化を図るものである。
共有化方式は、システムバス上に割り込み信号送出タイ
ミング信号線（タイミング信号線の一例）を設け、バス
スレーブモジュール（スレーブ処理部の一例）上で割り
込み信号送出タイミング信号（タイミング信号の一例）
に同期した割り込み信号（駆動信号の一例）を発生させ
る割り込み信号線駆動回路（駆動手段の一例）により、
割り込み信号線（共有化信号線の一例）を時分割多重使
用することとし、バスマスタ（マスタ処理部の一例）に
て、時分割多重使用されている割り込み信号を所定の方
法で復調する復調回路（受信手段の一例）を持つこと
で、割り込み信号線の共有化を図るものである。
【０００７】また、第２の発明に係る信号線共有化方式
は、システムバス上にバスクロック線（クロック信号線
の一例）を設け、バススレーブモジュール（スレーブ処
理部の一例）上でそのバスクロック信号に同期した割り
込み信号（駆動信号の一例）を発生させる割り込み信号
線駆動回路（駆動手段の一例）と、この割り込み信号線
駆動回路の動作を禁止する割り込みマスクレジスタ（禁
止手段の一例）により、割り込み信号線（共有化信号線
の一例）を時分割使用することとし、バスマスタ（マス
タ処理部の一例）にて、時分割使用されている割り込み
信号により起動される割り込み処理プログラム（処理手
段の一例）で、割り込み信号を出したバススレーブモジ
ュールを特定することで、割り込み信号線の共有化を図
るものである。
は、システムバス上にバスクロック線（クロック信号線
の一例）を設け、バススレーブモジュール（スレーブ処
理部の一例）上でそのバスクロック信号に同期した割り
込み信号（駆動信号の一例）を発生させる割り込み信号
線駆動回路（駆動手段の一例）と、この割り込み信号線
駆動回路の動作を禁止する割り込みマスクレジスタ（禁
止手段の一例）により、割り込み信号線（共有化信号線
の一例）を時分割使用することとし、バスマスタ（マス
タ処理部の一例）にて、時分割使用されている割り込み
信号により起動される割り込み処理プログラム（処理手
段の一例）で、割り込み信号を出したバススレーブモジ
ュールを特定することで、割り込み信号線の共有化を図
るものである。
【０００８】
【作用】第１の発明において割り込み信号線駆動回路
（駆動手段）は、バススレーブモジュールで発生する非
同期な割り込み発生要因を割り込み信号送出タイミング
信号に合わせて同期化させ、割り込み信号線を時分割使
用可能とさせる。また、バスマスタ上の復調回路（受信
手段）は、割り込み信号送出タイミング信号に合わせ
て、共有化された割り込み信号を復調し、割り込みサー
ビスを要求したバススレーブモジュールを特定する。
（駆動手段）は、バススレーブモジュールで発生する非
同期な割り込み発生要因を割り込み信号送出タイミング
信号に合わせて同期化させ、割り込み信号線を時分割使
用可能とさせる。また、バスマスタ上の復調回路（受信
手段）は、割り込み信号送出タイミング信号に合わせ
て、共有化された割り込み信号を復調し、割り込みサー
ビスを要求したバススレーブモジュールを特定する。
【０００９】第２の発明において割り込み信号線駆動回
路（駆動手段）は、バススレーブモジュールで発生する
非同期な割り込み発生要因を、バスクロック信号線に合
わせて同期させて出力するとともに、割り込みマスクレ
ジスタ（禁止手段）は他のバススレーブモジュールが共
有化された割り込み信号線を使用していることを検出し
て自己の割り込み信号線駆動回路（駆動手段）の動作を
禁止するので、複数のバススレーブモジュールからひと
つの割り込み信号線に対する二重駆動が防止できる。ま
た、バスマスタ上の割り込み処理プログラム（処理手
段）は割り込みサービスを要求したバススレーブモジュ
ールを特定する。
路（駆動手段）は、バススレーブモジュールで発生する
非同期な割り込み発生要因を、バスクロック信号線に合
わせて同期させて出力するとともに、割り込みマスクレ
ジスタ（禁止手段）は他のバススレーブモジュールが共
有化された割り込み信号線を使用していることを検出し
て自己の割り込み信号線駆動回路（駆動手段）の動作を
禁止するので、複数のバススレーブモジュールからひと
つの割り込み信号線に対する二重駆動が防止できる。ま
た、バスマスタ上の割り込み処理プログラム（処理手
段）は割り込みサービスを要求したバススレーブモジュ
ールを特定する。
【００１０】
実施例１．以下、この発明の一実施例を図について説明
する。図１において１〜３は前述しているので省略す
る。１ｆは割り込み送出タイミング信号線であり、１ｅ
は共有化された割り込み信号線である。１ｅ、１ｆのい
ずれもシステムバス１上の信号線であり、割り込みサー
ビスを必要とするバススレーブモジュール２全部とバス
マスタ３に接続される。
する。図１において１〜３は前述しているので省略す
る。１ｆは割り込み送出タイミング信号線であり、１ｅ
は共有化された割り込み信号線である。１ｅ、１ｆのい
ずれもシステムバス１上の信号線であり、割り込みサー
ビスを必要とするバススレーブモジュール２全部とバス
マスタ３に接続される。
【００１１】図２は、バススレーブ２および、バスマス
タ３の内部ブロックである。バススレーブ（１）におい
て発生した割り込みサービス要求は割り込み要因（１）
信号線５を有意にすることで、割り込み信号線駆動回路
９が、ラインレシーバ１０を介して接続されている割り
込み送出タイミング信号１ｆに所定のタイミングに同期
させた割り込み信号をラインドライバ１１を介して共有
化された割り込み信号線１ｅに出力する。
タ３の内部ブロックである。バススレーブ（１）におい
て発生した割り込みサービス要求は割り込み要因（１）
信号線５を有意にすることで、割り込み信号線駆動回路
９が、ラインレシーバ１０を介して接続されている割り
込み送出タイミング信号１ｆに所定のタイミングに同期
させた割り込み信号をラインドライバ１１を介して共有
化された割り込み信号線１ｅに出力する。
【００１２】ラインドライバ１１は、１本の割り込み信
号線を複数のドライバが駆動するので、オープンコレク
タ、又は、それに相当する機能をもつラインドライバを
使用する。
号線を複数のドライバが駆動するので、オープンコレク
タ、又は、それに相当する機能をもつラインドライバを
使用する。
【００１３】バスマスタ３では、共有化された割り込み
信号線１ｅがラインレシーバ１２を介して復調回路１４
に入力される。プルアップ抵抗１３は、どのバススレー
ブも割り込み信号線を駆動していないときにその信号線
の電位を安定させる為にある。割り込み送出タイミング
発生回路１５は、復調回路１４が、時分割多重使用され
ている割り込み信号を割り込みサービス要求元が判別で
きるような特定の信号パターンであって、さらに、バス
スレーブ２上の割り込み信号線駆動回路９自身が、共有
化された割り込み信号線の使用可能である時間を判別で
きるような特定の信号パターンを発生する。
信号線１ｅがラインレシーバ１２を介して復調回路１４
に入力される。プルアップ抵抗１３は、どのバススレー
ブも割り込み信号線を駆動していないときにその信号線
の電位を安定させる為にある。割り込み送出タイミング
発生回路１５は、復調回路１４が、時分割多重使用され
ている割り込み信号を割り込みサービス要求元が判別で
きるような特定の信号パターンであって、さらに、バス
スレーブ２上の割り込み信号線駆動回路９自身が、共有
化された割り込み信号線の使用可能である時間を判別で
きるような特定の信号パターンを発生する。
【００１４】図３は、割り込み信号線駆動回路の一例で
ある。ラインレシーバ１０を介した割り込み送出タイミ
ング信号１６はワンショットマルチバイブレータ１７と
カウンタ１８に入力される。カウンタ１８はそのＣＬＫ
入力の立上がりエッジにて、その出力０、１、２、３、
〜、ｎが順次有意となる様に動作し、また、そのＲＳＴ
入力が有意であって、かつ、そのＣＬＫ入力の立上がり
エッジにおいて、出力０が有意になる様リセットされる
ものである。ワンショットマルチバイブレータ１７はそ
の入力信号の立上がりエッジより、一定の期間その出力
１９が有意になる様動作するものである。カウンタ１８
およびワンショットマルチバイブレータ１７の動作タイ
ミングを図５に示す。ラインレシーバ１０を介した割り
込み送出タイミング信号１６は図５の様に、立上がりエ
ッジから次の立上がりエッジまでが短い期間２０とそれ
が長い期間２１（立上がりエッジにても同様である）を
有する信号を用い、かつワンショットマルチバイブレー
タ１７の出力１９が有意に接続される期間を期間２０と
期間２１の中間に設定することにより、期間２０におい
て、カウンタ１８はリセットされ、期間２１にて、カウ
ンタ１８は割り込み送出タイミング信号に同期してカウ
ントできる。つまり、システムバス上の全バススレーブ
モジュール２内のカウンタ１８は、全て同じ計数値を示
すことができる。従って、個々のバススレーブモジュー
ル２に独立した番号を割り当て、その番号とカウンタ１
８の計数値が一致した時において、割り込み信号線を駆
動可能とすれば、全バススレーブモジュールにて１本の
割り込み信号線を共有して使用できる。図３において
は、カウンタ１８の計数値が”１”の時、信号線２２が
有意となり、５の割り込み要因（１）が有意であれば２
３のＡＮＤゲートの出力２４が有意になり、ラインドラ
イバ１１を介して共有化された割り込み信号線１ｅが駆
動される。
ある。ラインレシーバ１０を介した割り込み送出タイミ
ング信号１６はワンショットマルチバイブレータ１７と
カウンタ１８に入力される。カウンタ１８はそのＣＬＫ
入力の立上がりエッジにて、その出力０、１、２、３、
〜、ｎが順次有意となる様に動作し、また、そのＲＳＴ
入力が有意であって、かつ、そのＣＬＫ入力の立上がり
エッジにおいて、出力０が有意になる様リセットされる
ものである。ワンショットマルチバイブレータ１７はそ
の入力信号の立上がりエッジより、一定の期間その出力
１９が有意になる様動作するものである。カウンタ１８
およびワンショットマルチバイブレータ１７の動作タイ
ミングを図５に示す。ラインレシーバ１０を介した割り
込み送出タイミング信号１６は図５の様に、立上がりエ
ッジから次の立上がりエッジまでが短い期間２０とそれ
が長い期間２１（立上がりエッジにても同様である）を
有する信号を用い、かつワンショットマルチバイブレー
タ１７の出力１９が有意に接続される期間を期間２０と
期間２１の中間に設定することにより、期間２０におい
て、カウンタ１８はリセットされ、期間２１にて、カウ
ンタ１８は割り込み送出タイミング信号に同期してカウ
ントできる。つまり、システムバス上の全バススレーブ
モジュール２内のカウンタ１８は、全て同じ計数値を示
すことができる。従って、個々のバススレーブモジュー
ル２に独立した番号を割り当て、その番号とカウンタ１
８の計数値が一致した時において、割り込み信号線を駆
動可能とすれば、全バススレーブモジュールにて１本の
割り込み信号線を共有して使用できる。図３において
は、カウンタ１８の計数値が”１”の時、信号線２２が
有意となり、５の割り込み要因（１）が有意であれば２
３のＡＮＤゲートの出力２４が有意になり、ラインドラ
イバ１１を介して共有化された割り込み信号線１ｅが駆
動される。
【００１５】図４は、バスマスタ３の復調回路１４の一
例である。割り込み送出タイミング信号１ｆより現在ど
のバススレーブモジュールが共有化された割り込み信号
線１ｅを使用可能しているかを判断する方法について
は、割り込み信号線駆動回路と同様である。割り込み信
号線駆動回路との相異点は２つあり、１つは割り込み送
出タイミング信号の立上がりエッジにて送出された割り
込み信号が安定してから、復調回路１４によってサンプ
リングされる様、インバータ２５によって、割り込み信
号駆動タイミングとサンプリングタイミングを図５の２
６の様にずらしている。２つめは、共有化された割り込
み信号線１ｅは一定期間のみしか１つのバススレーブモ
ジュールの割り込み要求状態を示さないので、その状態
を記憶するためにＤフリップフロップ２７を用いてい
る。図５においては、２８の期間、バススレーブモジュ
ール（１）にて、割り込み要求を共有化された割り込み
信号線１ｅに対して出力しており、その要求出力はライ
ンレシーバ１２を介した信号２１としてＤフリップフロ
ップ２７へ入力される。割り込み送出タイミング信号１
ｆはバスマスタ３内で信号線２０を介して、インバータ
２５へ入力されており、その立下がりエッジにて、Ｄ−
フリップフロップ２７に、期間２８の割り込み信号線の
状態が２６の様に記憶される。図４の場合、バススレー
ブモジュール（１）に対しては信号線２９が対応する。
例である。割り込み送出タイミング信号１ｆより現在ど
のバススレーブモジュールが共有化された割り込み信号
線１ｅを使用可能しているかを判断する方法について
は、割り込み信号線駆動回路と同様である。割り込み信
号線駆動回路との相異点は２つあり、１つは割り込み送
出タイミング信号の立上がりエッジにて送出された割り
込み信号が安定してから、復調回路１４によってサンプ
リングされる様、インバータ２５によって、割り込み信
号駆動タイミングとサンプリングタイミングを図５の２
６の様にずらしている。２つめは、共有化された割り込
み信号線１ｅは一定期間のみしか１つのバススレーブモ
ジュールの割り込み要求状態を示さないので、その状態
を記憶するためにＤフリップフロップ２７を用いてい
る。図５においては、２８の期間、バススレーブモジュ
ール（１）にて、割り込み要求を共有化された割り込み
信号線１ｅに対して出力しており、その要求出力はライ
ンレシーバ１２を介した信号２１としてＤフリップフロ
ップ２７へ入力される。割り込み送出タイミング信号１
ｆはバスマスタ３内で信号線２０を介して、インバータ
２５へ入力されており、その立下がりエッジにて、Ｄ−
フリップフロップ２７に、期間２８の割り込み信号線の
状態が２６の様に記憶される。図４の場合、バススレー
ブモジュール（１）に対しては信号線２９が対応する。
【００１６】信号線２９を含む信号線群３０は割り込み
コントロール回路８へ出力される。この信号線群３０
は、図１０における信号群３１と同様の効果を持つこと
になる。
コントロール回路８へ出力される。この信号線群３０
は、図１０における信号群３１と同様の効果を持つこと
になる。
【００１７】実施例２．次に、割り込み送出タイミング
信号に周期一定の信号を用い、復調回路の代わりにバス
マスタ側の割り込み処理プログラムとバススレーブ側で
の割り込みマスクレジスタを追加した割り込み信号線駆
動回路により、実施例１と同様の効果を得る一実施例を
説明する。
信号に周期一定の信号を用い、復調回路の代わりにバス
マスタ側の割り込み処理プログラムとバススレーブ側で
の割り込みマスクレジスタを追加した割り込み信号線駆
動回路により、実施例１と同様の効果を得る一実施例を
説明する。
【００１８】図６はこの実施例の構成図である。割り込
み送出タイミング信号発生回路に代わり、バスクロック
発生回路３２が、一定周期のクロック信号３３を出力
し、ラインドライバ３４にてバスクロック信号線１ｇが
駆動される。その他は、図１０のバスマスタの構成と同
じである。共有化された割り込み信号線１ｅはラインレ
シーバ１２を介して割り込みコントロール回路８に入力
され、その信号の立ち上がりエッジにて割り込み発生と
する。
み送出タイミング信号発生回路に代わり、バスクロック
発生回路３２が、一定周期のクロック信号３３を出力
し、ラインドライバ３４にてバスクロック信号線１ｇが
駆動される。その他は、図１０のバスマスタの構成と同
じである。共有化された割り込み信号線１ｅはラインレ
シーバ１２を介して割り込みコントロール回路８に入力
され、その信号の立ち上がりエッジにて割り込み発生と
する。
【００１９】バススレーブモジュール２の割り込み信号
線駆動回路３５は、割り込みマスクレジスタ３６の割り
込み禁止出力３７が有意でなく、かつ５の割り込み要因
（１）が有意である時のみ、バスクロック信号１ｇの立
上がりエッジにて出力２４が有意となり、ラインドライ
バ１１を介して共有化された割り込み信号線１ｅを、１
バスクロック期間、論理”０”に駆動させる。共有化さ
れた割り込み信号線１ｅは、ラインレシーバ３８に入力
され、その出力３９は割り込みマスクレジスタ３６へ入
力される。割り込みマスクレジスタ３６は、他のバスス
レーブモジュールによって一度でも、共有化された割り
込み信号線１ｅが駆動されたならば、その出力３７は有
意となり自バススレーブモジュールが共有化された割り
込み信号線１ｅを不正なタイミングで駆動するのを防
ぎ、多重割り込み状態が発生しない様にするためのもの
である。バススレーブモジュール２は、バスマスタ３に
よって、５の割り込み要因の有／無、割り込みマスクレ
ジスタの状態を確認でき、かつ、割り込みマスクレジス
タ３６をリセット可能としておくことが必要である。
線駆動回路３５は、割り込みマスクレジスタ３６の割り
込み禁止出力３７が有意でなく、かつ５の割り込み要因
（１）が有意である時のみ、バスクロック信号１ｇの立
上がりエッジにて出力２４が有意となり、ラインドライ
バ１１を介して共有化された割り込み信号線１ｅを、１
バスクロック期間、論理”０”に駆動させる。共有化さ
れた割り込み信号線１ｅは、ラインレシーバ３８に入力
され、その出力３９は割り込みマスクレジスタ３６へ入
力される。割り込みマスクレジスタ３６は、他のバスス
レーブモジュールによって一度でも、共有化された割り
込み信号線１ｅが駆動されたならば、その出力３７は有
意となり自バススレーブモジュールが共有化された割り
込み信号線１ｅを不正なタイミングで駆動するのを防
ぎ、多重割り込み状態が発生しない様にするためのもの
である。バススレーブモジュール２は、バスマスタ３に
よって、５の割り込み要因の有／無、割り込みマスクレ
ジスタの状態を確認でき、かつ、割り込みマスクレジス
タ３６をリセット可能としておくことが必要である。
【００２０】図７は割り込み信号線駆動回路３５および
割り込みマスクレジスタ３６の一例である。Ｄ−フリッ
プフロップ４０、４１により、バスクロック信号１６の
１周期分の割り込み信号を発生させることができ、その
発生条件は、５の割り込み要因が有意であり、かつ、３
７の割り込みマスク信号が有意でないとき、ＡＮＤゲー
ト４２によってＤ−フリップフロップ４０、４１のリセ
ット信号４３が解除されることである。割り込みマスク
レジスタ３６もＤ−フリップフロップで構成されてお
り、共有化された割り込み信号線１ｅの”Ｈ”→”Ｌ”
の立下がりエッジにおいて、割り込み禁止信号３７が有
意となる。また、割り込みマスクレジスタ３６は、自バ
ススレーブモジュールにてデコードされたバスマスタ３
からの割り込みマスクレジスタ信号４４によりリセット
可能である。ＮＯＲゲート４５は、自バススレーブモジ
ュールが、共有化された割り込み信号線１ｅを駆動する
時、割り込みマスクレジスタがセットされない様にする
ためである。
割り込みマスクレジスタ３６の一例である。Ｄ−フリッ
プフロップ４０、４１により、バスクロック信号１６の
１周期分の割り込み信号を発生させることができ、その
発生条件は、５の割り込み要因が有意であり、かつ、３
７の割り込みマスク信号が有意でないとき、ＡＮＤゲー
ト４２によってＤ−フリップフロップ４０、４１のリセ
ット信号４３が解除されることである。割り込みマスク
レジスタ３６もＤ−フリップフロップで構成されてお
り、共有化された割り込み信号線１ｅの”Ｈ”→”Ｌ”
の立下がりエッジにおいて、割り込み禁止信号３７が有
意となる。また、割り込みマスクレジスタ３６は、自バ
ススレーブモジュールにてデコードされたバスマスタ３
からの割り込みマスクレジスタ信号４４によりリセット
可能である。ＮＯＲゲート４５は、自バススレーブモジ
ュールが、共有化された割り込み信号線１ｅを駆動する
時、割り込みマスクレジスタがセットされない様にする
ためである。
【００２１】図８は、バスマスタ３の割り込み処理プロ
グラム５０のフローチャートである。この割り込み処理
プログラム５０は割り込みコントロール回路８から割り
込みサービスの要求がＣＰＵへ伝えられたときに起動さ
れるプログラムであり、起動されると、Ｓ１で全バスス
レーブモジュールの割り込み要求有／無、及び、割り込
みマスクレジスタの状態を確認する。そして、Ｓ２で割
り込み要求有のバススレーブモジュールに対し、割り込
みサービスを行う。さらに、Ｓ３で割り込み禁止信号３
７が有意となっているバススレーブモジュールに対して
割り込みマスクレジスタリセット信号４４を有意して、
その割り込みマスクレジスタ３６をリセットする。
グラム５０のフローチャートである。この割り込み処理
プログラム５０は割り込みコントロール回路８から割り
込みサービスの要求がＣＰＵへ伝えられたときに起動さ
れるプログラムであり、起動されると、Ｓ１で全バスス
レーブモジュールの割り込み要求有／無、及び、割り込
みマスクレジスタの状態を確認する。そして、Ｓ２で割
り込み要求有のバススレーブモジュールに対し、割り込
みサービスを行う。さらに、Ｓ３で割り込み禁止信号３
７が有意となっているバススレーブモジュールに対して
割り込みマスクレジスタリセット信号４４を有意して、
その割り込みマスクレジスタ３６をリセットする。
【００２２】実施例３．上記実施例では、バスマスタ３
とバススレーブモジュール２は、システムバス１を介し
て物理的に離れた構成となっているが、同一配線基板上
に存在していても良く、バスマスタ３およびバススレー
ブモジュール２の物理的な実装形態には特にこだわる必
要がなく、上記実施例と同様の効果が得られる。
とバススレーブモジュール２は、システムバス１を介し
て物理的に離れた構成となっているが、同一配線基板上
に存在していても良く、バスマスタ３およびバススレー
ブモジュール２の物理的な実装形態には特にこだわる必
要がなく、上記実施例と同様の効果が得られる。
【００２３】実施例４．上記実施例では、割り込み信号
線を共有化する場合を示したが、その他の信号線を共有
化する場合でもかまわない。
線を共有化する場合を示したが、その他の信号線を共有
化する場合でもかまわない。
【００２４】
【発明の効果】以上のように、第１及び第２の発明によ
れば多数必要となる信号線を１本の共有化された信号線
で済むように構成したので、システムバス全体の信号線
数を減少でき、将来のシステム全体の機能拡張におい
て、使用可能な割り込み信号線の信号線数によって生ず
る機能拡張制限から逃れることができる効果がある。
れば多数必要となる信号線を１本の共有化された信号線
で済むように構成したので、システムバス全体の信号線
数を減少でき、将来のシステム全体の機能拡張におい
て、使用可能な割り込み信号線の信号線数によって生ず
る機能拡張制限から逃れることができる効果がある。
【００２５】また、本方式は、従来のシステムの延長上
にあって、機能を追加する形態であるので、使用目的、
用途に合わせて、既存のシステムバスの物理的仕様を変
更することなく、信号仕様を若干変更するだけで上述の
効果を得ることができる。
にあって、機能を追加する形態であるので、使用目的、
用途に合わせて、既存のシステムバスの物理的仕様を変
更することなく、信号仕様を若干変更するだけで上述の
効果を得ることができる。
【図１】この発明の一実施例を示す割り込み信号線共有
化方法を用いたシステム図である。
化方法を用いたシステム図である。
【図２】この発明の一実施例を示すバスマスタ、バスス
レーブの内部ブロック図である。
レーブの内部ブロック図である。
【図３】この発明の一実施例を示す割り込み信号線駆動
回路の図である。
回路の図である。
【図４】この発明の一実施例を示す復調回路の図であ
る。
る。
【図５】この発明の一実施例を示す動作タイミング図で
ある。
ある。
【図６】この発明の一実施例を示すバスマスタ、バスス
レーブの内部ブロック図である。
レーブの内部ブロック図である。
【図７】この発明の一実施例を示す割り込み信号線駆動
回路、割り込みマスクレジスタ回路の図である。
回路、割り込みマスクレジスタ回路の図である。
【図８】この発明の一実施例を示す割り込み処理プログ
ラムのフローチャート図である。
ラムのフローチャート図である。
【図９】従来のマイクロコンピュータシステムのシステ
ム図である。
ム図である。
【図１０】従来のマイクロコンピュータシステムのバス
マスタ、バススレーブの内部ブロック図である。
マスタ、バススレーブの内部ブロック図である。
１ システムバス １ｅ 共有化された割り込み信号線 １ｆ 割り込み送出タイミング信号線 ２ バスマスタ ３ バススレーブ
Claims (2)
- 【請求項１】 以下の要素を有し、マスタ処理部と少な
くともひとつ以上のスレーブ処理部の間の信号線を共有
する信号線共有化方式 （ａ）マスタ処理部とスレーブ処理部を接続するタイミ
ング信号線、 （ｂ）マスタ処理部とスレーブ処理部を接続する共有化
信号線、 （ｃ）以下の要素を有するマスタ処理部、 （ｃ１）スレーブ処理部が共有化信号線を駆動してよい
タイミングを示すタイミング信号をタイミング信号線に
出力するタイミング信号発生手段、 （ｃ２）スレーブ処理部により駆動された共有化信号線
の駆動信号を受信していずれのスレーブ処理部からの駆
動信号かを特定する受信手段、 （ｄ）マスタ処理部からのタイミング信号に基づいて、
共有化信号線に駆動信号を出力する駆動手段を有するス
レーブ処理部。 - 【請求項２】 以下の要素を有し、マスタ処理部とひと
つ以上のスレーブ処理部の間の信号線を共有する信号線
共有化方式 （ａ）マスタ処理部とスレーブ処理部を接続するクロッ
ク信号線、 （ｂ）マスタ処理部とスレーブ処理部を接続する共有化
信号線、 （ｃ）以下の要素を有するマスタ処理部、 （ｃ１）クロック信号をクロック信号線に出力するクロ
ック発生手段、 （ｃ２）スレーブ処理部により駆動された共有化信号線
の駆動信号により起動され、いずれのスレーブ処理部か
らの駆動信号かを特定する処理手段、 （ｄ）以下の要素を有するスレーブ処理部、 （ｄ１）マスタ処理部からのクロック信号に基づいて、
共有化信号線に駆動信号を出力する駆動手段、 （ｄ２）他のスレーブ処理部の信号駆動手段による共有
化信号線の駆動を検出し、自己の信号駆動手段の実行を
禁止する禁止手段。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3259121A JP2979778B2 (ja) | 1991-10-07 | 1991-10-07 | 信号線共有化方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3259121A JP2979778B2 (ja) | 1991-10-07 | 1991-10-07 | 信号線共有化方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05100993A true JPH05100993A (ja) | 1993-04-23 |
| JP2979778B2 JP2979778B2 (ja) | 1999-11-15 |
Family
ID=17329610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3259121A Expired - Lifetime JP2979778B2 (ja) | 1991-10-07 | 1991-10-07 | 信号線共有化方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2979778B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008021040A (ja) * | 2006-07-11 | 2008-01-31 | Canon Inc | バスマスタ回路、バス制御方法、及びコンピュータプログラム |
| KR100812710B1 (ko) * | 2006-11-14 | 2008-03-12 | 엠텍비젼 주식회사 | 제어 버스를 이용한 통신 방법 및 장치 |
| JP2009205458A (ja) * | 2008-02-28 | 2009-09-10 | Kyocera Corp | 電子機器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62259257A (ja) * | 1986-05-06 | 1987-11-11 | Pioneer Electronic Corp | オ−トロ−デイングデイスクプレ−ヤ |
-
1991
- 1991-10-07 JP JP3259121A patent/JP2979778B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62259257A (ja) * | 1986-05-06 | 1987-11-11 | Pioneer Electronic Corp | オ−トロ−デイングデイスクプレ−ヤ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008021040A (ja) * | 2006-07-11 | 2008-01-31 | Canon Inc | バスマスタ回路、バス制御方法、及びコンピュータプログラム |
| KR100812710B1 (ko) * | 2006-11-14 | 2008-03-12 | 엠텍비젼 주식회사 | 제어 버스를 이용한 통신 방법 및 장치 |
| JP2009205458A (ja) * | 2008-02-28 | 2009-09-10 | Kyocera Corp | 電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2979778B2 (ja) | 1999-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1278872C (en) | Serial data bus for sci, spi and buffered spi modes of operation | |
| EP0046203B1 (en) | Multiprocessor arrangement with a common bus | |
| US5963609A (en) | Apparatus and method for serial data communication between plurality of chips in a chip set | |
| US7826446B2 (en) | System for and method of providing a header and a trailer in data packets | |
| US9678917B2 (en) | Communications assembly having logic multichannel communication via a physical transmission path for serial interchip data transmission | |
| US7958281B2 (en) | Method and apparatus for transmitting data in a flexray node | |
| US6327259B1 (en) | Flexible placement of serial data within a time divisioned multiplexed frame through programmable time slot start and stop bit positions | |
| US5835736A (en) | Serial data transmission unit | |
| JPH11167560A (ja) | データ転送システム、このシステムに用いるスイッチング回路、アダプタ及びこのシステムを有する集積回路並びにデータ転送方法 | |
| JPH05100993A (ja) | 信号線共有化方式 | |
| JPS6162159A (ja) | 双方向データ交換方法 | |
| EP0924899B1 (en) | Circuit arrangement for a synchronized interchange of data between different locally dedicated signal sources | |
| US7350002B2 (en) | Round-robin bus protocol | |
| JPH04287150A (ja) | 同期式シリアルバス方式 | |
| JP3412927B2 (ja) | フレーム同期回路 | |
| JP2804611B2 (ja) | 並列競合制御回路 | |
| KR100247027B1 (ko) | 무선장치의 무선주파수 상태정보 수집장치 및 방법 | |
| JP3606957B2 (ja) | シリアルデータ伝送システム | |
| KR100311519B1 (ko) | 시스템 클럭을 이용한 회전 순위 시스템 | |
| JPH11102341A (ja) | データ転送システム、データ送信装置、データ受信装置、データ転送方法及びバス調停方法 | |
| JPH11122275A (ja) | シリアル通信システム | |
| JPH08298531A (ja) | 信号伝送システム及び伝送装置 | |
| JPH06266656A (ja) | バス通信装置 | |
| JPH11353272A (ja) | 情報転送方法およびその装置 | |
| JPH10336220A (ja) | 車両用電子制御装置試験システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20080917 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090917 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20100917 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 13 |