JPH05100648A - テストパターン発生装置 - Google Patents
テストパターン発生装置Info
- Publication number
- JPH05100648A JPH05100648A JP3284069A JP28406991A JPH05100648A JP H05100648 A JPH05100648 A JP H05100648A JP 3284069 A JP3284069 A JP 3284069A JP 28406991 A JP28406991 A JP 28406991A JP H05100648 A JPH05100648 A JP H05100648A
- Authority
- JP
- Japan
- Prior art keywords
- test pattern
- memory
- font
- pattern signal
- displayed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/0693—Calibration of display systems
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】 被試験ディスプレイモニタにテストパターン
とテストパターンに関する種々のメッセージとを表示で
きるテストパターン発生装置を得る。 【構成】 メモリ２に水平，垂直周波数等の番号，名
称，試験方法等を示すフォントパターンを登録して置
き、テストパターン信号源１の出力に応じてフォントパ
ターンを選択して読み出し、シリアルデータに変換した
後、切換回路７でテストパターン信号と切換えられてデ
ィスプレイモニタ１０に加えられ表示される。 【効果】 同一画面でテストパターンとメッセージが表
示でき、作業効率が向上する。
とテストパターンに関する種々のメッセージとを表示で
きるテストパターン発生装置を得る。 【構成】 メモリ２に水平，垂直周波数等の番号，名
称，試験方法等を示すフォントパターンを登録して置
き、テストパターン信号源１の出力に応じてフォントパ
ターンを選択して読み出し、シリアルデータに変換した
後、切換回路７でテストパターン信号と切換えられてデ
ィスプレイモニタ１０に加えられ表示される。 【効果】 同一画面でテストパターンとメッセージが表
示でき、作業効率が向上する。
Description
【０００１】
【産業上の利用分野】この発明はオフィスコンピュータ
やパーソナルコンピュータ等で用いられるディスプレイ
モニタの試験，調整を行うためのテストパターン発生装
置に関するものである。
やパーソナルコンピュータ等で用いられるディスプレイ
モニタの試験，調整を行うためのテストパターン発生装
置に関するものである。
【０００２】
【従来の技術】従来より、ＣＲＴ，液晶などを用いたデ
ィスプレイモニタの試験，調整を行う場合は、テストパ
ターン発生装置から発生された種々の基準となるテスト
パターンをディスプレイモニタの表示画面上に映し出
し、これを試験、調整を行う作業者が観察しながら試
験，調整を行うようにしている。
ィスプレイモニタの試験，調整を行う場合は、テストパ
ターン発生装置から発生された種々の基準となるテスト
パターンをディスプレイモニタの表示画面上に映し出
し、これを試験、調整を行う作業者が観察しながら試
験，調整を行うようにしている。
【０００３】ディスプレイモニタは機種によって水平周
波数や垂直周波数等の走査のタイミングが異なるため、
従来のテストパターン発生装置においては、種々のタイ
ミングが予め登録され、各々のテストパターンをタイミ
ング別に選択して発生できるようにしている。その場
合、例えば、登録番号の１番はＡ、２番はＢというよう
に各タイミングに名称を付して用いるようにしている。
波数や垂直周波数等の走査のタイミングが異なるため、
従来のテストパターン発生装置においては、種々のタイ
ミングが予め登録され、各々のテストパターンをタイミ
ング別に選択して発生できるようにしている。その場
合、例えば、登録番号の１番はＡ、２番はＢというよう
に各タイミングに名称を付して用いるようにしている。
【０００４】また、タイミングを選択したときは、その
番号，名称等がテストパターン発生装置の表示部で表示
されるように成されている。作業者はこの表示を見て現
在出力されているテストパターンのタイミングの番号，
名称等を知るようにしている。
番号，名称等がテストパターン発生装置の表示部で表示
されるように成されている。作業者はこの表示を見て現
在出力されているテストパターンのタイミングの番号，
名称等を知るようにしている。
【０００５】
【発明が解決しようとする課題】従来のテストパターン
発生装置は以上のように構成されているので、作業者が
現在出力されているテストパターンのタイミングの番
号，名称等を知りたいときは、ディスプレイモニタに映
し出されているテストパターンを見ただけでは判らず、
テストパターン発生装置の表示部を見なければならなか
った。このため、作業者はディスプレイモニタ上のテス
トパターンから一旦目を離さなければならず、また、テ
ストパターン発生装置をディスプレイモニタの成るべく
近くに配置する必要がある等の問題があった。
発生装置は以上のように構成されているので、作業者が
現在出力されているテストパターンのタイミングの番
号，名称等を知りたいときは、ディスプレイモニタに映
し出されているテストパターンを見ただけでは判らず、
テストパターン発生装置の表示部を見なければならなか
った。このため、作業者はディスプレイモニタ上のテス
トパターンから一旦目を離さなければならず、また、テ
ストパターン発生装置をディスプレイモニタの成るべく
近くに配置する必要がある等の問題があった。
【０００６】また、一般にテストパターン発生装置の表
示部は表示能力に限界があり、タイミングの番号，名称
程度は表示できても各々のテストパターンについてその
試験方法や調整方法の説明等、作業者に対するメッセー
ジの表示を行うことはできず、このため作業者が試験方
法や調整方法について不明な点が生じた場合は、作業を
中止してマニュアル等を調べなければならず、作業効率
が低下する等の問題があった。
示部は表示能力に限界があり、タイミングの番号，名称
程度は表示できても各々のテストパターンについてその
試験方法や調整方法の説明等、作業者に対するメッセー
ジの表示を行うことはできず、このため作業者が試験方
法や調整方法について不明な点が生じた場合は、作業を
中止してマニュアル等を調べなければならず、作業効率
が低下する等の問題があった。
【０００７】この発明は上記のような課題を解決するた
めになされたもので、ディスプレイモニタに直接メッセ
ージを表示できるようにしたテストパターン発生装置を
得ることを目的としている。
めになされたもので、ディスプレイモニタに直接メッセ
ージを表示できるようにしたテストパターン発生装置を
得ることを目的としている。
【０００８】
【課題を解決するための手段】この発明に係るテストパ
ターン発生装置は、タイミングの番号，名称等を含む種
々のメッセージの内容を示すフォントパターンをメモリ
に登録して置き、テストパターン信号源からあるタイミ
ングで発生されるテストパターン信号に応じて上記メモ
リからフォントパターンを選択的に読み出し、読み出さ
れたフォントパターン信号をテストパターン信号と切換
えてディスプレイモニタで表示するようにしたものであ
る。
ターン発生装置は、タイミングの番号，名称等を含む種
々のメッセージの内容を示すフォントパターンをメモリ
に登録して置き、テストパターン信号源からあるタイミ
ングで発生されるテストパターン信号に応じて上記メモ
リからフォントパターンを選択的に読み出し、読み出さ
れたフォントパターン信号をテストパターン信号と切換
えてディスプレイモニタで表示するようにしたものであ
る。
【０００９】
【作用】この発明におけるテストパターン発生装置は、
ディスプレイモニタの画面上にテストパターンと共に種
々のメッセージが文字で表示されるので、作業者はテス
トパターン発生装置の表示部を見る必要がなく、常に同
一画面を見ながら作業を行うことができる。
ディスプレイモニタの画面上にテストパターンと共に種
々のメッセージが文字で表示されるので、作業者はテス
トパターン発生装置の表示部を見る必要がなく、常に同
一画面を見ながら作業を行うことができる。
【００１０】
実施例１．以下、この発明の一実施例を図について説明
する。図１において、１は種々のテストパターン信号を
タイミング別に出力するテストパターン信号源、２はフ
ォントパターンが記憶されたメモリで、タイミングの番
号、メモリや各テストパターンに関する試験、調整の作
業手順、規格等を含む試験方法、調整方法等の種々のメ
ッセージの内容を示すフォントパターンが記憶されてい
る。３はメモリ２の垂直アドレスを制御する垂直アドレ
スカウンタ、４はメモリ２の水平方向アドレスを制御す
る水平アドレスカウンタである。
する。図１において、１は種々のテストパターン信号を
タイミング別に出力するテストパターン信号源、２はフ
ォントパターンが記憶されたメモリで、タイミングの番
号、メモリや各テストパターンに関する試験、調整の作
業手順、規格等を含む試験方法、調整方法等の種々のメ
ッセージの内容を示すフォントパターンが記憶されてい
る。３はメモリ２の垂直アドレスを制御する垂直アドレ
スカウンタ、４はメモリ２の水平方向アドレスを制御す
る水平アドレスカウンタである。
【００１１】５は制御部で、テストパターン信号源１が
出力すべきテストパターン信号及びそのタイミングを選
択すると共に、この選択に応じて垂直アドレスカウンタ
３、水平アドレスカウンタ４を制御して、メモリ２から
読み出すべきフォントパターンを選択する。なお、テス
トパターン信号及びそのタイミングの選択は作業者によ
り行われるが、そのための選択スイッチ等の選択手段は
上記制御部に含まれるものとする。
出力すべきテストパターン信号及びそのタイミングを選
択すると共に、この選択に応じて垂直アドレスカウンタ
３、水平アドレスカウンタ４を制御して、メモリ２から
読み出すべきフォントパターンを選択する。なお、テス
トパターン信号及びそのタイミングの選択は作業者によ
り行われるが、そのための選択スイッチ等の選択手段は
上記制御部に含まれるものとする。
【００１２】６はメモリ２のＤ0 〜Ｄ7 の出力端子から
読み出された８ビットパラレルのフォントパターン信号
をシリアルのフォントパターン信号に変換するＰ／Ｓ変
換器で、変換のためのクロックが制御部５から供給され
る。７はテストパターン信号源１から出力されるテスト
パターン信号とＰ／Ｓ変換器６から出力されるシリアル
のフォントパターン信号とを切換える切換回路である。
読み出された８ビットパラレルのフォントパターン信号
をシリアルのフォントパターン信号に変換するＰ／Ｓ変
換器で、変換のためのクロックが制御部５から供給され
る。７はテストパターン信号源１から出力されるテスト
パターン信号とＰ／Ｓ変換器６から出力されるシリアル
のフォントパターン信号とを切換える切換回路である。
【００１３】８は制御部５の制御により切換回路７の切
換えを制御することによりフォントパターンの表示位置
を決める表示位置指定回路で、垂直アドレスカウンタ３
の出力パルスで制御されるカウンタを含んでいる。９は
水平アドレスカウンタ４の出力パルスで制御されてＰ／
Ｓ変換器６を制御するカウンタである。１０は試験，調
整が行われるディスプレイモニタであり、切換回路７の
出力信号が供給される。なお、制御部５、垂直アドレス
カウンタ３、水平アドレスカウンタ４により制御手段が
構成される。
換えを制御することによりフォントパターンの表示位置
を決める表示位置指定回路で、垂直アドレスカウンタ３
の出力パルスで制御されるカウンタを含んでいる。９は
水平アドレスカウンタ４の出力パルスで制御されてＰ／
Ｓ変換器６を制御するカウンタである。１０は試験，調
整が行われるディスプレイモニタであり、切換回路７の
出力信号が供給される。なお、制御部５、垂直アドレス
カウンタ３、水平アドレスカウンタ４により制御手段が
構成される。
【００１４】図２は上記ディスプレイモニタ１０の画面
１０ａを示し、ｌ1 ，ｌ2 ，ｌ3 …は水平走査線であ
り、矢印は走査方向を示し、点線はブランキング期間を
示している。
１０ａを示し、ｌ1 ，ｌ2 ，ｌ3 …は水平走査線であ
り、矢印は走査方向を示し、点線はブランキング期間を
示している。
【００１５】図３はメモリ２に記憶されたフォントパタ
ーンの一例としてＭ，Ｅ，Ｓを構成するドットデータの
格納状態を示す。
ーンの一例としてＭ，Ｅ，Ｓを構成するドットデータの
格納状態を示す。
【００１６】図４は上記画面１０ａ上に上記ＭＥＳを表
示した状態を示し、多数の黒丸は画素としてのドットで
ある。
示した状態を示し、多数の黒丸は画素としてのドットで
ある。
【００１７】図５はＭＥＳを表示する場合の垂直アドレ
スカウンタ３、水平アドレスカウンタ４によるメモリ２
のアドレス制御方法を示すものである。メモリ２のアド
レス制御端子の下位３ビットＡ0 ，Ａ1 ，Ａ2 に垂直ア
ドレスカウンタ３の下位３ビットの出力端子ａ0 ，ａ
1 ，ａ2 の出力パルスが加えられ、水平アドレスカウン
タ４の出力端子ｂ3 ，ｂ4 の２ビットの出力パルスがメ
モリ２のアドレス制御端子Ａ3 ，Ａ4 に加えられてい
る。
スカウンタ３、水平アドレスカウンタ４によるメモリ２
のアドレス制御方法を示すものである。メモリ２のアド
レス制御端子の下位３ビットＡ0 ，Ａ1 ，Ａ2 に垂直ア
ドレスカウンタ３の下位３ビットの出力端子ａ0 ，ａ
1 ，ａ2 の出力パルスが加えられ、水平アドレスカウン
タ４の出力端子ｂ3 ，ｂ4 の２ビットの出力パルスがメ
モリ２のアドレス制御端子Ａ3 ，Ａ4 に加えられてい
る。
【００１８】次に動作について説明する。ディスプレイ
モニタ１０の画面１０ａ上においては、図２に示すよう
に、走査線ｌ1 ，ｌ2 ，ｌ3 …によりドットが順次に左
から右に走査される。従って、ドットの表示位置を指定
する場合は、上から何本目の走査線の左から何個目のド
ットという形で表わすことができる。
モニタ１０の画面１０ａ上においては、図２に示すよう
に、走査線ｌ1 ，ｌ2 ，ｌ3 …によりドットが順次に左
から右に走査される。従って、ドットの表示位置を指定
する場合は、上から何本目の走査線の左から何個目のド
ットという形で表わすことができる。
【００１９】一例として画面１０ａに「ＭＥＳ」という
メッセージを図４に示すように表示する場合について説
明する。Ｍ，Ｅ，Ｓの各フォントパターンは図３に示す
ように、それぞれ８×８ドットで構成される。そして
「Ｍ」はメモリ２のアドレスの０〜７番地に格納され、
「Ｅ」は８〜Ｆ番地に格納され、「Ｓ」は１０〜１７番
地に格納されている。各番地にはＤ0 〜Ｄ7 の８ビット
のドットデータが格納されている。
メッセージを図４に示すように表示する場合について説
明する。Ｍ，Ｅ，Ｓの各フォントパターンは図３に示す
ように、それぞれ８×８ドットで構成される。そして
「Ｍ」はメモリ２のアドレスの０〜７番地に格納され、
「Ｅ」は８〜Ｆ番地に格納され、「Ｓ」は１０〜１７番
地に格納されている。各番地にはＤ0 〜Ｄ7 の８ビット
のドットデータが格納されている。
【００２０】これを図４のように１本目の走査線ｌ1 の
左端から表示する場合は、最初は「Ｍ」のフォントの１
列目である０番地の８ビットが読み出され、次に「Ｅ」
のフォントの１列目である８番地の８ビットが読み出さ
れ、さらに「Ｓ」のフォントの１列目である１０番地の
８ビットが読み出される。２本目の走査線ｌ2 では、そ
れぞれ２列目となる１番地，９番地，１１番地が読み出
される。以後、同様にして読み出しが行われ、最後に７
番地，Ｆ番地，１７番地が読み出されると、図４の表示
が行われることになる。
左端から表示する場合は、最初は「Ｍ」のフォントの１
列目である０番地の８ビットが読み出され、次に「Ｅ」
のフォントの１列目である８番地の８ビットが読み出さ
れ、さらに「Ｓ」のフォントの１列目である１０番地の
８ビットが読み出される。２本目の走査線ｌ2 では、そ
れぞれ２列目となる１番地，９番地，１１番地が読み出
される。以後、同様にして読み出しが行われ、最後に７
番地，Ｆ番地，１７番地が読み出されると、図４の表示
が行われることになる。
【００２１】上記のような読み出しを行うために、図５
に示す読み出し制御が行われる。図５において、垂直ア
ドレスカウンタ３の出力パルスａ0 は走査線が１本進む
毎に変化するパルスであり、ａ1 は２本進む毎、ａ2 は
４本進む毎に変化するパルスである。
に示す読み出し制御が行われる。図５において、垂直ア
ドレスカウンタ３の出力パルスａ0 は走査線が１本進む
毎に変化するパルスであり、ａ1 は２本進む毎、ａ2 は
４本進む毎に変化するパルスである。
【００２２】また、水平アドレスカウンタ４の出力パル
スｂ0 は走査線上でドットが１個進む毎に変化するパル
スであり、ｂ1 はドットが２個進む毎に変化し、ｂ2 は
４個進む毎、ｂ3 は８個進む毎、ｂ4 は１６個進む毎に
変化する。
スｂ0 は走査線上でドットが１個進む毎に変化するパル
スであり、ｂ1 はドットが２個進む毎に変化し、ｂ2 は
４個進む毎、ｂ3 は８個進む毎、ｂ4 は１６個進む毎に
変化する。
【００２３】最初はａ0 ＝ａ1 ＝ａ2 ＝０及びｂ3 ＝ｂ
4 ＝０なので、メモリ２のＡ0 〜Ａ5 によるアドレスは
「００００」となり、「Ｍ」の１列目である０番地の８
ビットのデータが読み出されて、１本目の走査線ｌ1 上
の左から８個のドットで表示される。走査線ｌ1 が９個
目のドットになると、ｂ3 ＝１となるので、メモリ２の
アドレスは「０１０００」となり、「Ｅ」の１列目であ
る８番地のデータが読み出されて９〜１６個目のドット
により表示される。
4 ＝０なので、メモリ２のＡ0 〜Ａ5 によるアドレスは
「００００」となり、「Ｍ」の１列目である０番地の８
ビットのデータが読み出されて、１本目の走査線ｌ1 上
の左から８個のドットで表示される。走査線ｌ1 が９個
目のドットになると、ｂ3 ＝１となるので、メモリ２の
アドレスは「０１０００」となり、「Ｅ」の１列目であ
る８番地のデータが読み出されて９〜１６個目のドット
により表示される。
【００２４】次に走査が１７個目のドットになると、ｂ
4 ＝１，ｂ3 ＝０となるのでアドレスは「１００００」
となり、「Ｓ」の１列目である１０番地のデータが読み
出されて、１７〜２４個目のドットにより表示される。
4 ＝１，ｂ3 ＝０となるのでアドレスは「１００００」
となり、「Ｓ」の１列目である１０番地のデータが読み
出されて、１７〜２４個目のドットにより表示される。
【００２５】２本目の走査線ｌ2 の２列目はａ0 ＝１，
ａ1 ＝ａ2 ＝０となり、また、この走査線ｌ2 が右へ進
むに従ってｂ3 ＝ｂ4 ＝０→ｂ3 ＝１，ｂ4 ＝０→ｂ3
＝０，ｂ4 ＝１と変化するので、メモリ２のアドレスは
「００００１」→「０１００１」→「１０００１」とな
り、１→９→１１番地と進む。従って、「Ｍ」，
「Ｅ」，「Ｓ」の各々のフォントの２列目が出力され
る。以後、同様にして走査線ｌ8 の８列目迄進むと、
「ＭＥＳ」という表示が行われることになる。
ａ1 ＝ａ2 ＝０となり、また、この走査線ｌ2 が右へ進
むに従ってｂ3 ＝ｂ4 ＝０→ｂ3 ＝１，ｂ4 ＝０→ｂ3
＝０，ｂ4 ＝１と変化するので、メモリ２のアドレスは
「００００１」→「０１００１」→「１０００１」とな
り、１→９→１１番地と進む。従って、「Ｍ」，
「Ｅ」，「Ｓ」の各々のフォントの２列目が出力され
る。以後、同様にして走査線ｌ8 の８列目迄進むと、
「ＭＥＳ」という表示が行われることになる。
【００２６】なお、メモリ２から読み出された８ビット
のデータは図１のＰ／Ｓ変換器６において、制御部５か
ら与えられるドットと対応するクロックによりシリアル
データに変換された後、切換回路７で、テストパターン
信号源１から出力されるテストパターン信号と切換えら
れてディスプレイモニタ１０に加えられる。
のデータは図１のＰ／Ｓ変換器６において、制御部５か
ら与えられるドットと対応するクロックによりシリアル
データに変換された後、切換回路７で、テストパターン
信号源１から出力されるテストパターン信号と切換えら
れてディスプレイモニタ１０に加えられる。
【００２７】また、図４の例では８本の走査線ｌ1 〜ｌ
8 を１行分として１行目に「ＭＥＳ」の表示を行った
が、メモリ２の容量が許せば、２行目（ｌ9 〜ｌ16），
３行目（ｌ17〜ｌ25）及びそれ以降の行でメッセージ表
示を行うようにすることもできる。
8 を１行分として１行目に「ＭＥＳ」の表示を行った
が、メモリ２の容量が許せば、２行目（ｌ9 〜ｌ16），
３行目（ｌ17〜ｌ25）及びそれ以降の行でメッセージ表
示を行うようにすることもできる。
【００２８】また、図１のカウンタ９は、ドットと対応
する上記クロックが８個進んで次のフォントになったと
き、Ｐ／Ｓ変換器６に対してメモリ２から新しいデータ
を取り込むように支持する。表示位置指定回路８はメッ
セージを表示画面１０ａの指定の行に表示させるカウン
タを含む。このカウンタは、例えば表示の３行目（走査
線ｌ17〜ｌ24）にメッセージを挿入したい場合、切換回
路７に対してその期間だけテストパターン信号を、Ｐ／
Ｓ変換器６からの信号に切換えて出力させる。
する上記クロックが８個進んで次のフォントになったと
き、Ｐ／Ｓ変換器６に対してメモリ２から新しいデータ
を取り込むように支持する。表示位置指定回路８はメッ
セージを表示画面１０ａの指定の行に表示させるカウン
タを含む。このカウンタは、例えば表示の３行目（走査
線ｌ17〜ｌ24）にメッセージを挿入したい場合、切換回
路７に対してその期間だけテストパターン信号を、Ｐ／
Ｓ変換器６からの信号に切換えて出力させる。
【００２９】
【発明の効果】以上のようにこの発明によれば、種々の
メッセージ用のフォントパターンをテストパターンと切
換えて出力できるように構成したので、テストパターン
信号源が出力しているタイミング及びテストパターンに
対する作業者等の説明を被試験ディスプレイモニタの表
示画面上で表示することができ、これによって多くの情
報を容易に試験作業者等に伝達することが可能となり、
作業効率が向上すると共に、装置本体を必ずしもディス
プレイモニタの近くに配置する必要もなくなる等の効果
が得られる。
メッセージ用のフォントパターンをテストパターンと切
換えて出力できるように構成したので、テストパターン
信号源が出力しているタイミング及びテストパターンに
対する作業者等の説明を被試験ディスプレイモニタの表
示画面上で表示することができ、これによって多くの情
報を容易に試験作業者等に伝達することが可能となり、
作業効率が向上すると共に、装置本体を必ずしもディス
プレイモニタの近くに配置する必要もなくなる等の効果
が得られる。
【図１】この発明の一実施例によるテストパターン発生
装置のブロック図である。
装置のブロック図である。
【図２】ディスプレイモニタの画面の正面図である。
【図３】メモリのデータ格納状態を示す構成図である。
【図４】ディスプレイモニタにフォントパターンを表示
した状態を示す正面図である。
した状態を示す正面図である。
【図５】メモリのアドレス制御方法を示すブロック図で
ある。
ある。
１ テストパターン信号源 ２ メモリ ３ 垂直アドレスカウンタ ４ 水平アドレスカウンタ ５ 制御部 ７ 切換回路
Claims (1)
- 【請求項１】 ディスプレイモニタの水平周波数、垂直
周波数等の走査のタイミングに応じて各種テストパター
ン信号を発生するテストパターン信号源と、上記タイミ
ングの番号，名称，テストパターン信号に関する種々の
メッセージ等の内容を示すフォントパターンが登録され
るメモリと、上記テストパターン信号源から出力すべき
テストパターン信号及びそのタイミングを選択すると共
に上記選択に応じて上記メモリから読み出すフォントパ
ターンを選択しその読み出しを制御する制御手段と、上
記テストパターン信号源から出力されたテストパターン
信号と上記メモリから読み出されたフォントパターン信
号とを切換える切換回路とを備えたテストパターン発生
装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3284069A JPH05100648A (ja) | 1991-10-04 | 1991-10-04 | テストパターン発生装置 |
| KR1019920009921A KR950008021B1 (ko) | 1991-10-04 | 1992-06-09 | 테스트 패턴 발생장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3284069A JPH05100648A (ja) | 1991-10-04 | 1991-10-04 | テストパターン発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05100648A true JPH05100648A (ja) | 1993-04-23 |
Family
ID=17673889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3284069A Pending JPH05100648A (ja) | 1991-10-04 | 1991-10-04 | テストパターン発生装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH05100648A (ja) |
| KR (1) | KR950008021B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6326996B1 (en) | 1995-11-06 | 2001-12-04 | Gateway, Inc. | Display device having self contained diagnostic image generation capability |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100337344B1 (ko) * | 1999-10-01 | 2002-05-21 | 이계안 | 자동 변속기 차량의 급발진 방지 시스템 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5753784B2 (ja) * | 1975-04-30 | 1982-11-15 |
-
1991
- 1991-10-04 JP JP3284069A patent/JPH05100648A/ja active Pending
-
1992
- 1992-06-09 KR KR1019920009921A patent/KR950008021B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5753784B2 (ja) * | 1975-04-30 | 1982-11-15 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6326996B1 (en) | 1995-11-06 | 2001-12-04 | Gateway, Inc. | Display device having self contained diagnostic image generation capability |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930008590A (ko) | 1993-05-21 |
| KR950008021B1 (ko) | 1995-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910001564B1 (ko) | 칼라 텍스트 및 그래픽 생성용 컴퓨터 디스플레이 시스템 | |
| EP0396956A2 (en) | Display system for instruments | |
| US4670782A (en) | Television video pattern generator system | |
| JPH0514312B2 (ja) | ||
| JPH04185081A (ja) | モザイク画像表示装置 | |
| US4720803A (en) | Display control apparatus for performing multicolor display by tiling display | |
| CA1335215C (en) | Flat panel display attribute generator | |
| JPH05100648A (ja) | テストパターン発生装置 | |
| JPH0812208B2 (ja) | 波形表示装置 | |
| US5621433A (en) | Low-cost multichannel oscilliscope for teaching and demonstration purposes | |
| US4449200A (en) | Line segment video display apparatus | |
| JP2800247B2 (ja) | 画像表示装置 | |
| SU932530A1 (ru) | Устройство дл отображени информации | |
| KR0151094B1 (ko) | 액정문자의 깜박거림을 컨트롤하는 집적회로 | |
| JPS597115B2 (ja) | アドレス作成方法 | |
| JPS6352390B2 (ja) | ||
| EP0159589A2 (en) | Display system for a measuring instrument | |
| JPH04301886A (ja) | ディスプレイ制御回路 | |
| JPH0654428B2 (ja) | ビツトマツプデイスプレイ装置におけるメモリアドレス発生方式 | |
| JPS61273584A (ja) | 表示装置 | |
| KR19980035451A (ko) | 영상시스템에서 온 스크린 디스플레이의 생성 회로 및 방법 | |
| JPH02272623A (ja) | デイスプレイ装置 | |
| JPH03239067A (ja) | 画像読み取り装置 | |
| JPH0130153B2 (ja) | ||
| JPS5580144A (en) | Chinese-character display unit |