JPH0491516A

JPH0491516A - 半導体装置

Info

Publication number: JPH0491516A
Application number: JP2208958A
Authority: JP
Inventors: Takashi Endo; 高志遠藤
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1990-08-07
Filing date: 1990-08-07
Publication date: 1992-03-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、半導体集積回路の出力ドライバーに関するも
のである。

［従来の技術］従来の技術をＭＯＳトランジスタの例を用いて説明する
。

半導体集積回路の出力端子を通して外部回路を駆動する
出力ドライバーが駆動しなければならない負荷容量は３
０〜５０ｐＦ以上と非常に大きな値になる（通常ゲート
の数百倍）。ＭＯ５Ｉ−ランシスタの駆動能力はゲート
幅（以降単にＷとする）に比例し、ゲート長１降単にＬ
とする）に反比例するために、大きな駆動能力を得るた
めにＷ／Ｌを単に数百倍すると、出力ドライバーの入力
容量が増大し出力ドライバーを駆動する前段のゲート遅
延が大きくなり問題となる。（通常りは半導体集積回路
！８ｉ造技術上の限界より定まるため、大きな駆動能力
を得るためにはＷを大きくする。）これを解決するため
第７区に示すように破線５００内をブリドライバー、破
線５０１内をメインドライバーとする２段構成とし、入
力端子５１Ｏに接続される内部ゲートのＷ／Ｌ、ブリド
ライバーを構成するＰチャネルＭＯＳトラジスタ（以降
単にＰＭＯ５とする）５０２及びＮチャネルＭＯＳトラ
ンジスタ（以降単にＮＭＯ５とする）５０３のＷ／Ｌ、
メインドライバーを構成するＰＭＯ５５０４及びＮＭＯ
Ｓ　５０５のＷ／Ｌをテーパーを付は逐次増加させる手
法が一般的に用いられていた。

又出力ドライバーの特性は、本田カドライバーの出力信
号を入力信号として受は取る側（以降単に接続対象とす
る）がどの様な特性を要求しているかによって決定され
る１例えばその接続対象が高速動作を要求している場合
は、俊敏なスイッチング特性を実現するためにメインド
ライバーを構成するトランジスタのＷ／Ｌを大きくする
必要があり、このメインドライバーのＷ／Ｌに適合する
ようにブリドライバーのＷ／Ｌを設定していた。

逆に低ノイズ動作が要求される場合においては、緩やか
なスイッチング特性を実現するためにトランジスタサイ
ズが小さく、負荷駆動能力が小さなトランジスタを用い
ることによって緩やかなスイッチング動作を実現するの
が一般的であった。

［発明が解決しようとする課題］従来の技術では出力ドライバーの特性は、本田カドライ
バーの接続対象が高速動作を要求しているか、低ノイズ
動作を要求しているのか、出力ドライバーの設計段階に
おいて決定されている必要があり、その要求に沿って出
力ドライバーを構成するトランジスタのＷ／Ｌ等が決定
されるため、接続対象の要求特性の変更に伴う出力ドラ
イバーの特性変更は設計変更によって対応するしか方法
がなかった。又、出力ドライバーの特性は本田カドライ
バーの接続対象の要求特性に合致したものであり、比カ
ドライバーの使用範囲を限定するものであった。

そこで本発明はこの様な問題点を解決するもので、その
目的とするところは出力ドライバーと本田カドライバー
の接続対象との相互間係に留意する事なく、又接続対象
が出力ドライバー側に異なる複数の特性を要求する場合
においても、出力ドライバーに設計変更を加える事なく
、対応可能な出力ドライバーを提供することにある。

［課題を解決するための手段１ａ）金属酸化膜半導体（以下ＭＯＳトラジスタと略す）
を用いた半導体装置において、出力ドライバーの特性が
配線工程において設定可能であることを特徴とする。

Ｃ実　施　例１本発明の半導体装置をＭＯ５Ｉ−ランジスクを用いた、
実施例に基づき詳細に説明する。第１図において破線１
００内がブリドライバー、破線１０１内がメインドライ
バーである。ブリドライバーはＰＭＯ５１０２のトレイ
ンとＰＭＯ５１０３のソースが直列に接続されたＰチャ
ネル側と、ＮＭＯＳ１０４のソースとＮＭＯＳ１０５の
ドレインが直列に接続されたＮチャネル側が、ＰＭＯＳ
Ｉ０３のトレインとＮＭＯＳ１０４のドレインが接続さ
れた相補型ＭＯ５構造（以降単にＣＭＯＳ構造とする）
になっている。

ブリドライバーを構成するＰＭＯ５１０２及び１０３、
ＮＭＯＳ１０４及び１０５の入力端子の使用目的は１本
出力ドライバーの接続対象の要求特性に沿ってそれぞれ
個別に設定される０例えば本田カドライバーの接続対象
が高速動作を望んでいる場合は、第２図に示すようにＰ
ＭＯ５１０２の入力端子１１０をＬｏｗレベル（以降単
にＬレベルとする）、ＮＭＯＳ１０５の入力端子１１３
をＨｉｇｈレベル（以降単にＨレベルとする）に固定し
、ＰＭＯ５１０３の入力端子１１１とＮＭＯ５１０４の
入力端子１１２を接続し、本田カドライバーの入力端子
として使用する０以上の作業によりブリドライバーのス
イッチング動作はＰＭＯ５１０３とＮＭＯＳ１０４より
構成されるＣ　ＭＯＳインバータによって行われる。こ
れらの作業は半導体集積回路製造上の一般的に後工程と
呼ばれる配線工程にて行われる。逆に本田カドライバー
の接続対象が低ノイズ動作を望んでいる場合は、第３図
に示すようにＰＭＯ５１０３の入力端子１１１をＬレベ
ル、ＮＭＯＳ１０４の入力端子１１２をＨレベルに固定
し、ＰＭＯ５１０２の入力端子１１０とＮＭＯＳ１０．
５の入力端子１１３を接続し、本田カドライバーの入力
端子として使用する。以上の作業によりブリドライバー
のスイッチング動作はＰＭＯ３１０２とＮＭＯ３ＩＯ５
より構成されるＣＭＯＳインバータによって行われる。

次にブリドライバーを構成するトランジスタの入力端子
の設定と本出カドライバーの特性の関係について説明す
る。第４図は第１図のブリドライバーの等価回路であっ
て、抵抗２３０．２３１はＰＭＯＳ　２０２，２０３の
ＯＮ抵抗、抵抗２３２．２３３はＮＭＯＳ　２０４．２
０５のＯＮ抵抗である。容量２２０はＰＭＯＳ２０２の
ドレインと２ＭＯ５２０３のソースが接続されている領
域の拡散容量、容量２２１はＮＭＯＳ　２０５のドレイ
ンとＮＭＯＳ　２０４のソースが接続されている領域の
拡散容量である。容量２２２はＰＭＯＳ　２０３、ＮＭ
ＯＳ　２０４のドレインの拡散容量、各々のドレインを
接続する配線容量及びメインドライバーのゲート容量の
総和である。

入力端子２１０をＬレベル、２１３をＨレベルに固定し
た場合、ＰＭＯＳ２０２、ＮＭＯＳ　２０５はＯＮ状態
に固定されるため実際のスイッチング動作は２ＭＯ５２
０３、ＮＭＯＳ２０４によって構成されるＣＭＯＳイン
バータによって行われる。又ＰＭＯ５２０２、ＮＭＯＳ
２０５をＯＮ状態に固定することにより、容量２２０に
は常にＯＮ抵抗２３０を介して正の電荷が充電され、容
量２２１には常にＯＮ抵抗抵抗２３３を介して負の電荷
が充電されている。この状態において端子２１１及び２
１２にＬレベルが印加された場合ＰＭ０５２０３がＯＮ
、ＮＭＯＳ２０４がＯＦＦとなり、ＯＮ抵抗２３１を介
して容量２２２へ正の電荷が充電され、それが終了する
とブリドライバーの出力端子２１４にＨレベルが出力さ
れる。逆に端子２１１及び２１２にＨレベルが印加され
た場合、２ＭＯ５２０３がＯＦＦ、ＮＭＯＳ２０４がＯ
Ｎとなり、ＯＮ抵抗２３２を介して容量２２２へ負の電
荷が充電され、それが終了するとブリドライバーの出力
端子２１４にＬレベルが出力される。

次に入力端子２１１をＬレベル、２１２をＨレベルに固
定した場合について説明する。この場合ＰＭＯ５２０３
、ＮＭＯＳ２０４はＯＮ状態に固定されるため実際のス
イッチング動作はＰＭＯ５２０２、ＮＭＯＳ　２０５に
よって構成されるＣＭＯＳインバータによって行われる
。この状態において端子２１０及び２１３にＬレベルが
印加された場合ＰＭＯＳ　２０２がＯＮ、ＮＭＯＳ２０
５がＯＦＦとなる。するとＰＭＯＳ　２０２のＯＮ抵抗
２０３を介して容量２２０へ正の電荷が充電され、次に
２ＭＯ５２０３のＯＮ抵抗２３１を介して容量２２２へ
正の電荷が充電されると共に、ＮＭＯＳ２０４のＯＮ抵
抗２３２を介して容量２２１へ正の電荷が充電され、そ
れらが終了すると出力端子２１４にＨレベルが出力され
る。

逆に入力端子２１０及び２１３にＨレベルが印加サレｆ
：　ｔＪｊ　合、ＰＭＯ３２０２がＯＦＦ、ＮＭＯＳ２
０５がＯＮとなる。するとＮＭＯＳ２０５のＯＮ抵抗２
３３を介して容量２２１へ負の電荷が充電され、ＮＭＯ
Ｓ２０４のＯＮ抵抗２３２を介して容量２２２に負の電
荷が充電されると共に２ＭＯ５２０３のＯＮ抵抗２３１
を介して容量２２０へ負の電荷が充電され、それらが終
了すると出力端子２１４にＬレベルが出力される。

この様に半導体集積回路製造上の配線工程において、ブ
リドライバーの直列に接続されたＰチャネル側及びＮチ
ャネル側のトランジスタの内から実際にスイッチングを
行うＰＭＯ５，ＮＭＯ３の組合せを電源に近い側に設定
するか、ブリドライバーの出力端子に近い側に設定する
かによって、直列に接続された同チャネルのトランジス
タのドレインとソースが接続された領域の拡散容量の充
電動作が必要になるために、ブリドライバーに入力され
た信号の反転信号がブリドライバーの出力端子に現れる
までの時間すなわちスイッチング特性が異なり、ブリド
ライバーの出力信号を受けて動作するメインドライバー
のスイッチング特性が異なり、結果的に本出カドライバ
ーに二種類のスイッチング特性を設定することが可能で
ある。

以上の実施例はあくまで一実施例であって、第５図に示
す様にブリドライバーを構成する直列に接続された同チ
ャネルの各々のＭｏＳトランジスタのＷ／Ｌは特に限定
されるものではなく異なったＷ／ＬのＭＯＳトランジス
タによって構成することも可能である。又ブリドライバ
ーを構成する直列に接続された同チャネルのＭＯＳトラ
ジスタの個数は特に限定されるものではなく第６図に示
すように直列に３段接続されたＭＯＳトランジスタを用
意し、配線工程においてスイッチング動作をするＭＯＳ
トランジスタを設定することによって異なった３種類の
スイッチング特性を持った出力ドライバーを構成するこ
とが可能である。更にブリドライバーを構成する直列に
接続されたＭＯＳトランジスタの内、スイッチング動作
を行なう各々のチャネルのトラジスタの位置は、あくま
で出力ドライバーの接続対象の要求特性に沿って決定さ
れるものであり、必ずしも両チャネルのＭＯＳトラジス
タがｉｉ源に近い側もしくは出力端子に近い側に存在す
る必要はなく、一方が電源に近い側、もう一方が出力端
子に近い側に設定しても良い。

［発明の効果］以上述べたように発明によれば、出力ドライバーの特性
を配線工程において設定可能な構成にすることによって
、ブリドライバーを構成する直列に接続されたＰチャネ
ル側及びＮチャネル側のＭＯＳトランジスタの内からス
イッチング動作に係わるＰＭＯＳ及びＮＭＯＳが設定可
能であり、プツトライバーの出力端子部のＰＭＯＳ及び
ＮＭＯＳのドレインの拡散容量、各々のドレインを接続
する配線容量及びメインドライバーのゲート容量の他に
、ブリドライバーを構成する直列に接続された同チャネ
ルのＭＯＳトランジスタのソースとドレインが接続され
た領域の拡散容量を利用することにより、ブリドライバ
ーの複数のスイッチング特性の実現が可能であり、結果
的に出力ドライバーに複数のスイッチング特性の設定が
可能である。

すなわちブリドライバーにおいて最終的なスイッチング
動作を行なうＰＭＯＳ及びＮＭＯＳの組合せがブリドラ
イバーの出力端子に近い側に存在する場合は、それらの
ＭＯＳトランジスタのスイッチング動作において、ブリ
ドライバーの出力端子部のＰＭＯＳ、ＮＭＯＳのドレイ
ンの拡散容量及びそれぞれのトレインを接続する配線容
量及びメインドライバのゲート容量を充電すればよいた
め、ブリドライバーの高速なスイッチング動作が可能で
あり、ブリドライバーの出力信号を受けて動作するメイ
ンドライバーも俊敏なスイッチングが可能である。この
特性は本出カドライバーの接続対象が高速動を要求して
いる場合に有効である。

逆にブリドライバーにおいて最終的なスイッチング動作
を行なうＰＭＯＳ及びＮＭＯＳの組合せが電源に近い側
に存在する場合は、それらのＭＯＳトランジスタのスイ
ッチング動作において、プツトライバーの出力端子部の
ＰＭＯＳ、ＮＭＯＳのドレインの拡散容量とそれぞれの
トレインを接続する配線容量及びメインドライバーのゲ
ート容■の他にブリドライバーを構成する直列に接続さ
れた同チャネルのトランジスタのソースとドレインが接
続されている領域の拡散容量を充電する必要があるため
、ブリドライバーは緩やかなスイッチング特性となり、
ブリドライバーの出力信号を受けて動作するメインドラ
イバーも緩やかなスイッチングが可能である。この特性
は本出カドライバーの接続対象がノイズを嫌う場合に有
効である。

よって、本出カドライバーは接続対象が出力ドライバー
側に要求する様々な仕様に対して、半導体集積回路製造
上の後工程である配線工程において実際にスイッチング
動作を行うブリドライバーのＭＯＳトランジスタの設定
を行うことによって、出力ドライバーの特性の設定が可
能であり、従来は接続対象の特性に対して個別対応の形
態で設定されていた出力ドライバーの設計工数が削減可
能であり、単一の出力ドライバーで多数の接続対象の要
求特性に対応可能である。

【図面の簡単な説明】

第１図は実施例を示す構成図、第２図は第１図を高速動
作対応にした場合の接続図、第３区は第１図を低ノイズ
動作対応にした場合の接続図、第４図は第１図のブリド
ライバ一部の等価回路図、第５図及び第６図は別の実施
例を示す構成図、第７図は従来の技術を示す構成図。１００、　３００、４００、５００・・　・・・・・ブリドラバ− １０１，３０１，４０１，５０１・・・・・メインドライバー１０２．１０３．１０６．２０２　２０３．３０２．３
０３．３０６．４０２〜４０４．４０８．５０２．５０
４１１５、３１５．４１７．５１２・・・・・・・・出力端子２３０〜２３３・・・・ＯＮ抵抗２２０．２２１・・・・拡散容量２２２　・・・・・・・拡散容量、配線容量及びメイン
ドライバーのゲート容量ＰチャネルＭＯ５Ｉ−ランジスタ１０４．１０５．１０７．２０４．２０５．３０４．３
０５．３０７．４０５〜４０７．４０９．５０３．５０
５・・・・・・・・ＮチャネルＭＯＳトラジスタ１１０〜１１３．２１０〜２１３．３１０〜３１３．４
１０〜４１５，５１０・・・入力端子１１４．２１４．３１４．４１６．５１１・・・　　　
　・・ブリドライバー出力端以上出願人　セイコーエプソン株式会社代理人　弁理士　鈴　木　喜三部（他１名）χ３１刃暑Ｉ　ＩｎＥ２１」晃１〃第５０第６１９ χ７１：３

Claims

【特許請求の範囲】

（１）ａ）金属酸化膜半導体（以下ＭＯＳトランジスタ
と略す）を用いた半導体装置において、出力ドライバー
の特性が配線工程において設定可能であることを特徴と
する半導体装置。