JPH0486186A - Blanking shaping circuit - Google Patents
Blanking shaping circuitInfo
- Publication number
- JPH0486186A JPH0486186A JP2202070A JP20207090A JPH0486186A JP H0486186 A JPH0486186 A JP H0486186A JP 2202070 A JP2202070 A JP 2202070A JP 20207090 A JP20207090 A JP 20207090A JP H0486186 A JPH0486186 A JP H0486186A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- blanking
- level
- flop
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007493 shaping process Methods 0.000 title claims description 13
- 230000005540 biological transmission Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Television Systems (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、送信側でディジタル画像信号にブランキング
レベルデータを多重し送受信する画像伝送システムにお
ける、受信側画像処理装置内のブランキング整形回路に
利用する。Detailed Description of the Invention [Field of Industrial Application] The present invention relates to a blanking shaping circuit in a receiving side image processing device in an image transmission system in which blanking level data is multiplexed to a digital image signal on the transmitting side and transmitted/received. Use it for.
本発明は、ディジタル画像信号に多重されたブランキン
グ信号を分離出力するブランキング整形回路において、
送信中においてブランキング信号に誤りが発生しても、
これを訂正する手段を備えることにより、ブランキング
信号をいつでも完全に復元できるようにしたものである
。The present invention provides a blanking shaping circuit that separates and outputs a blanking signal multiplexed with a digital image signal, so that even if an error occurs in the blanking signal during transmission,
By providing means for correcting this, the blanking signal can be completely restored at any time.
従来、送信側でディジタル画像信号にブランキングレベ
ルデータを多重し送受信するシステムでの受信側画像処
理装置内でブランキング発生は第5図のようになってい
た。送信側装置20では、ディジタル画像信号としての
入力信号41をアナログディジタル変換器(A/D)2
1にてアナログ信号からディジタル信号に変換する。ブ
ランキング検出器24では、人力信号41に同期してブ
ランキング期間を表すブランキング制御信号を得て選択
器23へ出力する。ブラッククリップ回路22は、アナ
ログディジタル変換器21からのディジタル画像信号を
ペデスタルレベルを最小の値とするようにして選択器2
3に出力する。選択器23は、ブランキング制御信号に
よってブランキング期間だけペデスタルレベルより小さ
い値Nを選択することにより、ディジタル画像信号にブ
ランキングレベルを多重して画像データ42として送信
する。Conventionally, in a system in which blanking level data is multiplexed with a digital image signal on the transmitting side and transmitted/received, blanking occurs in an image processing device on the receiving side as shown in FIG. In the transmitting side device 20, an input signal 41 as a digital image signal is converted to an analog/digital converter (A/D) 2.
1, the analog signal is converted into a digital signal. The blanking detector 24 obtains a blanking control signal representing a blanking period in synchronization with the human input signal 41 and outputs it to the selector 23 . The black clip circuit 22 outputs the digital image signal from the analog-to-digital converter 21 to the selector 2 so that the pedestal level is the minimum value.
Output to 3. The selector 23 multiplexes the blanking level onto the digital image signal and transmits it as image data 42 by selecting a value N smaller than the pedestal level only during the blanking period using the blanking control signal.
受信側装置30では、送信されてきた画像データ42を
ブランキング整形回路10を構成する比較器31におい
て、多重されたブランキングレベルの値Nを比較するこ
とにより、そのブランキング期間を検出してブランキン
グ信号43を得て画像処理装置32に供給する。ここで
比較器31のみでブランキング期間を検出できるという
前提は、画像データ42に誤りが発生しないということ
である。最後に画像処理装置32は、入力されたブラン
キング信号43に従って画像処理を行い出力信号44を
出力する。In the receiving device 30, the blanking period of the transmitted image data 42 is detected by comparing the multiplexed blanking level values N in the comparator 31 forming the blanking shaping circuit 10. A blanking signal 43 is obtained and supplied to the image processing device 32. The premise that the blanking period can be detected only by the comparator 31 is that no error occurs in the image data 42. Finally, the image processing device 32 performs image processing according to the input blanking signal 43 and outputs an output signal 44.
前述した従来のブランキング整形回路では、送信された
ディジタル画像信号が送信中に誤りをおこさないという
前提に立っているため、誤りが生じた場合ブランキング
信号は完全に復元することができない欠点があった。The conventional blanking shaping circuit described above is based on the assumption that the transmitted digital image signal will not make any errors during transmission, so if an error occurs, the blanking signal cannot be completely restored. there were.
本発明の目的は、前記の欠点を除去することにより、デ
ィジタル画像信号が送信中に誤りを生じた場合にも、完
全にブランキング信号を復元できるブランキング整形回
路を提供することにある。An object of the present invention is to provide a blanking shaping circuit that can completely restore a blanking signal even if an error occurs during transmission of a digital image signal by eliminating the above-mentioned drawbacks.
本発明は、ディジタル画像信号に多重されたブランキン
グ信号を分離出力するブランキング整形回路において、
前記ディジタル画像信号とブランキングレベルを表す基
準信号とを比較する比較手段と、この比較手段の出力に
含まれるブランキングレベルの誤りを検出し訂正する誤
り訂正手段とを備えたことを特徴とする。The present invention provides a blanking shaping circuit that separates and outputs a blanking signal multiplexed on a digital image signal.
The present invention is characterized by comprising a comparison means for comparing the digital image signal with a reference signal representing a blanking level, and an error correction means for detecting and correcting an error in the blanking level contained in the output of the comparison means. .
誤り訂正手段は、比較器の出力を、例えば、ブランキン
グ信号の数を表す基準信号と比較することにより、ブラ
ンキングレベルの送信中における誤りを検出し、例えば
フリップフロップを用いその数を表す基準信号の期間は
ブロッキングレベルに保持することによりこれを訂正す
る。The error correction means detects an error during transmission of the blanking level by comparing the output of the comparator with, for example, a reference signal representing the number of blanking signals, and detects an error during transmission of the blanking level by comparing the output of the comparator with a reference signal representing the number using, for example, a flip-flop. Correct this by holding the duration of the signal at a blocking level.
従って、例え送信中にブロッキング信号に誤りを生じて
も、これを完全に復元することが可能となる。Therefore, even if an error occurs in the blocking signal during transmission, it can be completely restored.
以下、本発明の実施例について図面を参照して説明する
。Embodiments of the present invention will be described below with reference to the drawings.
第1図は本発明の第一実施例を示すブロック構成図であ
る。FIG. 1 is a block diagram showing a first embodiment of the present invention.
本箱−実施例のブランキング整形回路10aは、ディジ
タル画像信号としての画像データ42に多重されたブラ
ンキング信号43を分離出力するブランキング整形回路
において、
本発明の特徴とするところの、画像データ42とブラン
キングレベルNを表す基準信号Nとを比較する比較手段
としての比較器1と、この比較器1の出力に含まれるブ
ランキングレベルの誤りを検出し訂正する誤り訂正手段
としての、比較器1からの出力信号46によってセット
されるフリップフロップ(F/F)2、フリップフロッ
プ2から出力されるブランキング信号43により計数が
制御され、人力されるクロック信号45を、入力される
ブランキング期間の幅Mを表す基準信号Mに従ってカウ
ントするカウンタ3、ならびにカウンタ3の出力を反転
し、フリップフロップ2およびカウンタ3をリセットす
るリセット信号47を発生するインバータ4とを備えて
いる。The blanking shaping circuit 10a of the bookcase-embodiment is a blanking shaping circuit that separates and outputs a blanking signal 43 multiplexed with image data 42 as a digital image signal. 42 and a reference signal N representing the blanking level N, and a comparator 1 as a comparison means for comparing the reference signal N representing the blanking level N. Counting is controlled by a flip-flop (F/F) 2 set by an output signal 46 from the flip-flop 2, a blanking signal 43 output from the flip-flop 2, and a manually inputted clock signal 45 is used for input blanking. It includes a counter 3 that counts according to a reference signal M representing the width M of a period, and an inverter 4 that inverts the output of the counter 3 and generates a reset signal 47 that resets the flip-flop 2 and the counter 3.
次に、本箱−実施例の動作について説明する。Next, the operation of the bookcase embodiment will be explained.
送信されてきた画像データ42は、比較器1の一方に入
力される。比較器1のもう一方には、画像データ42に
多重されているブランキングレベルデータと同じ値Nを
有する基準信号Nが入力されている。値Nはペデスタル
レベルより小さい値であり、例えば、本箱−実施例では
N=55としておく。The transmitted image data 42 is input to one side of the comparator 1. A reference signal N having the same value N as the blanking level data multiplexed on the image data 42 is input to the other side of the comparator 1. The value N is smaller than the pedestal level, for example, in the bookcase embodiment, N=55.
比較器1では、画像データ42とブランキングレベルN
=55とを比較して一致した場合Nレベルとなる出力信
号46を発生し、フリップフロップ2に供給する。In comparator 1, image data 42 and blanking level N
=55, and if they match, an output signal 46 that becomes N level is generated and supplied to the flip-flop 2.
フリップフロップ2は、出力信号46によって「ハイ」
レベルにセントされ、カウンタ3と画像処理装置へのブ
ランキング信号43を出力する。カウンタ3は、フリッ
プフロップ2からのブランキング信号43がイネーブル
端子に入力されているので、ブランキング信号43が「
ハイ」レベルのときのみクロック信号45によって計数
を行う。また、あらかじめブランキング期間の幅Mを基
準信号Mによりセットしておき、計数開始後Mになった
らキャリーを発生して、インバータ4へ出力する。Flip-flop 2 is driven high by output signal 46.
level, and outputs a blanking signal 43 to the counter 3 and the image processing device. Since the blanking signal 43 from the flip-flop 2 is input to the enable terminal of the counter 3, the blanking signal 43 is "
Counting is performed using the clock signal 45 only when the clock signal is at the "high" level. Further, the width M of the blanking period is set in advance using a reference signal M, and when the width M reaches M after the start of counting, a carry is generated and output to the inverter 4.
インバータ4はカウンタ3からの出力信号を反転し、フ
リップフロップ2とカウンタ3とのリセット信号47と
して出力する。フリップフロップ2はリセット信号47
が「ロー」レベルになったときクリアされる。カウンタ
3も本第二実施例では非同期式クリアのカウンタを用い
るため、リセット信号47が10つ」レベルのときにク
リアされる。The inverter 4 inverts the output signal from the counter 3 and outputs it as a reset signal 47 for the flip-flop 2 and counter 3. Flip-flop 2 receives reset signal 47
Cleared when becomes "low" level. Since the counter 3 also uses an asynchronous clear counter in the second embodiment, it is cleared when the reset signal 47 is at the 10'' level.
以上の動作を第2図の動作波形図を参照して説明する。The above operation will be explained with reference to the operation waveform diagram in FIG.
この例では、M=7の場合を設定している。画像データ
42はA−Nl・N2・N3 と入力されている。N1
〜N5はNと同じ値を示している。比較器1の出力信号
46はN1・N2・N3およびN4・N5のときのみ「
ハイ」レベルとなる。BおよびCは送信中に誤りとなっ
た部分である。出力信号46が最初に立上がったときに
、フリップフロップ2はセットされブランキング信号4
3は「ハイ」レベルとなる。In this example, the case where M=7 is set. The image data 42 is input as A-Nl, N2, and N3. N1
~N5 indicates the same value as N. The output signal 46 of comparator 1 is "only" when N1, N2, N3 and N4, N5.
"High" level. B and C are the parts where an error occurred during transmission. When output signal 46 first rises, flip-flop 2 is set and blanking signal 4
3 is a "high" level.
カウンタ3は最初「0」にクリアされており、ブランキ
ング信号43が璽ハイ」レベルの間だけクロック信号4
5によって計数される。その結果は図のように0・1・
25・6となり、いま、M−7なので0〜6となり値6
のときにキャリーを出力する。インバータ4はキャリー
を反転し、リセット信号47となってフリップフロップ
2とカウンタ3とをクリアする。The counter 3 is initially cleared to "0", and the clock signal 4 is cleared only while the blanking signal 43 is at the "high" level.
It is counted by 5. The result is 0, 1, as shown in the figure.
It becomes 25.6, and since it is M-7, it becomes 0 to 6 and the value is 6.
Outputs a carry when . The inverter 4 inverts the carry and becomes a reset signal 47, which clears the flip-flop 2 and the counter 3.
このようにして、画像データ42に多重されたブランキ
ングレベルに誤りが生じても画像処理装置へのブランキ
ング信号43は忠実に復元できる。第2図下端に示した
従来例のブランキング信号43と比較するとよく分かる
。In this way, even if an error occurs in the blanking level multiplexed to the image data 42, the blanking signal 43 to the image processing device can be faithfully restored. This can be clearly seen by comparing it with the conventional blanking signal 43 shown at the bottom of FIG.
第3図は本発明の第二実施例を示すブロック構成図であ
る。FIG. 3 is a block diagram showing a second embodiment of the present invention.
本第二実施例のブランキング整形回路10bは、本発明
の特徴とするところの誤り訂正手段を、基準信号Mを用
いることなしに比較器11の出力信号46からブランキ
ング信号の誤りを検出訂正できるように構成したもので
ある。すなわち、制御信号49により動作し、画像デー
タ42をクロック信号45により保持するイネーブル付
フリップ70ツブ(E−F/F)12と、出力信号46
から制御信号49を発生するフリップフロップ(F/F
)13aおよび13b、インバータ14、ならびに遅延
回路15と、制御信号49により画像データ42または
イネーブル付フリップフロップ12の出力信号50のい
ずれかを選択出力する選択器16と、選択器16の出力
信号51と基準信号Nによる値Nとを比較しブランキン
グ信号43を出力する比較器17とを備えている。The blanking shaping circuit 10b of the second embodiment detects and corrects errors in the blanking signal from the output signal 46 of the comparator 11 without using the reference signal M, which is a feature of the present invention. It is configured so that it can be done. That is, a flip 70 with enable (E-F/F) 12 operates in response to a control signal 49 and holds image data 42 in response to a clock signal 45, and an output signal 46.
A flip-flop (F/F) generates a control signal 49 from
) 13a and 13b, an inverter 14, a delay circuit 15, a selector 16 that selects and outputs either the image data 42 or the output signal 50 of the enable flip-flop 12 according to the control signal 49, and the output signal 51 of the selector 16. and a comparator 17 that compares the value N based on the reference signal N and outputs a blanking signal 43.
次に、本第二実施例の動作について説明する。Next, the operation of the second embodiment will be explained.
送信されてきた画像データ42は、比較器11、イネー
ブル付フリップフロップ12および選択器16にそれぞ
れ入力される。クロック信号45は、イネーブル付フリ
ップフロップ12に入力される。ブランキングレベルを
表す値Nを有する基準信号Nは比較器11および17の
一方に人力される。この値Nは送信側で設定したNと同
一の値とし、ペデスタルレベルよりも小さい値である。The transmitted image data 42 is input to the comparator 11, the enable flip-flop 12, and the selector 16, respectively. The clock signal 45 is input to the enable flip-flop 12. A reference signal N having a value N representative of the blanking level is input to one of the comparators 11 and 17. This value N is the same value as N set on the transmitting side, and is a value smaller than the pedestal level.
例えば本第二実施例ではN−55とする。For example, in this second embodiment, it is set to N-55.
比較器11は、画像データ42とブランキングレベルN
=55とを比較して一致した場合、例えば「ハイ」レベ
ルになるブランキングの制御を行う出力信号46を発生
し、フリップフロップ13a とインバータ14とに出
力する。インバータ14はこの出力信号46を反転して
フリップフロップ13bに供給する。The comparator 11 compares the image data 42 and the blanking level N.
=55, and if they match, an output signal 46 for controlling blanking that goes to a "high" level, for example, is generated and output to the flip-flop 13a and the inverter 14. Inverter 14 inverts this output signal 46 and supplies it to flip-flop 13b.
フリップフロップ13a は、出力信号46によって「
ハイ」レベルにセットされ、セットされた出力信号48
をフリップフロップ13bのクリア端子に人力する。フ
リップフロップ13bは出力信号48が「ハイ」レベル
になったあとの出力信号46の反転信号によってセット
され、イネーブル付フリップフロップ12、選択器16
および遅延回路15に制御信号49を出力する。遅延回
路15は、制御信号49を遅らせてフリップフロップ1
3aのクリア信号を生成する。The flip-flop 13a is activated by the output signal 46.
Output signal 48 set to high level
is manually applied to the clear terminal of flip-flop 13b. The flip-flop 13b is set by the inverted signal of the output signal 46 after the output signal 48 becomes "high" level, and the flip-flop 13b with an enable and the selector 16
and outputs a control signal 49 to the delay circuit 15. The delay circuit 15 delays the control signal 49 and outputs the flip-flop 1.
3a clear signal is generated.
イネーブル付フリップフロップ12は、制御信号49が
イネーブル端子に入力されているので、制御信号49が
「ハイ」レベルの間は前値を保持する動作をして、出力
信号50となり選択器16の一方に入力する。選択器1
6は制御信号49によって出力信号50と画像データ4
2とを切り替えて出力信号51を生成し、比較器17に
人力する。比較器17は出力信号51とブランキングレ
ベルNとを比較して一致したときに「ハイ」レベルとし
て画像処理装置へのブランキング信号43を発生する。Since the control signal 49 is input to the enable terminal of the enable flip-flop 12, it operates to hold the previous value while the control signal 49 is at the "high" level, and outputs a signal 50 to one of the selectors 16. Enter. Selector 1
6 outputs the output signal 50 and the image data 4 by the control signal 49.
2 to generate an output signal 51 and input it to the comparator 17 manually. The comparator 17 compares the output signal 51 and the blanking level N, and when they match, generates a blanking signal 43 to the image processing device as a "high" level.
以上の動作を第4図の動作波形図を参照して説明する。The above operation will be explained with reference to the operation waveform diagram in FIG.
画像データ42はA−Nl・N2 と入力されており、
Nl−N5はブランキングレベルNと同一のものである
。また、B−Cは送信中に誤りとなった部分を表してい
る。比較器11は画像データ42とブランキングレベル
Nとを比較して一致したときに「ハイ」レベルとなる出
力信号46を発生する。フリップフロップ13a は出
力信号46によってセットされ8力信号48を生成する
。フリップフロップ13bは出力信号48がハイレベル
のとき出力信号46の反転信号によって「ハイ」レベル
にセットされる制御信号49を出力する。つまり出力信
号46の立下がりで動作している。The image data 42 is input as A-Nl・N2,
N1-N5 is the same as blanking level N. Further, B-C represents a portion where an error occurred during transmission. The comparator 11 compares the image data 42 and the blanking level N, and generates an output signal 46 that becomes a "high" level when they match. Flip-flop 13a is set by output signal 46 and produces an 8-power signal 48. The flip-flop 13b outputs a control signal 49 which is set to a "high" level by the inverted signal of the output signal 46 when the output signal 48 is at a high level. In other words, it operates at the falling edge of the output signal 46.
イネーブル付フリップフロップ12は、制御信号49に
よって制御され、通常はクロック信号45によってサン
プリングしているが、制御信号49が1ハイ」レベルに
なるとサンプリングをしないで前値を保持する。この例
では、出力信号50は図のようにN3を保持している。The enable flip-flop 12 is controlled by a control signal 49, and normally samples by the clock signal 45, but when the control signal 49 reaches the 1 high level, it does not sample and holds the previous value. In this example, the output signal 50 holds N3 as shown.
選択器16は、出力信号50と画像データ42とを制御
信号49によって切り替えて出力信号51にする。The selector 16 switches between the output signal 50 and the image data 42 using a control signal 49 to produce an output signal 51.
画像データ42のB−C部にN3を保持した出力信号5
0が選択されるため、出力信号51はN1〜N5までブ
ランキング期間に誤りのない信号となる。Output signal 5 holding N3 in B-C portion of image data 42
Since 0 is selected, the output signal 51 becomes a signal without error during the blanking period from N1 to N5.
比較器17は出力信号51とブランキングレベルNとを
比較して、一致したいときに「ハイ」レベルとなるブラ
ンキング信号43を生成し、画像処理装置へ出力する。The comparator 17 compares the output signal 51 and the blanking level N, generates a blanking signal 43 that becomes a "high" level when they match, and outputs it to the image processing device.
このようにして、画像データ42に多重されたブランキ
ングレベルに誤りが生じても画像処理装置へのブランキ
ング信号43は忠実に復元できる。第4図の下端に示し
た従来例のブランキング信号43と比較するとよく分か
る。In this way, even if an error occurs in the blanking level multiplexed to the image data 42, the blanking signal 43 to the image processing device can be faithfully restored. This can be clearly seen by comparing it with the conventional blanking signal 43 shown at the bottom of FIG.
以上説明したように、本発明は、送信されてきた画像デ
ータに多重されたブランキングレベルの値に誤りが生じ
ても、誤り部分が直接整形したブランキング信号に現れ
ないようにすることにより、送信ブランキング信号を忠
実に復元できる効果がある。As explained above, even if an error occurs in the value of the blanking level multiplexed to the transmitted image data, the present invention prevents the error part from appearing in the directly shaped blanking signal. This has the effect of faithfully restoring the transmitted blanking signal.
第1図は本発明第一実施例を示すブロック構成図。
第2図はその動作波形図。
第3図は本発明第二実施例を示すブロック構成図。
第4図はその動作波形図。
第5図は従来例のシステムを示すブロック構成図。
1.11.17.31.−・・比較器、2.13a 、
13b−7リツプフロツプ(F/F) 、3・・・カウ
ンタ、4.14・・・インバータ、10、IOa 、
10b・・・ブランキング整形回路、12・・・イネー
ブル付フリップフロップくE−F/F) 、15・・・
遅延回路、16.23・・・選択器、20・・・送信側
装置、21・・・アナログディジタル変換器(A/D)
、22・・・ブラッククリップ回路、24・・・ブラ
ンキング検出器、30・・・受信側装置、32・・・画
像処理装置、41・・・入力信号、42・・・画像デー
タ、43・・・ブランキング信号、44.46.48.
50.51・・・出力信号、45・・・クロック信号、
47・・・リセット信号、49・・・制御信号、N、M
・・・基準信号。FIG. 1 is a block diagram showing a first embodiment of the present invention. FIG. 2 is a diagram of its operating waveforms. FIG. 3 is a block diagram showing a second embodiment of the present invention. FIG. 4 is a diagram of its operating waveforms. FIG. 5 is a block diagram showing a conventional system. 1.11.17.31. --Comparator, 2.13a,
13b-7 Lip-flop (F/F), 3... Counter, 4.14... Inverter, 10, IOa,
10b...Blanking shaping circuit, 12...Flip-flop with enable (E-F/F), 15...
Delay circuit, 16.23...Selector, 20...Sending side device, 21...Analog-digital converter (A/D)
, 22... Black clip circuit, 24... Blanking detector, 30... Receiving side device, 32... Image processing device, 41... Input signal, 42... Image data, 43... ...Blanking signal, 44.46.48.
50.51... Output signal, 45... Clock signal,
47...Reset signal, 49...Control signal, N, M
...Reference signal.
Claims (1)
を分離出力するブランキング整形回路において、 前記ディジタル画像信号とブランキングレベルを表す基
準信号とを比較する比較手段と、 この比較手段の出力に含まれるブランキングレベルの誤
りを検出し訂正する誤り訂正手段とを備えたことを特徴
とするブランキング整形回路。[Claims] 1. In a blanking shaping circuit that separates and outputs a blanking signal multiplexed on a digital image signal, a comparison means for comparing the digital image signal with a reference signal representing a blanking level; 1. A blanking shaping circuit comprising: error correction means for detecting and correcting blanking level errors contained in the output of the means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2202070A JPH0486186A (en) | 1990-07-30 | 1990-07-30 | Blanking shaping circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2202070A JPH0486186A (en) | 1990-07-30 | 1990-07-30 | Blanking shaping circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0486186A true JPH0486186A (en) | 1992-03-18 |
Family
ID=16451453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2202070A Pending JPH0486186A (en) | 1990-07-30 | 1990-07-30 | Blanking shaping circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0486186A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05284486A (en) * | 1992-04-01 | 1993-10-29 | Mitsubishi Electric Corp | Video signal encoding/decoding device |
-
1990
- 1990-07-30 JP JP2202070A patent/JPH0486186A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05284486A (en) * | 1992-04-01 | 1993-10-29 | Mitsubishi Electric Corp | Video signal encoding/decoding device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60164A (en) | Synchronizing circuit of television frame signal | |
JPH02223869A (en) | Noise measuring apparatus | |
GB2075801A (en) | Input-weighted transversal filter tv ghost eliminator | |
JPH0486186A (en) | Blanking shaping circuit | |
JPS6316071B2 (en) | ||
US7095452B2 (en) | Clamp circuit for clamping a digital video signal | |
JPS6075112A (en) | Agc circuit | |
US5274452A (en) | Horizontal synchronizing signal separator | |
EP0462752A2 (en) | Horizontal synchronizing signal separator | |
JPH07131677A (en) | Sag correcting circuit for video signal | |
JPS6346863A (en) | System for receiving picture signal from meteorogical satellite | |
US5270815A (en) | Image compression processing apparatus having means for removing jitter contained at boundary between image and mask portions | |
GB2088663A (en) | Circuit arrangement for deriving a field synchronising signal from a composite television synchronising signal | |
JPH0376473A (en) | Ghost elimination circuit | |
JPH021430B2 (en) | ||
JPH0523543B2 (en) | ||
JPH02202274A (en) | Contour correcting device for video signal | |
JPS6093891A (en) | Television character multiplex data slice circuit | |
JPH02113687A (en) | Clamp level detecting circuit for muse image receiver | |
JPS62231575A (en) | Correcting circuit for slice level in teletext | |
JPH03183269A (en) | Ghost eliminating device | |
JPH03120961A (en) | Digital video signal processing unit | |
JPS6135690A (en) | Color television having color signal processor and integrated circuit | |
JPH0161274B2 (en) | ||
JPS5887979A (en) | Ghost eliminating device |