JPH0482089A - Sense amplifier circuit - Google Patents
Sense amplifier circuitInfo
- Publication number
- JPH0482089A JPH0482089A JP2194528A JP19452890A JPH0482089A JP H0482089 A JPH0482089 A JP H0482089A JP 2194528 A JP2194528 A JP 2194528A JP 19452890 A JP19452890 A JP 19452890A JP H0482089 A JPH0482089 A JP H0482089A
- Authority
- JP
- Japan
- Prior art keywords
- sense amplifier
- circuit
- turned
- vtp
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000009849 deactivation Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
Landscapes
- Static Random-Access Memory (AREA)
Abstract
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はセンスアンプ回路に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to a sense amplifier circuit.
従来のセンスアンプ回路の回路構成を第４図に示す。同
図に示すように、従来のセンスアンプ回路はＰチャンネ
ルＭＯ８ＦＥＴＱ１９．Ｑ２０とＮチャンネルＭ ＯＳ
Ｆ Ｅ Ｔ Ｑ ｚ ＋〜Ｑ２３で構成されるミラー
型センスアンプと、ＰチャンネルＭＯ８Ｆ Ｅ Ｔ Ｑ
２５とＮチャンネルＭ ＯＳ Ｆ Ｅ Ｔ Ｑ ２６
で構成されるインバータ回路を含んでいる。ここで■８
８Ｆは、参照信号で、ｖＩＮが入力信号である。FIG. 4 shows the circuit configuration of a conventional sense amplifier circuit. As shown in the figure, the conventional sense amplifier circuit consists of P-channel MO8FETQ19. Q20 and N channel M OS
A mirror type sense amplifier consisting of FETQz+~Q23 and a P-channel MO8FETQ
25 and N channel MOS FET Q 26
It includes an inverter circuit consisting of. Here■8
8F is a reference signal, and vIN is an input signal.
ｖＩＮと、逆相のミラー型センスアンプの出力■τ；は
、インバータ回路に入力され、ｖｏ、：ｒを出力する。vIN and the output ■τ; of the mirror type sense amplifier having an opposite phase are input to an inverter circuit, which outputs vo, :r.
φはセンスアンプ駆動信号である。φ is a sense amplifier drive signal.
φがロウレベルの時はトランジスタＱｌｌがオフし、ミ
ラー型センスアンプは、非活性状態となり、センスアン
プに流れる貫通電流は遮断される。ＰチャンネルＭ Ｏ
Ｓ Ｆ Ｅ Ｔ Ｑ ２４は、センスアンプが非活性時
にオンし、■；を強制的に電源レベルまで上昇させる。When φ is at a low level, the transistor Qll is turned off, the mirror type sense amplifier becomes inactive, and the through current flowing through the sense amplifier is cut off. P channel MO
S F E T Q 24 is turned on when the sense amplifier is inactive, and forcibly raises ■; to the power supply level.
これにより次段のインバータ回路の貫通電流も遮断する
ことができる。Thereby, the through current of the inverter circuit at the next stage can also be interrupted.
また、φがハイレベルになるとトランジスタＱ ｌ ２
はオフし、トランジスタＱ１５がオンすることによりセ
ンスアンプは活性化され、ＶＩ８の変化に従って増幅信
号■＝も変化する。Moreover, when φ becomes high level, the transistor Q l 2
is turned off and transistor Q15 is turned on, thereby activating the sense amplifier, and the amplified signal ■= also changes in accordance with the change in VI8.
上述した従来のセンスアンプ回路は駆動信号φかロウレ
ベルカラハイレベルに変化し、センスアンプが駆動を開
始する時点では、常にＶ；が電源レベルに固定している
ため、ＶＩＮにハイレベルが与えられたときの応答時間
すなわち、Ｖ＝にロウレベルが出力されるまでの応答時
間が遅れ易くなるという欠点がある。In the conventional sense amplifier circuit described above, the drive signal φ changes from low level to high level, and when the sense amplifier starts driving, V; is always fixed at the power supply level, so a high level is applied to VIN. There is a drawback that the response time when a low level is output to V=, that is, the response time until a low level is outputted to V=, tends to be delayed.
本発明の目的は、応答時間が速いセンスアンプ回路を提
供することにある。An object of the present invention is to provide a sense amplifier circuit with a fast response time.
本発明のセンスアンプ回路は、非活性時の出力レベルが
中間電位となるセンスアンプと、その出力信号と前記セ
ンスアンプの駆動信号を入力とするＣＭＯ３から構成さ
れるＮＡＮＤ回路とまたはＣＭＯ８から構成されるＮＯ
Ｒ回路とを有することを特徴とする。The sense amplifier circuit of the present invention is composed of a sense amplifier whose output level is an intermediate potential when inactive, and a NAND circuit composed of a CMO3 whose output signal and a drive signal of the sense amplifier are input, or a CMO8. NO
R circuit.
次に本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.
第１図は、本発明のセンスアンプ回路を示したものであ
る。本回路では、センスアンプ非活性時の貫通電流の遮
断方法として、従来の次段インバータ回路をトランジス
タＱ６〜Ｑ、で構成されるＣＭＯ８ＮＡＮＤ回路に置き
換えることで実現している。FIG. 1 shows a sense amplifier circuit according to the present invention. In this circuit, a method of interrupting the through current when the sense amplifier is inactive is realized by replacing the conventional next-stage inverter circuit with a CMO8NAND circuit composed of transistors Q6 to Q.
すなわち、センスアンプが非活性時には、センスアンプ
駆動信号φがロウレベルであり、トランジスタＱ９がオ
フするため、ＮＡＮＤ回路の貫通電流を遮断することが
できる。このとき、Ｖ；は、ＰチャンネルＭＯ８ＦＥＴ
Ｑ、、Ｑ２のしきい値電圧をｖＴＰとするとＶ。Ｃ−Ｖ
ＴＰとなっている。That is, when the sense amplifier is inactive, the sense amplifier drive signal φ is at a low level and the transistor Q9 is turned off, so that the through current of the NAND circuit can be cut off. At this time, V; is P-channel MO8FET
If the threshold voltage of Q2 is vTP, then V. C-V
It has become TP.
したがって、駆動信号φがハイレベルとなり、センスア
ンプが駆動を開始する時には、常にＶ−は■。ｏ−ｖＴ
Ｐから変化を始める。Therefore, when the drive signal φ becomes high level and the sense amplifier starts driving, V- is always at ■. o-vT
Change starts from P.
第３図は、本発明と従来例のＶ；の変化を示した図で、
実線がＶＯＵ７がロウレベルとなる場合、破線がハイレ
ベルとなる場合である。同図に示される通り、本発明の
センスアンプ出力Ｗ＝は、従来例と比べ動作開始点がＶ
ＴＰだけ下降するため、応答時間が小さくなっている。FIG. 3 is a diagram showing the change in V between the present invention and the conventional example.
The solid line indicates when VOU7 is at low level, and the broken line indicates when VOU7 is at high level. As shown in the figure, the sense amplifier output W= of the present invention has an operation starting point of V compared to the conventional example.
Since the response time decreases by TP, the response time becomes shorter.
第２図は、本発明の第２の実施例を示す回路図である。FIG. 2 is a circuit diagram showing a second embodiment of the invention.
第１の実施例との相違点は、センスアンプ次段のＮＡＮ
Ｄ回路をＮＯＲ回路に置き換え、ＮＯＲ回路の入力信号
としては、センスアンプ出力■丁と逆相のセンスアンプ
駆動信号■ｔなっている点である。The difference from the first embodiment is that the NAN of the next stage of the sense amplifier
The D circuit is replaced with a NOR circuit, and the input signal to the NOR circuit is the sense amplifier drive signal t which has the opposite phase to the sense amplifier output t.
本実施例でも第１の実施例と同様、センスアンプ非活性
時には、Ｘτ＝はＶ。ＣＶＴＰとなり第１の実施例と同
等の応答速度が得られる。またセンスアンプ非活性時に
はＰチャンネルＭＯ３ＦＥＴＱ１５がオフしているため
貫通電流は流れない。In this embodiment, as in the first embodiment, when the sense amplifier is inactive, Xτ= is V. This becomes CVTP, and a response speed equivalent to that of the first embodiment can be obtained. Furthermore, when the sense amplifier is inactive, the P-channel MO3FET Q15 is off, so no through current flows.
以上説明したように本発明は、センスアンプ非活性時の
貫通電流遮断方法として、次段インバータをセンスアン
プ駆動信号を一人力とするＮＡＮＤ回路もしくは、ＮＯ
Ｒ回路に置き換えることによって、センスアンプ回路の
応答速度を速くできる効果がある。As explained above, the present invention provides a method for cutting off the through current when the sense amplifier is inactive, by using a NAND circuit or NO
Replacing it with an R circuit has the effect of increasing the response speed of the sense amplifier circuit.
第１図は本発明の第１の実施例を示す回路図、第２図は
第１図に示す回路の出力波形図、第３図は本発明の第２
の実施例を示す回路図、第４図は従来例を示す回路図で
ある。
Ｑ、、Ｑ２．Ｑ、、Ｑア・・・・ＰチャンネルＭＯ３Ｆ
ＥＴ、Ｑ３．Ｑ、、Ｑ５．Ｑ、、（Ｌ・・・・・・Ｎチ
ャンネルＭＯ８ＦＥＴ。
代理人 弁理士 内 原 晋
月１
園FIG. 1 is a circuit diagram showing a first embodiment of the present invention, FIG. 2 is an output waveform diagram of the circuit shown in FIG. 1, and FIG. 3 is a circuit diagram showing a second embodiment of the present invention.
FIG. 4 is a circuit diagram showing a conventional example. Q,,Q2. Q,,Qa...P channel MO3F
ET, Q3. Q,,Q5. Q,, (L...N channel MO8FET. Agent: Patent attorney Shingetsu Uchihara 1 Sono
Claims (1)
プと、その出力信号と前記センスアンプの駆動信号を入
力とするＣＭＯＳから構成されるＮＡＮＤ回路とを有す
ることを特徴とするセンスアンプ回路。 ２、非活性時の出力レベルが中間電位となるセンスアン
プと、その出力信号と前記センスアンプの駆動信号を入
力とするＣＭＯＳから構成されるＮＯＲ回路とを有する
ことを特徴とするセンスアンプ回路。[Claims] 1. A sense amplifier whose output level is an intermediate potential when inactive, and a NAND circuit composed of a CMOS whose output signal and a drive signal of the sense amplifier are input. sense amplifier circuit. 2. A sense amplifier circuit comprising a sense amplifier whose output level is an intermediate potential when inactive, and a NOR circuit constituted by a CMOS whose output signal and a drive signal of the sense amplifier are input.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2194528A JPH0482089A (en) | 1990-07-23 | 1990-07-23 | Sense amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2194528A JPH0482089A (en) | 1990-07-23 | 1990-07-23 | Sense amplifier circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0482089A true JPH0482089A (en) | 1992-03-16 |
Family
ID=16326037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2194528A Pending JPH0482089A (en) | 1990-07-23 | 1990-07-23 | Sense amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0482089A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0685564A (en) * | 1992-09-01 | 1994-03-25 | Mitsubishi Electric Corp | Amplifier circuit |
| US5646892A (en) * | 1994-09-13 | 1997-07-08 | Mitsubishi Electric Engineering Co., Ltd. | Data reading circuit |
-
1990
- 1990-07-23 JP JP2194528A patent/JPH0482089A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0685564A (en) * | 1992-09-01 | 1994-03-25 | Mitsubishi Electric Corp | Amplifier circuit |
| US5646892A (en) * | 1994-09-13 | 1997-07-08 | Mitsubishi Electric Engineering Co., Ltd. | Data reading circuit |
| US5761134A (en) * | 1994-09-13 | 1998-06-02 | Mitsubishi Denki Kabushiki Kaisha | Data reading circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR980004992A (en) | Current / voltage changer, sense amplifier using it, and sensing method | |
| KR940027316A (en) | Integrated circuit with low power mode and clock amplifier circuit | |
| JP2885177B2 (en) | Power supply monitor circuit | |
| JPH0482089A (en) | Sense amplifier circuit | |
| JPH04115622A (en) | Current mirror type amplifier circuit and driving method therefor | |
| JP2002271145A (en) | Semiconductor integrated circuit device | |
| JP2820980B2 (en) | Logic circuit | |
| JP2581387B2 (en) | Input amplification circuit | |
| JPH06152341A (en) | Buffering circuit | |
| JPH09180452A (en) | Memory address transition detection circuit | |
| JPH06237158A (en) | Cmos drive circuit | |
| JPH06214527A (en) | Output circuit | |
| JP2008092272A (en) | Amplifier circuit | |
| JPH06268456A (en) | Differential amplifier | |
| JP2731057B2 (en) | comparator | |
| JPH0555905A (en) | Cmos logic gate | |
| JPH05259834A (en) | Flip-flop circuit | |
| KR960002755A (en) | Power supply voltage conversion circuit of semiconductor integrated device | |
| JP3001341B2 (en) | Semiconductor integrated circuit | |
| JP3501585B2 (en) | Semiconductor integrated circuit | |
| JPH0746113B2 (en) | CMOS power-on detection circuit | |
| JPS62120694A (en) | Semiconductor memory device | |
| JP3104637B2 (en) | Oscillation circuit | |
| JP2937647B2 (en) | High voltage detection circuit | |
| JP2853114B2 (en) | Operational amplifier |