JPH0481108A - 電流増幅回路 - Google Patents
電流増幅回路Info
- Publication number
- JPH0481108A JPH0481108A JP2195356A JP19535690A JPH0481108A JP H0481108 A JPH0481108 A JP H0481108A JP 2195356 A JP2195356 A JP 2195356A JP 19535690 A JP19535690 A JP 19535690A JP H0481108 A JPH0481108 A JP H0481108A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- circuit
- output
- constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims description 9
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 9
- 238000001514 detection method Methods 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 4
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、一定の電流を供給する電流増幅回路に関する
ものである。
ものである。
従来の技術
第3図に、従来の電流増幅回路を示す。共通ベースを有
しエミッタ接地したNPN トランジスタQ+、Q=よ
りなる第1のカレントミラー回路および共通ベースを有
しエミッタを電源端子接続したPNP I−ランジスタ
Q3〜Q5よりなる第2のカレントミラーを有し、電源
端子と接地間に入力電流源と第1のカレントミラー、お
よび第2のカレントミラー回路と該回路内のトランジス
タQ3のベースとコレクタを前記トランジスタQ2のコ
レクタと、トランジスタQ4.Q5の各コレクタを出力
電流計1o、スイッチSWIに接続した構成である。
しエミッタ接地したNPN トランジスタQ+、Q=よ
りなる第1のカレントミラー回路および共通ベースを有
しエミッタを電源端子接続したPNP I−ランジスタ
Q3〜Q5よりなる第2のカレントミラーを有し、電源
端子と接地間に入力電流源と第1のカレントミラー、お
よび第2のカレントミラー回路と該回路内のトランジス
タQ3のベースとコレクタを前記トランジスタQ2のコ
レクタと、トランジスタQ4.Q5の各コレクタを出力
電流計1o、スイッチSWIに接続した構成である。
この場合、出力電流IOは次式によりIo=1となる。
即ち、
VBEI=VBE2
より、
従って、I 、o= Io =・
・・・tt)V BH3−’V’ BH3= V [l
E5より従って、I+=Io=12となり、 Io=11nとなる。
・・・tt)V BH3−’V’ BH3= V [l
E5より従って、I+=Io=12となり、 Io=11nとなる。
ただし、NPN +−ランジスタQh、Q:の電気的特
性は同一とし、PNPトランジスタQj、Q、、Q−。
性は同一とし、PNPトランジスタQj、Q、、Q−。
の特性は同一とし、スイッチSWIをON状態とする。
されると共に、順方向電流増幅率1’l+eは無限大と
する。
する。
T 絶対温度
q 電荷密度
VBEI°トランジスタQ1のベース・エミ、り間の電
位を示す。
位を示す。
発明が解決しようとする課題
このような従来の回路では、出力電流I。を得るための
トランジスタQ4と並列に接続されたトランジスタQ5
が飽和(SWIかオーブンの状態)した場合、出力電流
I○は次式により変化することとなる。
トランジスタQ4と並列に接続されたトランジスタQ5
が飽和(SWIかオーブンの状態)した場合、出力電流
I○は次式により変化することとなる。
即ち、SWlかオーブンの場合の10と11oの関より
、1.、、=1 VBE3= VBE4= VBE3よりとなる。
、1.、、=1 VBE3= VBE4= VBE3よりとなる。
本発明は、このような問題点を解決するものであり、ト
ランジスタQ4に並列に接続されたトランジスタが、ど
のような状態においても一定の電流Ioを得ることがで
きる電流増幅回路を提供することを目的とする。
ランジスタQ4に並列に接続されたトランジスタが、ど
のような状態においても一定の電流Ioを得ることがで
きる電流増幅回路を提供することを目的とする。
課題を解決するための手段
本発明は、定電流増幅回路から得られた一定の電流と、
変動した電流との差を検出する出力電流検出回路を有す
る出力電流増幅回路である。
変動した電流との差を検出する出力電流検出回路を有す
る出力電流増幅回路である。
作用
本発明によると、出力電流変動検出回路によって、出力
電流は一定の値に制御される。
電流は一定の値に制御される。
実施例
第1図に本発明の電流増幅回路の一実施例を示す。即ち
、電源端子と接地端子間に、入力電流源4と定電流入力
回路1および、定電流出力回路2と出力電源検出計5を
それぞれ直列に形成する。
、電源端子と接地端子間に、入力電流源4と定電流入力
回路1および、定電流出力回路2と出力電源検出計5を
それぞれ直列に形成する。
出力電流変動検出回路3を前記回路1,2間に接続する
。なお、前記回路1.2はそれぞれ接続されている。
。なお、前記回路1.2はそれぞれ接続されている。
第1図において、定電流入力回路1の端子13と14か
ら出力される電流は同一とし、端子23と24から出力
される電流を同一とした場合、端子33からは、電流入
力端子31と32の差分か出力されることとなり、出力
電流10は一定の電流となる。
ら出力される電流は同一とし、端子23と24から出力
される電流を同一とした場合、端子33からは、電流入
力端子31と32の差分か出力されることとなり、出力
電流10は一定の電流となる。
第2図は、本発明の実施例をさらに具体的に示したもの
である。即ち、電源端子6と接地端子(GND)7間に
入力電流源4と共通ベースと有し、エミッタ接地したN
PN トランジスタQQ2よりなるカレントミラー回路
を直列接続し、また共通ベースを有し、エミッタを電源
端子に接続したPNP トランジスタQ3〜Q5の各コ
レクタをそれぞれトランジスタQ2のコレクタ、出力電
源検出計5、スイッチSW1に接続した構成を具備して
いる。次に、本発明の出力電流検出回路として、電源端
子と接地端子間に、エミッタを電源端子接続として、ト
ランジスタQ3とベースを共通にしたPNP トランジ
スタQ6と、同様にエミッタを電源端子接続した共通ベ
ースを有するPNP トランジスタQ9 、Q+oより
なるカレントミラー回路と、このうちトランジスタQ9
のベースとコレクタを接地したPNPトランジスタQ8
のエミッタに接続し、そのベースをトランジスタQ6の
;レケタおよびエミッタ接地し、ベースを前記トランジ
スタQ2とベース共通にしたNPNトランジスタQのコ
レクタに接続する。また、コレクタ接地したPNP ト
ランジスタQ + +のエミッタを前記トランジスタQ
+oのコレクタおよびトランジスタQ、のコレクタに接
続した構成である。
である。即ち、電源端子6と接地端子(GND)7間に
入力電流源4と共通ベースと有し、エミッタ接地したN
PN トランジスタQQ2よりなるカレントミラー回路
を直列接続し、また共通ベースを有し、エミッタを電源
端子に接続したPNP トランジスタQ3〜Q5の各コ
レクタをそれぞれトランジスタQ2のコレクタ、出力電
源検出計5、スイッチSW1に接続した構成を具備して
いる。次に、本発明の出力電流検出回路として、電源端
子と接地端子間に、エミッタを電源端子接続として、ト
ランジスタQ3とベースを共通にしたPNP トランジ
スタQ6と、同様にエミッタを電源端子接続した共通ベ
ースを有するPNP トランジスタQ9 、Q+oより
なるカレントミラー回路と、このうちトランジスタQ9
のベースとコレクタを接地したPNPトランジスタQ8
のエミッタに接続し、そのベースをトランジスタQ6の
;レケタおよびエミッタ接地し、ベースを前記トランジ
スタQ2とベース共通にしたNPNトランジスタQのコ
レクタに接続する。また、コレクタ接地したPNP ト
ランジスタQ + +のエミッタを前記トランジスタQ
+oのコレクタおよびトランジスタQ、のコレクタに接
続した構成である。
トランジスタQ、、Q=、Qτは共通ベースを存してい
るため VBEl= vBE2= VBET より 11=I5=1 となる。また、定電流出力回路2として、トランジスタ
Q3.Q4.Q5からなる回路を用いており、この回路
においてSWIかON状態の場合の出力I6とI2はI
6−12−11となりIo=16より1゜−1,oとな
る。しかしSWIかオープンの場合■=0となり、I+
=21sとなり、11−■1o、■6=I・よりIo−
上11oとなる。
るため VBEl= vBE2= VBET より 11=I5=1 となる。また、定電流出力回路2として、トランジスタ
Q3.Q4.Q5からなる回路を用いており、この回路
においてSWIかON状態の場合の出力I6とI2はI
6−12−11となりIo=16より1゜−1,oとな
る。しかしSWIかオープンの場合■=0となり、I+
=21sとなり、11−■1o、■6=I・よりIo−
上11oとなる。
しかし、本発明は、トランジスタQ6〜Q 1からなる
出力電流変動回路3を用いているため、S W 1がO
N状態の場合、l3=I5となり14=l−0となり、
従って、■。”I:nとなる。また、8w1従って、I
、=上11oそしてIo ” IO+!−から1o −
ユ」1o十上1.1.= I 、、、となり、出力電流
は定時一定に保たれる。
出力電流変動回路3を用いているため、S W 1がO
N状態の場合、l3=I5となり14=l−0となり、
従って、■。”I:nとなる。また、8w1従って、I
、=上11oそしてIo ” IO+!−から1o −
ユ」1o十上1.1.= I 、、、となり、出力電流
は定時一定に保たれる。
発明の効果
本発明によると、出力電流を一定に制御できるという効
を奏し、したかって、本発明の電流増幅回路は、工業上
、きわめて有用である。
を奏し、したかって、本発明の電流増幅回路は、工業上
、きわめて有用である。
第1図は本発明の一実施例における電流増幅回路を示す
ブロック図、第2図は本発明の他の具体的な実施例の電
流増幅回路を示すブロック図、第3図は従来の電流増幅
回路を示すブロック図である。 1・・・・・・定電流入力回路、2・・・・・・定電流
出力回路、3・・・・・・出力電流変動検出回路、4・
・・・・・入力電流源、5・・・・・・出力電流検出計
、6・・・・・・定電圧供給端子、7・・・・・・接地
端子。 代理人の氏名 弁理士 粟野重孝 ほか1名第2 図 弔 図
ブロック図、第2図は本発明の他の具体的な実施例の電
流増幅回路を示すブロック図、第3図は従来の電流増幅
回路を示すブロック図である。 1・・・・・・定電流入力回路、2・・・・・・定電流
出力回路、3・・・・・・出力電流変動検出回路、4・
・・・・・入力電流源、5・・・・・・出力電流検出計
、6・・・・・・定電圧供給端子、7・・・・・・接地
端子。 代理人の氏名 弁理士 粟野重孝 ほか1名第2 図 弔 図
Claims (2)
- (1)定電流を反転増幅し流す回路と、前記定電流の正
転増幅された電流との差を、反転増幅し、元の反転増幅
された電流に加える回路を有することを特徴とする電流
増幅回路。 - (2)電源端子と接地端子間に入力電流源と共通ベース
を有し、エミッタ接地した第1、第2のNPNトランジ
スタよりなるカレントミラー回路のうちトランジスタQ
_1のベースとコレクタに接地し、且つ共通ベースを有
し、エミッタを電源接続した第1〜第3のPNPトラン
ジスタよりなる別のカレントミラー回路のうち第1のP
NPトランジスタのベースとコレクタを前記第2のNP
Nトランジスタのコレクタに、第2、第3のPNPトラ
ンジスタのコレクタを出力電流検出計、スイッチにそれ
ぞれ接続した構成を具備し、前記別のカレントミラーに
新たに第4のPNPトランジスタを接続し、さらに共通
ベースを有しエミッタを電源接続した第5、第6のPN
Pトランジスタの各ベースとコレクタおよびコレクタを
コレクタ接地した第7、第8のPNPトランジスタの各
エミッタにそれぞれ接続し、該第4のPNPトランジス
タのコレクタと第7のPNPトランジスタのベースとエ
ミッタ接地し、前記カレントミラー回路のトランジスタ
とベースを共通にした第3のNPNトランジスタのコレ
クタを接続し、且つ第2、第8のNPNトランジスタの
コレクタとベースを接続したことを特徴とする電流増幅
回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2195356A JPH0481108A (ja) | 1990-07-23 | 1990-07-23 | 電流増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2195356A JPH0481108A (ja) | 1990-07-23 | 1990-07-23 | 電流増幅回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0481108A true JPH0481108A (ja) | 1992-03-13 |
Family
ID=16339812
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2195356A Pending JPH0481108A (ja) | 1990-07-23 | 1990-07-23 | 電流増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0481108A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005062837A (ja) * | 2003-07-28 | 2005-03-10 | Rohm Co Ltd | 有機el駆動回路およびこれを用いる有機el表示装置 |
JP2011059840A (ja) * | 2009-09-08 | 2011-03-24 | New Japan Radio Co Ltd | カレントミラー回路 |
-
1990
- 1990-07-23 JP JP2195356A patent/JPH0481108A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005062837A (ja) * | 2003-07-28 | 2005-03-10 | Rohm Co Ltd | 有機el駆動回路およびこれを用いる有機el表示装置 |
JP2011059840A (ja) * | 2009-09-08 | 2011-03-24 | New Japan Radio Co Ltd | カレントミラー回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6222283B2 (ja) | ||
JPH0481108A (ja) | 電流増幅回路 | |
JPS58124964A (ja) | 電圧検出回路 | |
JPS6154286B2 (ja) | ||
JPS5857814A (ja) | 電子インピ−ダンス装置 | |
JPH0954149A (ja) | 半導体磁電変換装置 | |
JPS6258009B2 (ja) | ||
JPS6297363A (ja) | 基準電圧発生回路 | |
JPH036020Y2 (ja) | ||
JPS645369Y2 (ja) | ||
JPS5855454Y2 (ja) | 定電流回路 | |
JPS616910A (ja) | トランジスタ増幅器 | |
JP2573279B2 (ja) | 電流変換回路 | |
JPS6066511A (ja) | 対数圧縮増幅回路 | |
JPS62133810A (ja) | 掛算回路 | |
JPS58172722A (ja) | 熱遮断装置 | |
JPH0716210U (ja) | 基準電圧源回路 | |
JPH0346848B2 (ja) | ||
JPH09146648A (ja) | 基準電圧発生回路 | |
JPH0153931B2 (ja) | ||
JPS5952320A (ja) | 基準電圧回路 | |
JPS58146111A (ja) | 定電流回路 | |
JPS61247111A (ja) | 増幅回路 | |
JPH0133842B2 (ja) | ||
JPS6214517A (ja) | ヒステリシス・コンパレ−タ回路 |