JPH047874B2 - - Google Patents
Info
- Publication number
- JPH047874B2 JPH047874B2 JP59269561A JP26956184A JPH047874B2 JP H047874 B2 JPH047874 B2 JP H047874B2 JP 59269561 A JP59269561 A JP 59269561A JP 26956184 A JP26956184 A JP 26956184A JP H047874 B2 JPH047874 B2 JP H047874B2
- Authority
- JP
- Japan
- Prior art keywords
- register
- field
- charge
- image
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012546 transfer Methods 0.000 claims description 130
- 230000000644 propagated effect Effects 0.000 claims 1
- 238000003860 storage Methods 0.000 description 48
- 238000000034 method Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 17
- 238000009825 accumulation Methods 0.000 description 16
- 239000002131 composite material Substances 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 11
- 239000000758 substrate Substances 0.000 description 10
- 230000010354 integration Effects 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 7
- 238000005381 potential energy Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- 230000004044 response Effects 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000003709 image segmentation Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000819 phase cycle Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
- H04N25/41—Extracting pixel data from a plurality of image sensors simultaneously picking up an image, e.g. for increasing the field of view by combining the outputs of a plurality of sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/73—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using interline transfer [IT]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/713—Transfer or readout registers; Split readout registers or multiple readout registers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/72—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors using frame transfer [FT]
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】
この発明は電荷結合装置型イメージヤ(以下、
CCDイメージヤと称す)に関するものである。
CCDイメージヤと称す)に関するものである。
現在、フイールド転送型CCDイメージヤにお
いては、フイールド期間中にイメージレジスタ
(Aレジスタ)に積分された画像を現わす電荷か
らなる線の全てを隣接フイールド期間の間にある
フイールドリトレース期間中にフイールド蓄積レ
ジスタ(Bレジスタ)へ転送することを周期的に
行つている。最後の線中の画素(ペルーPEL)
を表わす電荷パケツトは線走査レジスタ(Cレジ
スタ)へ並列に転送される。続く線トレース期間
中、Cレジスタはクロツクされて、電荷パケツト
を直列にその出力段に供給し、CCDイメージヤ
ビデオ信号出力の連続サンプルに変換される。
いては、フイールド期間中にイメージレジスタ
(Aレジスタ)に積分された画像を現わす電荷か
らなる線の全てを隣接フイールド期間の間にある
フイールドリトレース期間中にフイールド蓄積レ
ジスタ(Bレジスタ)へ転送することを周期的に
行つている。最後の線中の画素(ペルーPEL)
を表わす電荷パケツトは線走査レジスタ(Cレジ
スタ)へ並列に転送される。続く線トレース期間
中、Cレジスタはクロツクされて、電荷パケツト
を直列にその出力段に供給し、CCDイメージヤ
ビデオ信号出力の連続サンプルに変換される。
イメージレジスタからの線のクロツク出力動作
の速度は速めないで、しかも、フイールド転送に
要する時間を短縮することが望ましい。これは例
えば、Aレジスタが、高解像度イメージヤにおけ
る場合のように、多数の電荷の線を有し、ビデオ
信号規格がフイールドリトレース時間に制限を加
えているような場合に望まれることである。更
に、フイールド転送時間の短縮は、例えば、転送
スミアを少くするのに有効である。
の速度は速めないで、しかも、フイールド転送に
要する時間を短縮することが望ましい。これは例
えば、Aレジスタが、高解像度イメージヤにおけ
る場合のように、多数の電荷の線を有し、ビデオ
信号規格がフイールドリトレース時間に制限を加
えているような場合に望まれることである。更
に、フイールド転送時間の短縮は、例えば、転送
スミアを少くするのに有効である。
転送スミア現象については米国特許第4010319
号に述べられている。転送スミアは、イメージレ
ジスタからフイールド蓄積レジスタへの電荷パケ
ツトの転送中にイメージレジスタが輻射線に露光
された場合、この時の画像に対する光応答(フオ
トレスポンス)が転送中の積分された光応答に対
して位置ずれ(ミスレジストレーシヨン)を生ず
るために発生する。転送スミアは、イメージレジ
スタからフイールド蓄積レジスタへの電荷転送に
要する時間に正比例してひどくなることが知られ
ている。しかし、イメージレジスタからフイール
ド蓄積レジスタへ電荷の線をクロツクして送る速
度を制限すると、シヤツタを持たないイメージヤ
においては、転送スミアの低減が妨げられてしま
つた。
号に述べられている。転送スミアは、イメージレ
ジスタからフイールド蓄積レジスタへの電荷パケ
ツトの転送中にイメージレジスタが輻射線に露光
された場合、この時の画像に対する光応答(フオ
トレスポンス)が転送中の積分された光応答に対
して位置ずれ(ミスレジストレーシヨン)を生ず
るために発生する。転送スミアは、イメージレジ
スタからフイールド蓄積レジスタへの電荷転送に
要する時間に正比例してひどくなることが知られ
ている。しかし、イメージレジスタからフイール
ド蓄積レジスタへ電荷の線をクロツクして送る速
度を制限すると、シヤツタを持たないイメージヤ
においては、転送スミアの低減が妨げられてしま
つた。
前記米国特許第4010319号には、スミア応答の
みのサンプルを生成して、そのサンプルをスミア
で汚染された画像応答のサンプルと合成すること
により、スミアによる汚れが低減された画像応答
を得るという方法が示されている。さらに、後方
照射型CCDイメージヤ用として、フイールド転
送中に発生するホトキヤリヤに対する遅延フイー
ルドを用いる電子シヤツタ方式も知られている。
これらの方法は、組合わせて使用しても、スミア
を少くするには部分的にしか効果がない。フイー
ルド転送時のスミアを更に少くすることは、スミ
アを許容しうる低レベルまで減少させるのに有効
である。
みのサンプルを生成して、そのサンプルをスミア
で汚染された画像応答のサンプルと合成すること
により、スミアによる汚れが低減された画像応答
を得るという方法が示されている。さらに、後方
照射型CCDイメージヤ用として、フイールド転
送中に発生するホトキヤリヤに対する遅延フイー
ルドを用いる電子シヤツタ方式も知られている。
これらの方法は、組合わせて使用しても、スミア
を少くするには部分的にしか効果がない。フイー
ルド転送時のスミアを更に少くすることは、スミ
アを許容しうる低レベルまで減少させるのに有効
である。
この発明は、広くは、CCD電荷転送レジスタ
を分割して、レジスタ中の電荷パケツトの一部を
レジスタの第1の端部にある第1の出力ポートに
向けて第1の方向にクロツクで送り、同時に、残
りの電荷パケツトをレジスタの(第1の端部と反
対の側にある)第2の端部にある第2の出力ポー
トへ(第1の方向とは逆の)第2の方向へクロツ
クで送ることを可能にすることに関するものであ
る。
を分割して、レジスタ中の電荷パケツトの一部を
レジスタの第1の端部にある第1の出力ポートに
向けて第1の方向にクロツクで送り、同時に、残
りの電荷パケツトをレジスタの(第1の端部と反
対の側にある)第2の端部にある第2の出力ポー
トへ(第1の方向とは逆の)第2の方向へクロツ
クで送ることを可能にすることに関するものであ
る。
この発明をフイールド転送型CCDイメージヤ
に適用する場合は、フイールド転送中、イメージ
レジスタの2分の1(第1のA/2レジスタ)中
の線が第1の2分の1フイールド蓄積レジスタ
(第1のB/2レジスタ)に向けて一方向にクロ
ツクで送られ、イメージレジスタの残りの2分の
1(第2のA/2レジスタ)中の線は、第2の2
分の1フイールド蓄積レジスタ(第2のB/2レ
ジスタ)に向けて反対方向にクロツクで送られ
る。第2の2分の1フイールド蓄積レジスタは、
イメージレジスタの第1の2分の1フイールド蓄
積レジスタと反対の端に設けられている。このよ
うに構成することにより、所定の線転送速度での
フイールド転送に要する時間が半分になる。第1
と第2の2分の1フイールド蓄積レジスタ(B/
2レジスタ)には、それぞれ線走査レジスタ(C
レジスタ)が設けられている。
に適用する場合は、フイールド転送中、イメージ
レジスタの2分の1(第1のA/2レジスタ)中
の線が第1の2分の1フイールド蓄積レジスタ
(第1のB/2レジスタ)に向けて一方向にクロ
ツクで送られ、イメージレジスタの残りの2分の
1(第2のA/2レジスタ)中の線は、第2の2
分の1フイールド蓄積レジスタ(第2のB/2レ
ジスタ)に向けて反対方向にクロツクで送られ
る。第2の2分の1フイールド蓄積レジスタは、
イメージレジスタの第1の2分の1フイールド蓄
積レジスタと反対の端に設けられている。このよ
うに構成することにより、所定の線転送速度での
フイールド転送に要する時間が半分になる。第1
と第2の2分の1フイールド蓄積レジスタ(B/
2レジスタ)には、それぞれ線走査レジスタ(C
レジスタ)が設けられている。
CレジスタがB/2レジスタのA/2レジスタ
から遠い方の端部にある場合は、一方のCレジス
タから供給される2分の1フイールドにおける線
順序は他方のCレジスタから供給される2分の1
のフイールドに対して逆にされる。2分の1フイ
ールドの読出しに2分の1フイールドトレース時
間を要する場合には、上記した両2分の1フイー
ルドのうちの一方の線順序を逆にするのに、第1
の順番で1線ずつ書込まれかつ第2の逆の順番で
読出される余分な2分の1フイールド記憶装置が
使用される。2つのB/2レジスタに蓄積されて
いる2分の1フイールドは、フイールドトレース
の前半に、それぞれのCレジスタを用いてCCD
イメージヤからクロツクで出力される。
から遠い方の端部にある場合は、一方のCレジス
タから供給される2分の1フイールドにおける線
順序は他方のCレジスタから供給される2分の1
のフイールドに対して逆にされる。2分の1フイ
ールドの読出しに2分の1フイールドトレース時
間を要する場合には、上記した両2分の1フイー
ルドのうちの一方の線順序を逆にするのに、第1
の順番で1線ずつ書込まれかつ第2の逆の順番で
読出される余分な2分の1フイールド記憶装置が
使用される。2つのB/2レジスタに蓄積されて
いる2分の1フイールドは、フイールドトレース
の前半に、それぞれのCレジスタを用いてCCD
イメージヤからクロツクで出力される。
この発明の上記のような応用においては、時分
割マルチプレクス構成の別の2分の1フイールド
蓄積メモリが2つの並列Cレジスタ出力信号の通
常のラスタ走査への走査変換を行い、B/2レジ
スタは両方共、それぞれのCレジスタにおける通
常の線走査周波数の半分の周波数で、全フイール
ドトレース期間中、クロツクされる。これによつ
て、線走査中のCレジスタをクロツクする周波数
が低くされ、その転送効率が改善されかつ電力消
費も低くなる。上記の付加された2分の1フイー
ルド蓄積メモリがCCDイメージヤの外部に設け
られたデジタルメモリの場合には、Cレジスタの
後段に用いられるアナログ・デジタル変換器の変
換速度を遅くすることが出来る。
割マルチプレクス構成の別の2分の1フイールド
蓄積メモリが2つの並列Cレジスタ出力信号の通
常のラスタ走査への走査変換を行い、B/2レジ
スタは両方共、それぞれのCレジスタにおける通
常の線走査周波数の半分の周波数で、全フイール
ドトレース期間中、クロツクされる。これによつ
て、線走査中のCレジスタをクロツクする周波数
が低くされ、その転送効率が改善されかつ電力消
費も低くなる。上記の付加された2分の1フイー
ルド蓄積メモリがCCDイメージヤの外部に設け
られたデジタルメモリの場合には、Cレジスタの
後段に用いられるアナログ・デジタル変換器の変
換速度を遅くすることが出来る。
この発明は上述したCレジスタのような線レジ
スタに適用して、レジスタを2つの部分(C/2
レジスタ)に分割して、分割されたレジスタの各
半部に、そのレジスタの両端部において出力段を
設けることによつて、レジスタからの線転送速度
を2分の1にすることができる。この場合、上述
した走査変換器も改変して、各々のC/2レジス
タ出力に対する時分割マルチプレクスされた2分
の1線記憶装置を含めるようにすることができ
る。Cレジスタの分割は各2分の1の部分間のチ
ヤンネルストツプを用いるという通常の方法で行
えるが、Cレジスタ半部間にいかなる物理的障壁
も設けることなく、この発明の教示するところに
従つて電気的に両半部を分離することによつて行
うことが好ましい。
スタに適用して、レジスタを2つの部分(C/2
レジスタ)に分割して、分割されたレジスタの各
半部に、そのレジスタの両端部において出力段を
設けることによつて、レジスタからの線転送速度
を2分の1にすることができる。この場合、上述
した走査変換器も改変して、各々のC/2レジス
タ出力に対する時分割マルチプレクスされた2分
の1線記憶装置を含めるようにすることができ
る。Cレジスタの分割は各2分の1の部分間のチ
ヤンネルストツプを用いるという通常の方法で行
えるが、Cレジスタ半部間にいかなる物理的障壁
も設けることなく、この発明の教示するところに
従つて電気的に両半部を分離することによつて行
うことが好ましい。
この発明のさらに別の特徴は、互いに反対方向
への電荷転送のための画像分割と共にフイールド
インタレースを行う場合の詳細に関する。この発
明のレジスタ分割法は他にも種々の応用が可能で
ある。
への電荷転送のための画像分割と共にフイールド
インタレースを行う場合の詳細に関する。この発
明のレジスタ分割法は他にも種々の応用が可能で
ある。
第1図を参照すると、CCDイメージヤ10に
対して(典型的にはレンズ系を通して)全フイー
ルド画像の光学的結合5が行われている。イメー
ジヤ10は、実効的には、単一の半導体基板上に
設けられた、各々フイールド転送型である2つの
成分CCDイメージヤ部11と12で構成されて
おり、それぞれが全フイールドの2分の1を撮像
する。イメージヤへの光学的結合は、画像の上半
分が成分部11のイメージレジスタ13上に集束
され、下半分が成分部12のレジスタ14上に集
束される通常の画像反転裏返し作用(inverting
−and−perverting)を有するものとする。この
ために、成分部11と12の2分の1フイールド
イメージレジスタ13と14は、それぞれ対応す
る2分の1フイールド蓄積レジスタ15と16と
の結合部と反対の端部で相互に対接している。フ
イールド転送時間に、画像の上半部の画素を表わ
す電荷パケツトの線が第1の2分の1イメージレ
ジスタ13中を通つて下方に第1の2分の1フイ
ールド蓄積レジスタ15中へクロツクで送られ、
また、画像の下半部の画素を表わす電荷パケツト
の線が第2の2分の1イメージレジスタ14を通
つて上方に第2の2分の1フイールド蓄積レジス
タ16中にクロツクで送り込まれる。
対して(典型的にはレンズ系を通して)全フイー
ルド画像の光学的結合5が行われている。イメー
ジヤ10は、実効的には、単一の半導体基板上に
設けられた、各々フイールド転送型である2つの
成分CCDイメージヤ部11と12で構成されて
おり、それぞれが全フイールドの2分の1を撮像
する。イメージヤへの光学的結合は、画像の上半
分が成分部11のイメージレジスタ13上に集束
され、下半分が成分部12のレジスタ14上に集
束される通常の画像反転裏返し作用(inverting
−and−perverting)を有するものとする。この
ために、成分部11と12の2分の1フイールド
イメージレジスタ13と14は、それぞれ対応す
る2分の1フイールド蓄積レジスタ15と16と
の結合部と反対の端部で相互に対接している。フ
イールド転送時間に、画像の上半部の画素を表わ
す電荷パケツトの線が第1の2分の1イメージレ
ジスタ13中を通つて下方に第1の2分の1フイ
ールド蓄積レジスタ15中へクロツクで送られ、
また、画像の下半部の画素を表わす電荷パケツト
の線が第2の2分の1イメージレジスタ14を通
つて上方に第2の2分の1フイールド蓄積レジス
タ16中にクロツクで送り込まれる。
イメージレジスタの各半部13と14は同一の
基板上で対接しているが、CCDイメージヤ10
から供給されるビデオサンプルから再構成された
テレビジヨン画像中に目につくような不連続部分
を生じさせることなく、画像の上半部と下半部と
をそれぞれ表わす電荷パケツト群を分離せねばな
らないという問題がある。この問題はフイールド
インタレースの場合は更に扱いにくく、画像の上
半部と下半部との間の分離線が交番フイールド毎
に変化する。イメージレジスタの電荷転送チヤン
ネルの上と下の半部中を互いに逆方向に電荷を転
送でき、しかも、各イメージレジスタ半部13と
14から取出した電荷サンプルから再構成したテ
レビジヨン画像に目につくような不連続性を発生
させる物理的な分離によつて2分の1イメージレ
ジスタ13と14を分離することなくできれば望
ましい。さらに、画像積分(集積)時間中、イメ
ージレジスタの表面全体にわたつて電位エネルギ
井戸のパタンの規則性を維持することが非常に望
ましい。この明細書の後の方で、このパタンの規
則性の維持と同時に画像の半部を正確に分離する
ための方法が述べられている。それらの方法は基
本的には、イメージレジスタの上に設けられてい
る規則的なゲート電極構造に対するクロツキング
電圧(クロツク駆動電圧)の加え方のみによるも
のである。
基板上で対接しているが、CCDイメージヤ10
から供給されるビデオサンプルから再構成された
テレビジヨン画像中に目につくような不連続部分
を生じさせることなく、画像の上半部と下半部と
をそれぞれ表わす電荷パケツト群を分離せねばな
らないという問題がある。この問題はフイールド
インタレースの場合は更に扱いにくく、画像の上
半部と下半部との間の分離線が交番フイールド毎
に変化する。イメージレジスタの電荷転送チヤン
ネルの上と下の半部中を互いに逆方向に電荷を転
送でき、しかも、各イメージレジスタ半部13と
14から取出した電荷サンプルから再構成したテ
レビジヨン画像に目につくような不連続性を発生
させる物理的な分離によつて2分の1イメージレ
ジスタ13と14を分離することなくできれば望
ましい。さらに、画像積分(集積)時間中、イメ
ージレジスタの表面全体にわたつて電位エネルギ
井戸のパタンの規則性を維持することが非常に望
ましい。この明細書の後の方で、このパタンの規
則性の維持と同時に画像の半部を正確に分離する
ための方法が述べられている。それらの方法は基
本的には、イメージレジスタの上に設けられてい
る規則的なゲート電極構造に対するクロツキング
電圧(クロツク駆動電圧)の加え方のみによるも
のである。
成分イメージヤ部11において、2分の1フイ
ールドイメージレジスタ13と反対の側の2分の
1フイールド蓄積レジスタ15の端部は、電荷パ
ケツトを線レジスタ17に並列にロードして直列
読出しに変換するように接続されている。この線
レジスタ17は成分CCDイメージヤ11のCレ
ジスタとして働く。成分CCDイメージヤ12に
おいては、2分の1フイールドイメージレジスタ
14と反対側の2分の1フイールド蓄積レジスタ
16の端部が電荷パケツトを並列に線レジスタ1
8にロードして直列読出しに変換するように接続
されており、線レジスタ18が成分イメージヤ1
2のCレジスタとして働く。従つて、複合CCD
イメージヤ10の完全なイメージレジスタ即ちA
レジスタが2つの部分13と14に分割されてお
り、これらの部分を「A/2レジスタ」と称して
いる。また、「B/2レジスタ」と称する2分の
1フイールド蓄積レジスタ15と16との複合
CCDイメージヤ10の完全なフイールド蓄積レ
ジスタ即ちBレジスタが構成されている。
ールドイメージレジスタ13と反対の側の2分の
1フイールド蓄積レジスタ15の端部は、電荷パ
ケツトを線レジスタ17に並列にロードして直列
読出しに変換するように接続されている。この線
レジスタ17は成分CCDイメージヤ11のCレ
ジスタとして働く。成分CCDイメージヤ12に
おいては、2分の1フイールドイメージレジスタ
14と反対側の2分の1フイールド蓄積レジスタ
16の端部が電荷パケツトを並列に線レジスタ1
8にロードして直列読出しに変換するように接続
されており、線レジスタ18が成分イメージヤ1
2のCレジスタとして働く。従つて、複合CCD
イメージヤ10の完全なイメージレジスタ即ちA
レジスタが2つの部分13と14に分割されてお
り、これらの部分を「A/2レジスタ」と称して
いる。また、「B/2レジスタ」と称する2分の
1フイールド蓄積レジスタ15と16との複合
CCDイメージヤ10の完全なフイールド蓄積レ
ジスタ即ちBレジスタが構成されている。
CCDイメージヤ10の実際の物理的構造につ
いて述べると、電荷転送チヤンネルが半導体基板
の表面又は逆導電型のドープ層間の境界面に画定
されており、この画定は電荷転送チヤンネルの境
界に沿つて基板中に配置されたチヤンネルストツ
プによつてなされている。複数の電荷転送チヤン
ネルが並列に配置されて、イメージレジスタ即ち
Aレジスタの列(コラム)を形成している。半導
体基板の前面に設けられた絶縁層上には上記の列
と交差するように一連の平行ゲート電極構造が設
けられている。イメージレジスタの動的クロツキ
ングが中断する画像集積時間中にゲート電極に加
えられるクロツキング電圧のパタンが、CCDイ
メージヤのラスタ走査ビデオ出力の走査線に対応
するイメージレジスタの「行」を形成する。
いて述べると、電荷転送チヤンネルが半導体基板
の表面又は逆導電型のドープ層間の境界面に画定
されており、この画定は電荷転送チヤンネルの境
界に沿つて基板中に配置されたチヤンネルストツ
プによつてなされている。複数の電荷転送チヤン
ネルが並列に配置されて、イメージレジスタ即ち
Aレジスタの列(コラム)を形成している。半導
体基板の前面に設けられた絶縁層上には上記の列
と交差するように一連の平行ゲート電極構造が設
けられている。イメージレジスタの動的クロツキ
ングが中断する画像集積時間中にゲート電極に加
えられるクロツキング電圧のパタンが、CCDイ
メージヤのラスタ走査ビデオ出力の走査線に対応
するイメージレジスタの「行」を形成する。
画素を表わす電荷パケツトへの全フイールド画
像の光電変換は、画像集積時間中、輻射線が透明
なゲート電極を通して半導体基板の前面に導か
れ、あるいは、適当に薄くされた半導体基板の裏
面に導かれる時に、イメージレジスタのゲート電
極に加えられる電位によつて半導体基板中に誘起
される電位エネルギ井戸で行われる。別のやりか
たでは、光電変換は、画素を表わす電荷パケツト
をイメージレジスタの電荷転送チヤンネル中の隣
接位置へ放出するように選択的に接続された光応
答素子中で行われ、この場合には、当然のことな
がら光応答素子は入射光像に対するマスクは施こ
されてはいないけれども、大抵の場合、電荷転送
チヤンネルは入射光像からマスクされている。2
分の1フイールド蓄積レジスタ15と16の各々
も複数の平行配置された電荷転送チヤンネルで構
成されており、これらの電荷転送チヤンネルは、
実際には、Aレジスタの対応する電荷転送チヤン
ネルが延びたものである。各2分の1フイールド
蓄積レジスタ15と16は、更に、その電荷転送
チヤンネルと交差する一連のゲート電極を備えて
いる。
像の光電変換は、画像集積時間中、輻射線が透明
なゲート電極を通して半導体基板の前面に導か
れ、あるいは、適当に薄くされた半導体基板の裏
面に導かれる時に、イメージレジスタのゲート電
極に加えられる電位によつて半導体基板中に誘起
される電位エネルギ井戸で行われる。別のやりか
たでは、光電変換は、画素を表わす電荷パケツト
をイメージレジスタの電荷転送チヤンネル中の隣
接位置へ放出するように選択的に接続された光応
答素子中で行われ、この場合には、当然のことな
がら光応答素子は入射光像に対するマスクは施こ
されてはいないけれども、大抵の場合、電荷転送
チヤンネルは入射光像からマスクされている。2
分の1フイールド蓄積レジスタ15と16の各々
も複数の平行配置された電荷転送チヤンネルで構
成されており、これらの電荷転送チヤンネルは、
実際には、Aレジスタの対応する電荷転送チヤン
ネルが延びたものである。各2分の1フイールド
蓄積レジスタ15と16は、更に、その電荷転送
チヤンネルと交差する一連のゲート電極を備えて
いる。
フイールド転送時間中、2分の1フイールド蓄
積レジスタ15と16のゲート電極は、各レジス
タ15と16が画素の線を表わす電荷パケツトを
(1度に1行ずつ)受けるとイメージレジスタの
部分13と14のゲート電極と同期して動的にク
ロツクされる。これらのレジスタの行ずつのクロ
ツキングはフイールドリトレース時間に適合し、
かつ、イメージヤがフイールドリトレース期間中
遮光されないようなものの時に、転送スミアを減
じるような比較的高い周波数で行われる。転送ス
ミアは光電変換が電荷転送チヤンネル中で行なわ
れるイメージヤのみならず、別に光応答素子を備
えているイメージヤにおいても漂遊電荷による影
響によつて生じる。
積レジスタ15と16のゲート電極は、各レジス
タ15と16が画素の線を表わす電荷パケツトを
(1度に1行ずつ)受けるとイメージレジスタの
部分13と14のゲート電極と同期して動的にク
ロツクされる。これらのレジスタの行ずつのクロ
ツキングはフイールドリトレース時間に適合し、
かつ、イメージヤがフイールドリトレース期間中
遮光されないようなものの時に、転送スミアを減
じるような比較的高い周波数で行われる。転送ス
ミアは光電変換が電荷転送チヤンネル中で行なわ
れるイメージヤのみならず、別に光応答素子を備
えているイメージヤにおいても漂遊電荷による影
響によつて生じる。
イメージレジスタのゲート電極への動的クロツ
キング電位の印加が一時中断される画像集積時間
中は、2分の1フイールド蓄積レジスタ15と1
6のゲート電極には低くされたクロツキング周波
数の動的クロツキング信号が加えられて、その中
にある電荷の行が、線リトレース期間中、一時に
画素1本分ずつ送られる。2分の1フイールド蓄
積レジスタ15と16中の最後の電荷行はそれぞ
れのCレジスタ17と18へクロツクにより送り
込まれる。これらの線(C)レジスタ17と18は、
2分の1フイールド蓄積レジスタ15と16か
ら、線リトレース期間中に、画素で構成された線
を表わす電荷パケツトを並列に受けとる。続く線
トレース中にCレジスタ17と18の部分がシフ
トレジスタとして動作して、これらの電荷パケツ
トの線を一時に1本ずつ、画素走査速度でそれぞ
れの出力段へ直列に転送する。これらの出力段は
画素走査周波数でサンプルされた各ビデオ出力に
応動する。
キング電位の印加が一時中断される画像集積時間
中は、2分の1フイールド蓄積レジスタ15と1
6のゲート電極には低くされたクロツキング周波
数の動的クロツキング信号が加えられて、その中
にある電荷の行が、線リトレース期間中、一時に
画素1本分ずつ送られる。2分の1フイールド蓄
積レジスタ15と16中の最後の電荷行はそれぞ
れのCレジスタ17と18へクロツクにより送り
込まれる。これらの線(C)レジスタ17と18は、
2分の1フイールド蓄積レジスタ15と16か
ら、線リトレース期間中に、画素で構成された線
を表わす電荷パケツトを並列に受けとる。続く線
トレース中にCレジスタ17と18の部分がシフ
トレジスタとして動作して、これらの電荷パケツ
トの線を一時に1本ずつ、画素走査速度でそれぞ
れの出力段へ直列に転送する。これらの出力段は
画素走査周波数でサンプルされた各ビデオ出力に
応動する。
AレジスタからBレジスタへの転送速度と同じ
1線ずつ(ライン・バイ・ライン、以下線単位と
称する)の転送速度でも、各2分の1フイールド
を同時に転送することによつて、CCDイメージ
ヤ10は従来のイメージヤの半分の時間で1フイ
ールドの転送を完了させることができる。各2分
の1フイールドを同時に転送すると否とにかかわ
らず、ある線単位転送速度については、各転送中
に存在し、フイールド転送スミアを生じる電荷累
積の可能性のある線の数は2分の1となる。
1線ずつ(ライン・バイ・ライン、以下線単位と
称する)の転送速度でも、各2分の1フイールド
を同時に転送することによつて、CCDイメージ
ヤ10は従来のイメージヤの半分の時間で1フイ
ールドの転送を完了させることができる。各2分
の1フイールドを同時に転送すると否とにかかわ
らず、ある線単位転送速度については、各転送中
に存在し、フイールド転送スミアを生じる電荷累
積の可能性のある線の数は2分の1となる。
両方のA/2レジスタからB/2レジスタへの
転送はフイールドリトレース中に行われる。その
結果、そのような転送に伴う高周波数のCレジス
タクロツキングはなく、従つて、イメージヤの基
板を介する容量結合により線トレース期間中の画
線読出しが妨害されることがない。フイールドト
レースの前半で、B/2レジスタ15は、光像の
上半部に応答してA/2レジスタ13中に生成さ
れて転送されて来ていた電荷パケツトをCレジス
タ17へ転送する。この転送は線リトレース中
に、一度に1本の線ずつ並列に行われる。Cレジ
スタ17は線トレース期間中に直列に読み出さ
れ、2分の1フイールド周波数で切換操作される
時分割マルチプレクサ19を通して出力ビデオ信
号サンプルが供給される。
転送はフイールドリトレース中に行われる。その
結果、そのような転送に伴う高周波数のCレジス
タクロツキングはなく、従つて、イメージヤの基
板を介する容量結合により線トレース期間中の画
線読出しが妨害されることがない。フイールドト
レースの前半で、B/2レジスタ15は、光像の
上半部に応答してA/2レジスタ13中に生成さ
れて転送されて来ていた電荷パケツトをCレジス
タ17へ転送する。この転送は線リトレース中
に、一度に1本の線ずつ並列に行われる。Cレジ
スタ17は線トレース期間中に直列に読み出さ
れ、2分の1フイールド周波数で切換操作される
時分割マルチプレクサ19を通して出力ビデオ信
号サンプルが供給される。
フイールドトレースの後半部においてB/2レ
ジスタ16からCレジスタ18に線単位転送を行
い、かつ、マルチプレクサ19を介してCレジス
タ18から直列読出しをしてビデオ信号サンプル
を供給しても、ラスタ走査出力ビデオ信号サンプ
ルを得るために必要な全画像フイールドの連続し
た線単位サンプリングを得ることはできない。C
レジスタ18の出力は、フイールドトレースの後
半部を通じてその前半部に接続する連続した線単
位サンプリングを行うために、ある順序で書き込
まれ、反対の順序で読出されるメモリである2分
の1フイールド記憶装置20を介してマルチプレ
クサ19に供給されねばならない。2分の1フイ
ールド記憶装置20の書込みは、B/2レジスタ
15と16を同期させて動作させ、又、Cレジス
タ17と18を同期させて動作させて、フイール
ドトレースの前半部で行うことができる。
ジスタ16からCレジスタ18に線単位転送を行
い、かつ、マルチプレクサ19を介してCレジス
タ18から直列読出しをしてビデオ信号サンプル
を供給しても、ラスタ走査出力ビデオ信号サンプ
ルを得るために必要な全画像フイールドの連続し
た線単位サンプリングを得ることはできない。C
レジスタ18の出力は、フイールドトレースの後
半部を通じてその前半部に接続する連続した線単
位サンプリングを行うために、ある順序で書き込
まれ、反対の順序で読出されるメモリである2分
の1フイールド記憶装置20を介してマルチプレ
クサ19に供給されねばならない。2分の1フイ
ールド記憶装置20の書込みは、B/2レジスタ
15と16を同期させて動作させ、又、Cレジス
タ17と18を同期させて動作させて、フイール
ドトレースの前半部で行うことができる。
2分の1フイールド記憶装置20としては、サ
ンプルをアナログ形式で記憶するものを使用でき
る。このような2分の1フイールド記憶装置とし
ては、CCDイメージヤ10とは別の半導体基板
上に設けたCCDメモリが適している。Cレジス
タ17と18からのアナログ信号サンプルが最終
的にはデジタル化されるものである場合は、2分
の1記憶装置20として、Cレジスタ18の後段
にアナログ・デジタル変換器を設けてそれから供
給されるデジタル化されたサンプルを記憶するデ
ジタルメモリを用いることもできる。
ンプルをアナログ形式で記憶するものを使用でき
る。このような2分の1フイールド記憶装置とし
ては、CCDイメージヤ10とは別の半導体基板
上に設けたCCDメモリが適している。Cレジス
タ17と18からのアナログ信号サンプルが最終
的にはデジタル化されるものである場合は、2分
の1記憶装置20として、Cレジスタ18の後段
にアナログ・デジタル変換器を設けてそれから供
給されるデジタル化されたサンプルを記憶するデ
ジタルメモリを用いることもできる。
第2図は第1図のイメージヤ方式の一般的な動
作のクロツキングを示す図である。2分の1フイ
ールド記憶装置20にはフイールドトレース期間
の前半部に、各線トレース期間中Cレジスタ18
から直列に供給されるサンプルが正規の順序とは
逆の線順序で線単位で書き込まれる。ついで、2
分の1フイールド記憶装置20は、フイールドト
レース期間の後半部で通常の線順序で線単位で読
み出される。フイールドトレース期間の前半部に
引続いて後半部でもA/2レジスタ13と14の
クロツキングは停止されており、光像を表わす電
荷がこれらのA/2レジスタに集積し続ける。フ
イールドトレース期間の後半部では、B/2レジ
スタ15と16及びCレジスタ17と18のクロ
ツキングも停止しており、その前のフイールドの
後半部に関するB/2レジスタ16中に蓄積され
ていた情報は、上記先行フイールドの後半部にメ
モリ20に書込むためにCレジスタ18を介して
転送済みである。
作のクロツキングを示す図である。2分の1フイ
ールド記憶装置20にはフイールドトレース期間
の前半部に、各線トレース期間中Cレジスタ18
から直列に供給されるサンプルが正規の順序とは
逆の線順序で線単位で書き込まれる。ついで、2
分の1フイールド記憶装置20は、フイールドト
レース期間の後半部で通常の線順序で線単位で読
み出される。フイールドトレース期間の前半部に
引続いて後半部でもA/2レジスタ13と14の
クロツキングは停止されており、光像を表わす電
荷がこれらのA/2レジスタに集積し続ける。フ
イールドトレース期間の後半部では、B/2レジ
スタ15と16及びCレジスタ17と18のクロ
ツキングも停止しており、その前のフイールドの
後半部に関するB/2レジスタ16中に蓄積され
ていた情報は、上記先行フイールドの後半部にメ
モリ20に書込むためにCレジスタ18を介して
転送済みである。
フイールド転送は、フイールドトレース期間の
後半に読くフイールドリトレース中に行われる。
A/2レジスタ13とB/2レジスタ15は同期
して比較的高い線転送速度でクロツクされ、A/
2レジスタ13から画像の上半部がB/2レジス
タ15へ転送される。集積した暗電流によりB/
2レジスタ15中の残留電荷は非常に高いクロツ
ク周波数で動作させられるCレジスタ17によつ
てイメージヤ部11からクロツクで送り出され
る。(別のやり方では、B/2レジスタの最後の
線における残留電荷の蓄積はそのままにしておい
て、フイールド転送の後で、画像の線がフイール
ドトレース中にクロツク送出される前に、これら
の蓄積電荷の線をクロツク送出することもでき
る。)イメージヤ部12のA/2レジスタ14、
B/2レジスタ16及びCレジスタ18はイメー
ジヤ部11のA/2レジスタ13、B/2レジス
タ15及びCレジスタ17と同じように動作する
が、イメージヤ部12におけるフイールド転送の
方向がイメージヤ部11における場合の方向と逆
になるようにクロツキングの位相が選ばれてい
る。
後半に読くフイールドリトレース中に行われる。
A/2レジスタ13とB/2レジスタ15は同期
して比較的高い線転送速度でクロツクされ、A/
2レジスタ13から画像の上半部がB/2レジス
タ15へ転送される。集積した暗電流によりB/
2レジスタ15中の残留電荷は非常に高いクロツ
ク周波数で動作させられるCレジスタ17によつ
てイメージヤ部11からクロツクで送り出され
る。(別のやり方では、B/2レジスタの最後の
線における残留電荷の蓄積はそのままにしておい
て、フイールド転送の後で、画像の線がフイール
ドトレース中にクロツク送出される前に、これら
の蓄積電荷の線をクロツク送出することもでき
る。)イメージヤ部12のA/2レジスタ14、
B/2レジスタ16及びCレジスタ18はイメー
ジヤ部11のA/2レジスタ13、B/2レジス
タ15及びCレジスタ17と同じように動作する
が、イメージヤ部12におけるフイールド転送の
方向がイメージヤ部11における場合の方向と逆
になるようにクロツキングの位相が選ばれてい
る。
次のフイールドトレース時の前半で、A/2レ
ジスタ13と14のクロツク駆動が再び中断され
る。但し、他のレジスタのクロツク駆動は低くさ
れた周波数で読けられる。その前のフイールドト
レース時間中に集積した画像の上半分を表わす転
送された電荷パケツトは、線リトレース期間中、
Cレジスタ17を並列にロードするためにB/2
レジスタ15から1度に1線ずつクロツクで送り
出される。読く線トレース期間中に、Cレジスタ
17から出力サンプルが直列に供給されて、フイ
ールドトレースの前半部においてマルチプレクサ
19を通して、第1図の装置の出力としてビデオ
信号サンプルが供給される。その前のフイールド
トレース期間中に集積した画像の下半分を表わす
転送された電荷パケツトはB/2レジスタ16と
Cレジスタ18を通つて移動し、2分の1フイー
ルド蓄積装置20に書込まれる信号サンプルが供
給される。フイールドトレースの後半部が再び起
り、この動作サイクルが繰返される。前のフイー
ルド期間中集積した画像の下半分を表わすサンプ
ルは、2分の1フイールド蓄積装置20から、書
込み時と逆の線順序でマルチプレクサ19へ読み
出される。
ジスタ13と14のクロツク駆動が再び中断され
る。但し、他のレジスタのクロツク駆動は低くさ
れた周波数で読けられる。その前のフイールドト
レース時間中に集積した画像の上半分を表わす転
送された電荷パケツトは、線リトレース期間中、
Cレジスタ17を並列にロードするためにB/2
レジスタ15から1度に1線ずつクロツクで送り
出される。読く線トレース期間中に、Cレジスタ
17から出力サンプルが直列に供給されて、フイ
ールドトレースの前半部においてマルチプレクサ
19を通して、第1図の装置の出力としてビデオ
信号サンプルが供給される。その前のフイールド
トレース期間中に集積した画像の下半分を表わす
転送された電荷パケツトはB/2レジスタ16と
Cレジスタ18を通つて移動し、2分の1フイー
ルド蓄積装置20に書込まれる信号サンプルが供
給される。フイールドトレースの後半部が再び起
り、この動作サイクルが繰返される。前のフイー
ルド期間中集積した画像の下半分を表わすサンプ
ルは、2分の1フイールド蓄積装置20から、書
込み時と逆の線順序でマルチプレクサ19へ読み
出される。
1つの完全なAレジスタ、それに読く1つの完
全なBレジスタ、さらにそれにCレジスタが読く
形の従来のアーキテクチヤを持つたCCDイメー
ジヤのBレジスタにおける暗電流の集積は、ビデ
オ出力信号の上部から下部へのランプを生じさせ
る。このランプはビデオ出力信号から再構成した
テレビジヨン画像中に僅かなフイールド陰影(シ
エージング)として現われる。第1図のCCDイ
メージヤを第2図の方式で動作させると、暗電流
によるランプは各2分の1フイールドで現われる
が、その最終的な振幅は上述した従来のCCDイ
メージヤアーキテクチヤで発生する暗電流ランプ
の最終的な振幅の2分の1となる。
全なBレジスタ、さらにそれにCレジスタが読く
形の従来のアーキテクチヤを持つたCCDイメー
ジヤのBレジスタにおける暗電流の集積は、ビデ
オ出力信号の上部から下部へのランプを生じさせ
る。このランプはビデオ出力信号から再構成した
テレビジヨン画像中に僅かなフイールド陰影(シ
エージング)として現われる。第1図のCCDイ
メージヤを第2図の方式で動作させると、暗電流
によるランプは各2分の1フイールドで現われる
が、その最終的な振幅は上述した従来のCCDイ
メージヤアーキテクチヤで発生する暗電流ランプ
の最終的な振幅の2分の1となる。
第3図には、2分の1フイールド蓄積装置を付
加する必要のない別のアーキテクチヤを用いた複
合CCDイメージヤ30が示されている。この複
合CCDイメージヤ30は、前述の複合CCDイメ
ージヤ10で使用されていたものと同様の成分
CCDイメージヤ11を備えている。さらに、複
合CCDイメージヤ30には成分CCDイメージヤ
32が設けられており、この成分CCDイメージ
ヤ32はイメージヤ10中の成分CCDイメージ
ヤ12と異り、その2分の1フイールドイメージ
レジスタ(即ちA/2レジスタ)34と2分の1
フイールド蓄積(即ちB/2)レジスタ36がC
レジスタ38を挾んで互いに反対の側にある。
加する必要のない別のアーキテクチヤを用いた複
合CCDイメージヤ30が示されている。この複
合CCDイメージヤ30は、前述の複合CCDイメ
ージヤ10で使用されていたものと同様の成分
CCDイメージヤ11を備えている。さらに、複
合CCDイメージヤ30には成分CCDイメージヤ
32が設けられており、この成分CCDイメージ
ヤ32はイメージヤ10中の成分CCDイメージ
ヤ12と異り、その2分の1フイールドイメージ
レジスタ(即ちA/2レジスタ)34と2分の1
フイールド蓄積(即ちB/2)レジスタ36がC
レジスタ38を挾んで互いに反対の側にある。
この複合CCDイメージヤ30は、米国特許第
3777061号に記載のCCDイメージヤに幾分か類似
するところがある。この米国特許に記載のイメー
ジヤは、一方の端部に通常の読出し蓄積部(即
ち、Bレジスタ)と線走査部(即ち、Cレジス
タ)とを有し、さらに、その反対側の端部で線走
査部の反対側に第2の読出し部が設けられている
撮像部(即ち、Aレジスタ)を持つたものであ
る。この米国特許に記載のイメージヤは2つの
別々の全フイールド画像を順次又は並列に供給す
るために使用される。従つて、読出し蓄積部は全
フイールド蓄積が可能なものである。撮像部の全
内容(即ち、Aレジスタの全内容)が2個の読出
し部の一方に読出され、全電荷転送は一方の方向
に行われる。
3777061号に記載のCCDイメージヤに幾分か類似
するところがある。この米国特許に記載のイメー
ジヤは、一方の端部に通常の読出し蓄積部(即
ち、Bレジスタ)と線走査部(即ち、Cレジス
タ)とを有し、さらに、その反対側の端部で線走
査部の反対側に第2の読出し部が設けられている
撮像部(即ち、Aレジスタ)を持つたものであ
る。この米国特許に記載のイメージヤは2つの
別々の全フイールド画像を順次又は並列に供給す
るために使用される。従つて、読出し蓄積部は全
フイールド蓄積が可能なものである。撮像部の全
内容(即ち、Aレジスタの全内容)が2個の読出
し部の一方に読出され、全電荷転送は一方の方向
に行われる。
各画像フイールド毎に、第1図のCCDイメー
ジヤ10のイメージレジスタの各半部14と13
における集積電荷パケツトの場合と同様、CCD
イメージヤ30のイメージレジスタの各半部34
と13中の集積電荷パケツトは、互いに反対の方
向に転送される。電荷転送の方向は、前記米国特
許第3777061号のイメージヤとは異なり、フイー
ルド毎に反転することはない。CCDイメージヤ
10におけると同様、2個のイメージレジスタ読
出し蓄積部15と36は、前述の米国特許のイメ
ージヤとは異なり、全フイールド型Bレジスタで
はない。これらの部分15と36は2分の1フイ
ールド蓄積レジスタ(B/2レジスタ)である。
ジヤ10のイメージレジスタの各半部14と13
における集積電荷パケツトの場合と同様、CCD
イメージヤ30のイメージレジスタの各半部34
と13中の集積電荷パケツトは、互いに反対の方
向に転送される。電荷転送の方向は、前記米国特
許第3777061号のイメージヤとは異なり、フイー
ルド毎に反転することはない。CCDイメージヤ
10におけると同様、2個のイメージレジスタ読
出し蓄積部15と36は、前述の米国特許のイメ
ージヤとは異なり、全フイールド型Bレジスタで
はない。これらの部分15と36は2分の1フイ
ールド蓄積レジスタ(B/2レジスタ)である。
CCDイメージヤ30の動作では、第2のA/
2レジスタ34からのフイールド転送はフイール
ドリトレース期間中又はフイールドトレースの前
半部で起きる必要がある。第1のCレジスタ17
の出力へイメージ基板を通してフイールド転送ク
ロツキングが静電的に結合されて、Cレジスタ1
7の読出しが妨害されることを防止するために、
A/2レジスタ34からのフイールド転送をフイ
ールドリトレース期間中に行うようにするのが実
際的である。
2レジスタ34からのフイールド転送はフイール
ドリトレース期間中又はフイールドトレースの前
半部で起きる必要がある。第1のCレジスタ17
の出力へイメージ基板を通してフイールド転送ク
ロツキングが静電的に結合されて、Cレジスタ1
7の読出しが妨害されることを防止するために、
A/2レジスタ34からのフイールド転送をフイ
ールドリトレース期間中に行うようにするのが実
際的である。
第4図には上述した方法で第3図のイメージヤ
を動作させる時のクロツキングを示す図である。
を動作させる時のクロツキングを示す図である。
A/2レジスタ13と34のクロツク駆動(ク
ロツキング)は、それぞれにおける電荷の伝播の
方向(互いに逆方向)に適したそれぞれの位相と
互いに等しいクロツキング周波数でフイールドリ
トレース期間中に同時に行うのが好都合である。
A/2レジスタ34からの電荷は第2のCレジス
タ38を通してB/2レジスタ36へ転送され、
このB/2レジスタ36はフイールド転送中、
A/2レジスタ34と同期してクロツク駆動され
る。
ロツキング)は、それぞれにおける電荷の伝播の
方向(互いに逆方向)に適したそれぞれの位相と
互いに等しいクロツキング周波数でフイールドリ
トレース期間中に同時に行うのが好都合である。
A/2レジスタ34からの電荷は第2のCレジス
タ38を通してB/2レジスタ36へ転送され、
このB/2レジスタ36はフイールド転送中、
A/2レジスタ34と同期してクロツク駆動され
る。
暗電流の集積のために生じるB/2レジスタ3
6中の残留電荷は端部排出部(ドレイン)37へ
クロツク送出される。B/2レジスタ36がCレ
ジスタ38の側と反対側の端に余分な線を持つて
いる場合には、この排出部37は不要である。そ
の場合は残留電荷はその余剰の線に蓄積して、フ
イールドトレースの終りに取除かれる。
6中の残留電荷は端部排出部(ドレイン)37へ
クロツク送出される。B/2レジスタ36がCレ
ジスタ38の側と反対側の端に余分な線を持つて
いる場合には、この排出部37は不要である。そ
の場合は残留電荷はその余剰の線に蓄積して、フ
イールドトレースの終りに取除かれる。
イメージヤ30のフイールドトレースの前半に
おいては、第1図のイメージヤ10の場合と同様
に、第1の2分の1フイールド蓄積レジスタ15
が線単位(1線ごと)のクロツク駆動を受けて、
線リトレース中に第1のCレジスタ17を並列に
ロードする。さらに、続く線トレース期間中、C
レジスタ17がシフトレジスタとして動作して、
電荷パケツトを画素走査周波数でシフトさせて、
画像の1本の線を表わす一連の出力ビデオ信号サ
ンプルを供給する。イメージヤ10におけるB/
2レジスタ16とは対照的に、イメージヤ30に
おいては、2分の1フイールド蓄積レジスタ
(B/2)レジスタ36はフイールドトレースの
前半部で電荷転送のためのクロツク駆動は受けな
い。画像の下半分を表わす電荷パケツトはフイー
ルドトレースの前半部を通じて、B/2レジスタ
36中に蓄積されたままである。
おいては、第1図のイメージヤ10の場合と同様
に、第1の2分の1フイールド蓄積レジスタ15
が線単位(1線ごと)のクロツク駆動を受けて、
線リトレース中に第1のCレジスタ17を並列に
ロードする。さらに、続く線トレース期間中、C
レジスタ17がシフトレジスタとして動作して、
電荷パケツトを画素走査周波数でシフトさせて、
画像の1本の線を表わす一連の出力ビデオ信号サ
ンプルを供給する。イメージヤ10におけるB/
2レジスタ16とは対照的に、イメージヤ30に
おいては、2分の1フイールド蓄積レジスタ
(B/2)レジスタ36はフイールドトレースの
前半部で電荷転送のためのクロツク駆動は受けな
い。画像の下半分を表わす電荷パケツトはフイー
ルドトレースの前半部を通じて、B/2レジスタ
36中に蓄積されたままである。
B/2レジスタ36はフイールドトレースの後
半部で線単位クロツク駆動されて、線リトレース
中に第2のCレジスタ38を並列にロードする。
続く線トレース期間中、Cレジスタ38は画素走
査周波数で電荷パケツトをシフトさせるシフトレ
ジスタとして動作して、画像の線を表わす一連の
出力ビデオ信号サンプルを供給する。B/2レジ
スタ15とCレジスタ17は暗電流集積による残
留電荷のみを保持し、そのクロツク駆動は停止し
ている。
半部で線単位クロツク駆動されて、線リトレース
中に第2のCレジスタ38を並列にロードする。
続く線トレース期間中、Cレジスタ38は画素走
査周波数で電荷パケツトをシフトさせるシフトレ
ジスタとして動作して、画像の線を表わす一連の
出力ビデオ信号サンプルを供給する。B/2レジ
スタ15とCレジスタ17は暗電流集積による残
留電荷のみを保持し、そのクロツク駆動は停止し
ている。
マルチプレクサ19は2分の1のフイールド周
波数で切換えられて、フイールドトレースの前半
部では第1のCレジスタ17からの出力ビデオ信
号サンプルを選択し、フイールドトレースの後半
部では第2のCレジスタ38からの出力ビデオ信
号サンプルを選択する。フイールドトレース期間
中は、CCDイメージヤ30の完全な1つのイメ
ージレジスタを構成する2つのA/2レジスタ1
3と34におけるクロツキングは停止しており、
全フイールドトレース時間中、さらに、多くの場
合は、それにフイールドリトレースの一部の時間
を加えた時間中の電荷集積が可能となる。多くの
場合、この発明によつて可能となつたフイールド
転送用の時間の2分割は、所定の長さのフイール
ドトレース及びフイールドリトレースを持つてい
るテレビジヨン方式の枠内で行われる。従つて、
フイールド転送に要する時間の短縮と合うように
フイールドリトレース時間を短縮することが不要
となる。
波数で切換えられて、フイールドトレースの前半
部では第1のCレジスタ17からの出力ビデオ信
号サンプルを選択し、フイールドトレースの後半
部では第2のCレジスタ38からの出力ビデオ信
号サンプルを選択する。フイールドトレース期間
中は、CCDイメージヤ30の完全な1つのイメ
ージレジスタを構成する2つのA/2レジスタ1
3と34におけるクロツキングは停止しており、
全フイールドトレース時間中、さらに、多くの場
合は、それにフイールドリトレースの一部の時間
を加えた時間中の電荷集積が可能となる。多くの
場合、この発明によつて可能となつたフイールド
転送用の時間の2分割は、所定の長さのフイール
ドトレース及びフイールドリトレースを持つてい
るテレビジヨン方式の枠内で行われる。従つて、
フイールド転送に要する時間の短縮と合うように
フイールドリトレース時間を短縮することが不要
となる。
第1図のCCDイメージヤ10の動作に必要な
2分の1フイールド蓄積装置20を除去する代り
に、CCDイメージヤ10の動作と関連して走査
変換を行うのに使用する付加的蓄積装置を設ける
こともできる。適切な走査変換を用いれば、B/
2レジスタ15と16の各Cレジスタ17と18
を通しての並列読出しを、フイールドトレースの
前半部だけで行うのではなく、全フイールドトレ
ース期間にわたつて行うように引延ばすことが出
来るということが理解できよう(第2図参照)。
このようにすると、B/2レジスタ15と16の
クロツキング周波数を半分にすることが出来、更
に重要なことには、画像読出し期間中のCレジス
タ17と18のクロツキング周波数を2分の1に
することができる。クロツキング周波数を低くす
ると、Cレジスタ17と18の電荷転送の効率が
改善される。この電荷転送効率は1本の線中の画
素の数が210程にも達する場合には特に重要なも
のとなる。
2分の1フイールド蓄積装置20を除去する代り
に、CCDイメージヤ10の動作と関連して走査
変換を行うのに使用する付加的蓄積装置を設ける
こともできる。適切な走査変換を用いれば、B/
2レジスタ15と16の各Cレジスタ17と18
を通しての並列読出しを、フイールドトレースの
前半部だけで行うのではなく、全フイールドトレ
ース期間にわたつて行うように引延ばすことが出
来るということが理解できよう(第2図参照)。
このようにすると、B/2レジスタ15と16の
クロツキング周波数を半分にすることが出来、更
に重要なことには、画像読出し期間中のCレジス
タ17と18のクロツキング周波数を2分の1に
することができる。クロツキング周波数を低くす
ると、Cレジスタ17と18の電荷転送の効率が
改善される。この電荷転送効率は1本の線中の画
素の数が210程にも達する場合には特に重要なも
のとなる。
第5図は上に述べた型の代表的な走査変換の方
法を示す。Cレジスタ17と18からのアナログ
出力サンプルはアナログ・デジタル変換器
(ADC)41と42でそれぞれデジタル化され、
2分の1フイールド周波数のマルチプレクサ19
へ加えるために通常の2分の1の走査周波数のG
レジスタ出力信号を通常の走査周波数に変換する
走査変換器50と55中でデジタルメモリを使用
することができるようにする。
法を示す。Cレジスタ17と18からのアナログ
出力サンプルはアナログ・デジタル変換器
(ADC)41と42でそれぞれデジタル化され、
2分の1フイールド周波数のマルチプレクサ19
へ加えるために通常の2分の1の走査周波数のG
レジスタ出力信号を通常の走査周波数に変換する
走査変換器50と55中でデジタルメモリを使用
することができるようにする。
走査変換器50は走査周波数を2倍にするだけ
の働きをする。ADC41からのデジタル化され
たビデオサンプルはフイールド周波数マルチプレ
クサ51によつて時分割マルチプレクスされ、交
番フイールド中に2分の1フイールド蓄積装置5
2と53を交互に書込む。この書込みは通常の走
査周波数の2分の1の周波数で行われる。どのフ
イールドトレース期間においても、書込みの行わ
れていない2分の1フイールド蓄積装置52と5
3の一方は、そのフイールドトレース期間の前半
部で普通の走査周波数で読出しをうけ、2分の1
フイールド周波数マルチプレクサ19にフイール
ド前半部入力を供給する。
の働きをする。ADC41からのデジタル化され
たビデオサンプルはフイールド周波数マルチプレ
クサ51によつて時分割マルチプレクスされ、交
番フイールド中に2分の1フイールド蓄積装置5
2と53を交互に書込む。この書込みは通常の走
査周波数の2分の1の周波数で行われる。どのフ
イールドトレース期間においても、書込みの行わ
れていない2分の1フイールド蓄積装置52と5
3の一方は、そのフイールドトレース期間の前半
部で普通の走査周波数で読出しをうけ、2分の1
フイールド周波数マルチプレクサ19にフイール
ド前半部入力を供給する。
走査変換器55は走査周波数を2倍にする機能
のほかに、第1図の装置においては2分の1フイ
ールド蓄積装置20によつて行われていた行走査
の反転機能も持つている。走査変換器55中のフ
イールド周波数マルチプレクサ56は2分の1フ
イールド周波数蓄積装置57と58を交互に選択
して交番フイールド毎に通常の2分の1の走査周
波数で書込みを行う。但し、2分の1フイールド
蓄積装置57と58の選ばれた1つへの線の書込
みの順序は、その後に読くフイールドトレース期
間の後半で行われる普通の周波数での読出しの順
序とは逆にされている。フイールド周波数マルチ
プレクサ59が、2分の1フイールド蓄積装置5
7と58のうちその時2分の1フイールド周波数
マルチプレクサ19にそのフイールド後半部入力
を供給することができる方を選択する。(デジタ
ル電子技術者にとつては明らかなように、マルチ
プレクサ19,51,54,56及び59は2分
の1フイールド蓄積装置52,53,57及び5
8用に用いられるデジタルメモリの読出し/書込
み制御構成中に含めることができる。従つて、以
下のこの発明のこの点に関する説明中で別個の回
路素子としては表われない。) 第6図にはBレジスタを分割することによりB
及びCレジスタに必要な速度を下げる考え方を発
展させたものの一例を示す。Bレジスタの2つの
部分から並列に読出されるようなBレジスタの分
割をせずに、その4つの部分から並列読出しが行
われるようにBレジスタの区分も行うことができ
る。CCDイメージヤ70は第1図のCCDイメー
ジヤ10と以下の点を除いて同じである。即ち、
イメージヤの半部71は全線(線1本分)用のC
レジスタ17の代りに2個の2分の1線C(C/
2)レジスタ73と75とを有し、また、イメー
ジヤの半部72は全線Cレジスタ18の代りに2
個の2分の1線C(C/2)レジスタ74と76
とを有している。
のほかに、第1図の装置においては2分の1フイ
ールド蓄積装置20によつて行われていた行走査
の反転機能も持つている。走査変換器55中のフ
イールド周波数マルチプレクサ56は2分の1フ
イールド周波数蓄積装置57と58を交互に選択
して交番フイールド毎に通常の2分の1の走査周
波数で書込みを行う。但し、2分の1フイールド
蓄積装置57と58の選ばれた1つへの線の書込
みの順序は、その後に読くフイールドトレース期
間の後半で行われる普通の周波数での読出しの順
序とは逆にされている。フイールド周波数マルチ
プレクサ59が、2分の1フイールド蓄積装置5
7と58のうちその時2分の1フイールド周波数
マルチプレクサ19にそのフイールド後半部入力
を供給することができる方を選択する。(デジタ
ル電子技術者にとつては明らかなように、マルチ
プレクサ19,51,54,56及び59は2分
の1フイールド蓄積装置52,53,57及び5
8用に用いられるデジタルメモリの読出し/書込
み制御構成中に含めることができる。従つて、以
下のこの発明のこの点に関する説明中で別個の回
路素子としては表われない。) 第6図にはBレジスタを分割することによりB
及びCレジスタに必要な速度を下げる考え方を発
展させたものの一例を示す。Bレジスタの2つの
部分から並列に読出されるようなBレジスタの分
割をせずに、その4つの部分から並列読出しが行
われるようにBレジスタの区分も行うことができ
る。CCDイメージヤ70は第1図のCCDイメー
ジヤ10と以下の点を除いて同じである。即ち、
イメージヤの半部71は全線(線1本分)用のC
レジスタ17の代りに2個の2分の1線C(C/
2)レジスタ73と75とを有し、また、イメー
ジヤの半部72は全線Cレジスタ18の代りに2
個の2分の1線C(C/2)レジスタ74と76
とを有している。
C/2レジスタ75は線リトレース期間中、1
度に1本の線ずつ、B/2レジスタ15の左側の
みからの電荷パケツトによつて並列にロードさ
れ、その電荷パケツトを直列にADC41へ転送
する。この直列転送には、2分の1線トレース時
間でなく1本の線のトレース時間を用いることが
出来、それによつて、出力レジスタの読出しクロ
ツキング周波数が半分になる。
度に1本の線ずつ、B/2レジスタ15の左側の
みからの電荷パケツトによつて並列にロードさ
れ、その電荷パケツトを直列にADC41へ転送
する。この直列転送には、2分の1線トレース時
間でなく1本の線のトレース時間を用いることが
出来、それによつて、出力レジスタの読出しクロ
ツキング周波数が半分になる。
当然ながら、出力レジスタへの電荷パケツトの
並列転送に対する速度条件は、転送される電荷パ
ケツトの数が増えても変らない。CCDイメージ
ヤ出力信号中の1本の線当りのサンプルの数が増
加した時に問題を生じさせるのは、出力線レジス
タからの直列出力のクロツク駆動法である。
並列転送に対する速度条件は、転送される電荷パ
ケツトの数が増えても変らない。CCDイメージ
ヤ出力信号中の1本の線当りのサンプルの数が増
加した時に問題を生じさせるのは、出力線レジス
タからの直列出力のクロツク駆動法である。
B/2レジスタ15の右側からの電荷パケツト
は線リトレース期間中に、1度1線ずつC/2レ
ジスタ75を並列負荷するために用いられ、続く
線トレース期間中、その線の電荷パケツトは
ADC43へ直列に読出される。走査変換器80
が、第6図ではC/2レジスタ73と75を代り
として使つている第1図のCレジスタ17を用い
た場合の周波数となるように線走査周波数を2倍
にするために用いられている。ADC41からの
出力ビデオサンプルは線周波数マルチプレクサ8
1により時分割マルチプレクスされて、1つおき
の線トレース期間に2分の1線蓄積装置82と8
3と交互にローデイングする。線周波数マルチプ
レクサ84は、2分の1線蓄積装置82と83の
うちその時書込み動作が行われていない方の蓄積
装置を選択して、2倍のクロツク周波数で読出し
を行い、線の前半部入力を2分の1線周波数マル
チプレクサ85へ供給する。ADC43からの出
力ビデオサンプルは線周波数マルチプレクサ86
によつて時分割マルチプレクスされ、交番フイー
ルド毎に2分の1線蓄積装置87と88とを交互
にローデイングする。線トレース期間中2分の1
線蓄積装置87と88の選択されたものに書込む
順序は、読く線トレースの後半部で読出されて線
周波数マルチプレクサ89を介して2分の1線周
波数マルチプレクサ85へ線の後半部入力として
供給される順序と逆である。2分の1線周波数マ
ルチプレクサ85の出力は、第5図の装置におけ
るCレジスタ17が供給するものと同じ信号サン
プルを走査変換器50に供給する。
は線リトレース期間中に、1度1線ずつC/2レ
ジスタ75を並列負荷するために用いられ、続く
線トレース期間中、その線の電荷パケツトは
ADC43へ直列に読出される。走査変換器80
が、第6図ではC/2レジスタ73と75を代り
として使つている第1図のCレジスタ17を用い
た場合の周波数となるように線走査周波数を2倍
にするために用いられている。ADC41からの
出力ビデオサンプルは線周波数マルチプレクサ8
1により時分割マルチプレクスされて、1つおき
の線トレース期間に2分の1線蓄積装置82と8
3と交互にローデイングする。線周波数マルチプ
レクサ84は、2分の1線蓄積装置82と83の
うちその時書込み動作が行われていない方の蓄積
装置を選択して、2倍のクロツク周波数で読出し
を行い、線の前半部入力を2分の1線周波数マル
チプレクサ85へ供給する。ADC43からの出
力ビデオサンプルは線周波数マルチプレクサ86
によつて時分割マルチプレクスされ、交番フイー
ルド毎に2分の1線蓄積装置87と88とを交互
にローデイングする。線トレース期間中2分の1
線蓄積装置87と88の選択されたものに書込む
順序は、読く線トレースの後半部で読出されて線
周波数マルチプレクサ89を介して2分の1線周
波数マルチプレクサ85へ線の後半部入力として
供給される順序と逆である。2分の1線周波数マ
ルチプレクサ85の出力は、第5図の装置におけ
るCレジスタ17が供給するものと同じ信号サン
プルを走査変換器50に供給する。
第6図のCCDイメージヤ70の他方の2分の
1フイールド蓄積レジスタ(B/2レジスタ)1
6は同様にしてC/2レジスタ74と76を介し
て読出される。C/2レジスタ74と76からの
アナログ出力サンプルはそれぞれADC42と4
4でデジタル化され、走査変換器90に供給され
て、第5図の装置中のCレジスタ18によつて供
給されるのと同じ入力サンプルが発生され走査変
換器55に加えられる。走査変換器90は走査変
換器80の構成要素81〜89に相当する構成素
子91〜99を備えている。デジタルハードウエ
アの設計に携わつている者には、走査変換器5
0,55,80及び90の機能は、各々が、互い
に反対の順序で読出しと書込みを行えるようにす
るアクセスが出来るように4分割された2個の全
フイールド蓄積装置を交互に読出し、書込むこと
によつても得られることは理解できるであろう。
1フイールド蓄積レジスタ(B/2レジスタ)1
6は同様にしてC/2レジスタ74と76を介し
て読出される。C/2レジスタ74と76からの
アナログ出力サンプルはそれぞれADC42と4
4でデジタル化され、走査変換器90に供給され
て、第5図の装置中のCレジスタ18によつて供
給されるのと同じ入力サンプルが発生され走査変
換器55に加えられる。走査変換器90は走査変
換器80の構成要素81〜89に相当する構成素
子91〜99を備えている。デジタルハードウエ
アの設計に携わつている者には、走査変換器5
0,55,80及び90の機能は、各々が、互い
に反対の順序で読出しと書込みを行えるようにす
るアクセスが出来るように4分割された2個の全
フイールド蓄積装置を交互に読出し、書込むこと
によつても得られることは理解できるであろう。
Bレジスタからの電荷パケツトの読出しに関す
る限り、Bレジスタを2分割又は4分割すること
は、高解像度CCDイメージヤにおけるクロツク
駆動周波数を低くするための有効な技術である。
このことは、イメージレジスタにシヤツタを設け
て動作させることにより、転送スミアの低減のた
めのイメージレジスタの分割をする必要がないよ
うな場合においても同様である。また、その両端
部にそれぞれCレジスタを備えた分割されたBレ
ジスタと、Cレジスタの1つを通して分割された
Bレジスタへ電荷パケツトを転送する分割されて
いないAレジスタとを持つたフイールド転送型
CCDイメージヤも可能である。そして、このフ
イールド転送型CCDイメージヤの各Cレジスタ
にC/2レジスタを使うような変更も可能であ
る。更に、Bレジスタを各々が数本の線の長さを
持つ帯状に分割して、それぞれの帯状部にCレジ
スタを設け、そのCレジスタのいくつかのものを
Bレジスタ中に分散配置して、フイールド転送中
電荷パケツトをその分散配置されたCレジスタを
介して転送してBレジスタをローデイングするよ
うに構成することも可能で、この場合には、Bレ
ジスタからCレジスタを介するサンプルのクロツ
ク駆動はさらに低い周波数で行うことができる。
る限り、Bレジスタを2分割又は4分割すること
は、高解像度CCDイメージヤにおけるクロツク
駆動周波数を低くするための有効な技術である。
このことは、イメージレジスタにシヤツタを設け
て動作させることにより、転送スミアの低減のた
めのイメージレジスタの分割をする必要がないよ
うな場合においても同様である。また、その両端
部にそれぞれCレジスタを備えた分割されたBレ
ジスタと、Cレジスタの1つを通して分割された
Bレジスタへ電荷パケツトを転送する分割されて
いないAレジスタとを持つたフイールド転送型
CCDイメージヤも可能である。そして、このフ
イールド転送型CCDイメージヤの各Cレジスタ
にC/2レジスタを使うような変更も可能であ
る。更に、Bレジスタを各々が数本の線の長さを
持つ帯状に分割して、それぞれの帯状部にCレジ
スタを設け、そのCレジスタのいくつかのものを
Bレジスタ中に分散配置して、フイールド転送中
電荷パケツトをその分散配置されたCレジスタを
介して転送してBレジスタをローデイングするよ
うに構成することも可能で、この場合には、Bレ
ジスタからCレジスタを介するサンプルのクロツ
ク駆動はさらに低い周波数で行うことができる。
2つのA/2レジスタ13と14又は13と3
4を通して互いに反対方向に電荷パケツトの転送
を行うためのこれら2つのA/2レジスタのクロ
ツク駆動は、フイールドインタレースを使用しな
い場合には、困難さはより少くなる。第7図と第
8図は典型的な3相クロツク駆動構成を説明する
電位プロフイール(電位縦断面図)を示し、第9
図は2相クロツク駆動構成の電位プロフイールを
示す。この出願では、電位プロフイール図におい
て通常行われているように、電位プロフイール図
中のイメージレジスタの列における電位プロフイ
ールは各図の左右側端間で拡大して示されてい
る。また、これらの図の説明における「右」及び
「左」はこの電位プロフイール図の慣習に従うも
のであつて、テレビジヨンにおける画像平面につ
いて言われる「右」、「左」と混同してはならな
い。電位プロフイール図の描き方は電位が正にな
る+Vに従つて、下方に延びるように描くという
点で通常の描き方に従つている。1つの完全なイ
メージレジスタの中心線、即ち、2つのA/2レ
ジスタ間の境界線は一点鎖線で示されている。イ
メージレジスタの列を形成している電荷転送チヤ
ンネルのゲート構造は慣例通り、各図の最上部に
示されている。また、2相クロツク技法では、ゲ
ートの下に方向性を持つた勾配を生じさせる拡散
部は小さな矩形で示してある。
4を通して互いに反対方向に電荷パケツトの転送
を行うためのこれら2つのA/2レジスタのクロ
ツク駆動は、フイールドインタレースを使用しな
い場合には、困難さはより少くなる。第7図と第
8図は典型的な3相クロツク駆動構成を説明する
電位プロフイール(電位縦断面図)を示し、第9
図は2相クロツク駆動構成の電位プロフイールを
示す。この出願では、電位プロフイール図におい
て通常行われているように、電位プロフイール図
中のイメージレジスタの列における電位プロフイ
ールは各図の左右側端間で拡大して示されてい
る。また、これらの図の説明における「右」及び
「左」はこの電位プロフイール図の慣習に従うも
のであつて、テレビジヨンにおける画像平面につ
いて言われる「右」、「左」と混同してはならな
い。電位プロフイール図の描き方は電位が正にな
る+Vに従つて、下方に延びるように描くという
点で通常の描き方に従つている。1つの完全なイ
メージレジスタの中心線、即ち、2つのA/2レ
ジスタ間の境界線は一点鎖線で示されている。イ
メージレジスタの列を形成している電荷転送チヤ
ンネルのゲート構造は慣例通り、各図の最上部に
示されている。また、2相クロツク技法では、ゲ
ートの下に方向性を持つた勾配を生じさせる拡散
部は小さな矩形で示してある。
第7図において、画像集積期間中の3相イメー
ジレジスタの列に沿う電位エネルギ井戸のパタン
がクロツク図の最上部の時間t0の欄に示されてお
り、第2のクロツク位相φ2が第1と第2のクロ
ツク位相φ1とφ3に対して正となつた状態でクロ
ツク駆動が停止している。電荷収集のための井戸
はφ2クロツク位相が加えられているゲートの下
に誘起されている。比較的正のφ2クロツク電位
が加えられたゲートの下側及び比較的負のφ1と
φ3クロツク電位が加えられた隣接のゲートの下
側における光応答によつて生成された電荷キヤリ
ヤはφ2クロツク電位が加えられているゲートの
下に誘起された井戸に集められる。図には、4個
の画素PEL1,PLE2,PEL3及びPEL4を表わす電
荷パケツトが、φ2クロツク位相電位を受けたゲ
ートの下に集められた状態が示されている。イメ
ージレジスタの中心線の各側に、φ1クロツク電
位が加えられるゲートを配置することにより、こ
れらの電位井戸はイメージレジスタの列に沿つて
均等な間隔で配置される。イメージレジスタの中
心線の左側のクロツク位相の順序は、イメージレ
ジスタのクロツキングが再開した時に電荷パケツ
トを左方に移送するようなものであるのに対し、
イメージレジスタの中心線の右側でのクロツク位
相順序はイメージレジスタのクロツキングが再開
された時に電荷パケツトを右方へ移送するような
ものとされている。
ジレジスタの列に沿う電位エネルギ井戸のパタン
がクロツク図の最上部の時間t0の欄に示されてお
り、第2のクロツク位相φ2が第1と第2のクロ
ツク位相φ1とφ3に対して正となつた状態でクロ
ツク駆動が停止している。電荷収集のための井戸
はφ2クロツク位相が加えられているゲートの下
に誘起されている。比較的正のφ2クロツク電位
が加えられたゲートの下側及び比較的負のφ1と
φ3クロツク電位が加えられた隣接のゲートの下
側における光応答によつて生成された電荷キヤリ
ヤはφ2クロツク電位が加えられているゲートの
下に誘起された井戸に集められる。図には、4個
の画素PEL1,PLE2,PEL3及びPEL4を表わす電
荷パケツトが、φ2クロツク位相電位を受けたゲ
ートの下に集められた状態が示されている。イメ
ージレジスタの中心線の各側に、φ1クロツク電
位が加えられるゲートを配置することにより、こ
れらの電位井戸はイメージレジスタの列に沿つて
均等な間隔で配置される。イメージレジスタの中
心線の左側のクロツク位相の順序は、イメージレ
ジスタのクロツキングが再開した時に電荷パケツ
トを左方に移送するようなものであるのに対し、
イメージレジスタの中心線の右側でのクロツク位
相順序はイメージレジスタのクロツキングが再開
された時に電荷パケツトを右方へ移送するような
ものとされている。
読く6つの時間部分t1,t2,t3,t4,t5及びt6
は、イメージレジスタのクロツク駆動が再開され
た時の第1番目の全クロツクサイクル中の引読く
時間を表わしている。(時間t1,t3及びt5は遷移時
間であつて、実際の電荷プロフイールが、正常な
範囲内で図示の理想的な電位プロフイールと一致
しないことがあろう。)このクロツクサイクルで
は、PEL2が初めにPEL1があつた位置まで移動さ
せられ、PEL3はPEL4があつた位置へ移動する。
各移動は標準的な3相クロツク技法によつて行わ
れる。PEL2とPEL3が占めていた位置は空のまま
にしておかれる。(但し、暗電流の集積はあるが、
これは無視し得る。) 第8図は、画像集積時間t0において、φ2とφ3の
クロツク位相電位が両方ともφ1位相電位よりも
正とされた状態でクロツキングが一時停止させら
れるような3相イメージレジスタ中での反対方向
へのクロツク駆動を示す。ゲート対の下で集積を
行わせると、グレイン(粒子)として現われる分
割ノイズが減少する。このノイズは電荷が集まる
ことのできないゲート構造の長さが増すにつれて
発生するものである。しかし、各画素中の暗電流
の影響の割合は増加する。
は、イメージレジスタのクロツク駆動が再開され
た時の第1番目の全クロツクサイクル中の引読く
時間を表わしている。(時間t1,t3及びt5は遷移時
間であつて、実際の電荷プロフイールが、正常な
範囲内で図示の理想的な電位プロフイールと一致
しないことがあろう。)このクロツクサイクルで
は、PEL2が初めにPEL1があつた位置まで移動さ
せられ、PEL3はPEL4があつた位置へ移動する。
各移動は標準的な3相クロツク技法によつて行わ
れる。PEL2とPEL3が占めていた位置は空のまま
にしておかれる。(但し、暗電流の集積はあるが、
これは無視し得る。) 第8図は、画像集積時間t0において、φ2とφ3の
クロツク位相電位が両方ともφ1位相電位よりも
正とされた状態でクロツキングが一時停止させら
れるような3相イメージレジスタ中での反対方向
へのクロツク駆動を示す。ゲート対の下で集積を
行わせると、グレイン(粒子)として現われる分
割ノイズが減少する。このノイズは電荷が集まる
ことのできないゲート構造の長さが増すにつれて
発生するものである。しかし、各画素中の暗電流
の影響の割合は増加する。
イメージレジスタの2個の半部は、画像集積時
間中、低電位に維持されるφ1ゲートの中央で対
接していることに注意されたい。この中央のφ1
ゲートから各方向へ通常のφ1,φ2,φ3ゲートサ
イクルが読く。Aレジスタのクロツク駆動が再開
されると、フイールドリトレース期間のフイール
ド転送中に、φ2ゲート下の集積電荷のパケツト
は、時間t1でφ2クロツク電位が低となり、φ3クロ
ツク電位は高に維持されることにより、後続の
φ3ゲート下の集積電荷のパケツトと組合わされ
る。時間t2では、φ1クロツク電位が高となり、中
央のφ1ゲートの下に空の井戸が現われる。後の
方の時間t5において、この空井戸は2つに分割さ
れて、レジスタの左側のPEL2の後方の位置と、
右側のPEL3の後方の位置を占める。
間中、低電位に維持されるφ1ゲートの中央で対
接していることに注意されたい。この中央のφ1
ゲートから各方向へ通常のφ1,φ2,φ3ゲートサ
イクルが読く。Aレジスタのクロツク駆動が再開
されると、フイールドリトレース期間のフイール
ド転送中に、φ2ゲート下の集積電荷のパケツト
は、時間t1でφ2クロツク電位が低となり、φ3クロ
ツク電位は高に維持されることにより、後続の
φ3ゲート下の集積電荷のパケツトと組合わされ
る。時間t2では、φ1クロツク電位が高となり、中
央のφ1ゲートの下に空の井戸が現われる。後の
方の時間t5において、この空井戸は2つに分割さ
れて、レジスタの左側のPEL2の後方の位置と、
右側のPEL3の後方の位置を占める。
第9図は2相イメージレジスタの列に沿つた電
位エネルギ井戸のパタンが示されている。図の時
間t0ではφ1とφ2のクロツク位相が同電位に維持さ
れてクロツク駆動が一時停止にある状態である。
イメージレジスタの左側では、電荷収集用の井戸
は、ゲートの下に設けられた拡散部によつてゲー
トの左側の部分の下方に誘起され、また、イメー
ジレジスタの右側では、電荷収集用井戸は各ゲー
トの下側の拡散部によつてゲートの右側部分の下
に誘起される。イメージレジスタの中心線が通る
ゲート電極は他のゲート電極の幅の約1.5倍程度
で、その両側縁の下に電荷収集用の井戸を誘起す
るための拡散部が設けられている。このゲートの
中央部の電位障壁が、電荷がイメージレジスタの
上半部に集められるか下側の半部に集められるか
が決まる決定点となる。イメージレジスタの中心
線の左側では、ゲート電極の左側部分の下に配置
された拡散部がそのゲートの下側にドリフト電界
を形成する。このドリフト電界は、クロツキング
が再開された時、電荷キヤリヤをチヤンネルに沿
つて左方へ追いやるようなものである。イメージ
レジスタの中心線の右側では、ゲート電極の左側
部分の下側に形成された拡散部の電位勾配によつ
て、そのゲートの下にドリフト電界が生じ、この
電界はクロツキングが再開されると、電荷キヤリ
ヤをチヤンネルに沿つて右方に追いやる。クロツ
キングの再開は、イメージレジスタの中心線が通
るゲートに加えるクロツク位相電位を初めに
「低」(即ち、相対的に負)にして電位エネルギ障
壁をその中心部の下側に、画像転送中の電荷伝播
と画像集積時間中の電荷収集用に上述した決定点
として保持して行われる。
位エネルギ井戸のパタンが示されている。図の時
間t0ではφ1とφ2のクロツク位相が同電位に維持さ
れてクロツク駆動が一時停止にある状態である。
イメージレジスタの左側では、電荷収集用の井戸
は、ゲートの下に設けられた拡散部によつてゲー
トの左側の部分の下方に誘起され、また、イメー
ジレジスタの右側では、電荷収集用井戸は各ゲー
トの下側の拡散部によつてゲートの右側部分の下
に誘起される。イメージレジスタの中心線が通る
ゲート電極は他のゲート電極の幅の約1.5倍程度
で、その両側縁の下に電荷収集用の井戸を誘起す
るための拡散部が設けられている。このゲートの
中央部の電位障壁が、電荷がイメージレジスタの
上半部に集められるか下側の半部に集められるか
が決まる決定点となる。イメージレジスタの中心
線の左側では、ゲート電極の左側部分の下に配置
された拡散部がそのゲートの下側にドリフト電界
を形成する。このドリフト電界は、クロツキング
が再開された時、電荷キヤリヤをチヤンネルに沿
つて左方へ追いやるようなものである。イメージ
レジスタの中心線の右側では、ゲート電極の左側
部分の下側に形成された拡散部の電位勾配によつ
て、そのゲートの下にドリフト電界が生じ、この
電界はクロツキングが再開されると、電荷キヤリ
ヤをチヤンネルに沿つて右方に追いやる。クロツ
キングの再開は、イメージレジスタの中心線が通
るゲートに加えるクロツク位相電位を初めに
「低」(即ち、相対的に負)にして電位エネルギ障
壁をその中心部の下側に、画像転送中の電荷伝播
と画像集積時間中の電荷収集用に上述した決定点
として保持して行われる。
図には6個の画素を表わす電荷パケツトが、時
間t0の時、6個の連なつたゲートの下に収集され
たものが示されている。3個の画素PEL5,
PEL6,PEL7はイメージレジスタの中心線の左側
に、また、3個の画素PEL8,PEL9,PEL10がイ
メージレジスタ中心線の右側に集められている。
間t0の時、6個の連なつたゲートの下に収集され
たものが示されている。3個の画素PEL5,
PEL6,PEL7はイメージレジスタの中心線の左側
に、また、3個の画素PEL8,PEL9,PEL10がイ
メージレジスタ中心線の右側に集められている。
クロツキングが始まつて、時間t1に位相電位φ1
が相対的に負に、位相電位φ2が相対的に正にさ
れると、イメージレジスタの左側のゲートの左側
部分の下の電位エネルギレベルはその右側部分の
下のレベルよりも低いので、PEL7は左方に転送
されてPEL6と一緒になる。PEL5も左方に転送さ
れて図面の外側の位置へ移動して、その左側にあ
る画素を表わす電荷パケツトと一緒になる。イメ
ージレジスタの右側ではPEL8が右方へ転送され
てPEL9と一緒になり、PEL10は図面からはみ出
て右方に転送されて右側に隣接する画素を表わす
電荷パケツトと一緒になる。イメージレジスタの
右側では、ゲートの右側部分の下の電位エネルギ
レベルがゲートの左側部分の下のレベルよりも低
いので、転送は右方へ行われる。
が相対的に負に、位相電位φ2が相対的に正にさ
れると、イメージレジスタの左側のゲートの左側
部分の下の電位エネルギレベルはその右側部分の
下のレベルよりも低いので、PEL7は左方に転送
されてPEL6と一緒になる。PEL5も左方に転送さ
れて図面の外側の位置へ移動して、その左側にあ
る画素を表わす電荷パケツトと一緒になる。イメ
ージレジスタの右側ではPEL8が右方へ転送され
てPEL9と一緒になり、PEL10は図面からはみ出
て右方に転送されて右側に隣接する画素を表わす
電荷パケツトと一緒になる。イメージレジスタの
右側では、ゲートの右側部分の下の電位エネルギ
レベルがゲートの左側部分の下のレベルよりも低
いので、転送は右方へ行われる。
次に、時間t2において、φ1が高、φ2が低となる
と、イメージレジスタの中心線が通つているφ1
ゲートの両側縁の下に空の井戸が発生する。イメ
ージレジスタの右側の合成画素(例えば、PEL8
とPEL9)は更に右方へ転送される。イメージレ
ジスタの左側においては、合成画素(例えば、
PEL6とPEL7)は更に左へ転送される。
と、イメージレジスタの中心線が通つているφ1
ゲートの両側縁の下に空の井戸が発生する。イメ
ージレジスタの右側の合成画素(例えば、PEL8
とPEL9)は更に右方へ転送される。イメージレ
ジスタの左側においては、合成画素(例えば、
PEL6とPEL7)は更に左へ転送される。
この後、時間t3で、φ1が低、φ2が高になる。合
成画素PEL6とPEL7は更に左に転送されて、図面
の外の位置へ行き、また、イメージレジスタの左
側の空井戸は、時間t1の時に合成画素PEL6と
PEL7が占めていた位置まで左に転送される。イ
メージレジスタの右側の空井戸は更に右へと転送
されて、時間t1の時に合成画素PEL8とPEL9が占
めていた位置をとる。合成画素PEL8とPEL9は更
に右へ転送されて図面の外へ出る。
成画素PEL6とPEL7は更に左に転送されて、図面
の外の位置へ行き、また、イメージレジスタの左
側の空井戸は、時間t1の時に合成画素PEL6と
PEL7が占めていた位置まで左に転送される。イ
メージレジスタの右側の空井戸は更に右へと転送
されて、時間t1の時に合成画素PEL8とPEL9が占
めていた位置をとる。合成画素PEL8とPEL9は更
に右へ転送されて図面の外へ出る。
第7図乃至第9図の各々における電位プロフイ
ールに続く電位プロフイールは標準の3相及び2
相クロツク駆動に従うもので、当業者には明らか
である。更に、当業者には、第7図乃至第9図の
クロツクの方法をこの発明の考え方に基づいて改
変することもできる。第7図では、レジスタの中
心線に隣接した2個のゲートを、例えば、常に低
にバイアスされた直流ゲートとすることもでき
る。また、第9図において、イメージレジスタの
中心線に隣接するφ1ゲートの代りに、後述する
ような、低にバイアスされた直流ゲートあるいは
ブルーミングドレインを用いることもできる。
ールに続く電位プロフイールは標準の3相及び2
相クロツク駆動に従うもので、当業者には明らか
である。更に、当業者には、第7図乃至第9図の
クロツクの方法をこの発明の考え方に基づいて改
変することもできる。第7図では、レジスタの中
心線に隣接した2個のゲートを、例えば、常に低
にバイアスされた直流ゲートとすることもでき
る。また、第9図において、イメージレジスタの
中心線に隣接するφ1ゲートの代りに、後述する
ような、低にバイアスされた直流ゲートあるいは
ブルーミングドレインを用いることもできる。
第7図〜第9図を分割されたイメージレジスタ
(即ち、アレーレジスタ)の1本の列について考
察したが、これらの図は分割されたCレジスタ
(線レジスタ)を表わすと見ることもできる。そ
の場合は、電荷は光応答によつて生成されるので
はなく、イメージヤのBレジスタ又はその一部か
ら並列パケツトの形で区分されたCレジスタに導
入される。
(即ち、アレーレジスタ)の1本の列について考
察したが、これらの図は分割されたCレジスタ
(線レジスタ)を表わすと見ることもできる。そ
の場合は、電荷は光応答によつて生成されるので
はなく、イメージヤのBレジスタ又はその一部か
ら並列パケツトの形で区分されたCレジスタに導
入される。
次に、分割されたイメージレジスタの各部分を
互いに逆方向に電荷転送して、フイールドインタ
レースを行うための動作方法について考えてみ
る。
互いに逆方向に電荷転送して、フイールドインタ
レースを行うための動作方法について考えてみ
る。
第10図a及びbはそれぞれ奇数番目と偶数番
目のフイールド動作時のイメージレジスタのクロ
ツク状態を示す。φ1,φ2及びφ3はイメージレジ
スタの右側における連続する3相クロツク電圧で
あり、φ4,φ5及びφ6はイメージレジスタの左側
に対する3相クロツク電圧である。画像集積期間
中(例えば、奇数フイールドの時間t0及び偶数フ
イールドの時間t0′)、イメージレジスタのクロツ
クが一時停止されると、フイールド電送中にφ1,
φ2及びφ3クロツク電圧を受けているゲート電極
は、フイールド転送中にφ4,φ5及びφ6クロツク
電圧を受けるゲート電極と同じようにバイアスさ
れる。
目のフイールド動作時のイメージレジスタのクロ
ツク状態を示す。φ1,φ2及びφ3はイメージレジ
スタの右側における連続する3相クロツク電圧で
あり、φ4,φ5及びφ6はイメージレジスタの左側
に対する3相クロツク電圧である。画像集積期間
中(例えば、奇数フイールドの時間t0及び偶数フ
イールドの時間t0′)、イメージレジスタのクロツ
クが一時停止されると、フイールド電送中にφ1,
φ2及びφ3クロツク電圧を受けているゲート電極
は、フイールド転送中にφ4,φ5及びφ6クロツク
電圧を受けるゲート電極と同じようにバイアスさ
れる。
奇数フイールドの画像集積期間中、φ2とφ5ゲ
ートのみを、偶数フイールドの画像集積期間中は
φ3とφ4ゲートのみを高に保持すると、周知の
「3分の2」インタレースが行えるが、イメージ
レジスタの中心線近傍の画素がフイールド毎に中
断される。特開昭59−168670号公報にはこの3分
の2インタレース動作の変形が示されている。こ
の公報に示されている方法を第10図aとbのイ
メージヤに応用すると、画像集積時間中、φ1と
φ6ゲートはφ2とφ5ゲートのバイアスレベルとφ3
とφ4ゲートのバイアスレベルの中間にあるバイ
アスレベルに保持される。上述の公報の教示によ
れば、これにより、イメージヤ出力信号中の粒子
(グレイン)ノイズが減少する。それだけではな
く、更に重要なことは、φ1とφ6ゲートに加えら
れる中間バイアスレベルは、平均のエネルギ井戸
の内容において完全なインタレースが行えるよう
に、3分の2インタレースを変更するように調整
できる。
ートのみを、偶数フイールドの画像集積期間中は
φ3とφ4ゲートのみを高に保持すると、周知の
「3分の2」インタレースが行えるが、イメージ
レジスタの中心線近傍の画素がフイールド毎に中
断される。特開昭59−168670号公報にはこの3分
の2インタレース動作の変形が示されている。こ
の公報に示されている方法を第10図aとbのイ
メージヤに応用すると、画像集積時間中、φ1と
φ6ゲートはφ2とφ5ゲートのバイアスレベルとφ3
とφ4ゲートのバイアスレベルの中間にあるバイ
アスレベルに保持される。上述の公報の教示によ
れば、これにより、イメージヤ出力信号中の粒子
(グレイン)ノイズが減少する。それだけではな
く、更に重要なことは、φ1とφ6ゲートに加えら
れる中間バイアスレベルは、平均のエネルギ井戸
の内容において完全なインタレースが行えるよう
に、3分の2インタレースを変更するように調整
できる。
このイメージ集積方法を採用して、フイールド
転送時に、イメージレジスタの2個の半部中を互
いに逆方向に電荷パケツトをクロツク転送するた
めには、φ4,φ5,φ6のクロツク電圧位相のφ1,
φ2,φ3クロツク位相との対応関係は、画像集積
中のゲートに加えられるバイアスレベルの対応関
係とは異なる必要がある。奇数フイールドにおけ
る時t1、偶数フイールドにおける時間t1′が画像集
積からフイールド転送への過渡時を示す。奇数フ
イールドの転送時、φ4,φ5及びφ6のクロツク位
相はそれぞれφ1,φ2及びφ3クロツク位相と同期
しており、偶数フイールドの転送時は、φ4,φ5
及びφ6クロツク位相はそれぞれφ3,φ1及びφ2ク
ロツク位相と同期関係にある。
転送時に、イメージレジスタの2個の半部中を互
いに逆方向に電荷パケツトをクロツク転送するた
めには、φ4,φ5,φ6のクロツク電圧位相のφ1,
φ2,φ3クロツク位相との対応関係は、画像集積
中のゲートに加えられるバイアスレベルの対応関
係とは異なる必要がある。奇数フイールドにおけ
る時t1、偶数フイールドにおける時間t1′が画像集
積からフイールド転送への過渡時を示す。奇数フ
イールドの転送時、φ4,φ5及びφ6のクロツク位
相はそれぞれφ1,φ2及びφ3クロツク位相と同期
しており、偶数フイールドの転送時は、φ4,φ5
及びφ6クロツク位相はそれぞれφ3,φ1及びφ2ク
ロツク位相と同期関係にある。
フイールド転送中、イメージレジスタの右半分
から電荷パケツトを受けるとB/2レジスタは、
その右半分A/2レジスタに加えられるφ1,φ2
及びφ3クロツク位相電圧と同じもので同期クロ
ツクされる。また、イメージレジスタの左半分か
ら電荷パケツトを受けるとB/2レジスタは、そ
のA/2レジスタに加えられるφ4,φ5及びφ6ク
ロツク位相電圧と同じ電圧で同期クロツクされ
る。フイールド転送中にA/2レジスタとそれに
対応するB/2レジスタが同期してクロツクされ
る時間の相対的な長さは、奇数フイールドと偶数
フイールドについて互いに調整されて、フイール
ドトレース期間中にそれぞれのCレジスタから読
出しが行えるように各B/2レジスタの正しい位
置に電荷パケツトが配置されるようにする。
から電荷パケツトを受けるとB/2レジスタは、
その右半分A/2レジスタに加えられるφ1,φ2
及びφ3クロツク位相電圧と同じもので同期クロ
ツクされる。また、イメージレジスタの左半分か
ら電荷パケツトを受けるとB/2レジスタは、そ
のA/2レジスタに加えられるφ4,φ5及びφ6ク
ロツク位相電圧と同じ電圧で同期クロツクされ
る。フイールド転送中にA/2レジスタとそれに
対応するB/2レジスタが同期してクロツクされ
る時間の相対的な長さは、奇数フイールドと偶数
フイールドについて互いに調整されて、フイール
ドトレース期間中にそれぞれのCレジスタから読
出しが行えるように各B/2レジスタの正しい位
置に電荷パケツトが配置されるようにする。
第11図a及びbは4相2重クロツク駆動され
るイメージレジスタを用いて、線走査と垂直な方
向にフイールドインタレースを行う方法を示す。
奇数フイールドの画像集積時間t0及び偶数フイー
ルドの時間t0′では、クロツク位相φ2とφ4は低電
位に保たれてイメージヤ中の暗電流の収集が抑え
られる。その間、他のクロツク位相φ0,φ1及び
φ3は高い電位に保たれている。従つて、奇数フ
イールド偶数フイールドの両方において、画像集
積時のイメージヤ電荷転送チヤンネル中の電位プ
ロフイールは同じである。奇数フイールドの時間
t1において、イメージ(A)レジスタ中の画像集積が
完了して、イメージレジスタからフイールド蓄積
(B)レジスタへの画像サンプルの転送が次に行われ
ようとする時、φ2の電位が高にされる。これに
より、電荷収集井戸対中の電荷が一緒にされ、画
素の中心がφ2ゲート電極の下に来る。偶数フイ
ールドでは、画像集積が完了してフイールド転送
が次に起る時間t1′において、φ4が高とされる。
これによつて、電荷収集井戸対中の電荷が一緒に
なつて、画素中心がφ4ゲート電極の下にくる。
これによつて、米国特許第3932775号に記載の方
式の変形として完全な2:1のフリツカのないイ
ンタレースが得られる。
るイメージレジスタを用いて、線走査と垂直な方
向にフイールドインタレースを行う方法を示す。
奇数フイールドの画像集積時間t0及び偶数フイー
ルドの時間t0′では、クロツク位相φ2とφ4は低電
位に保たれてイメージヤ中の暗電流の収集が抑え
られる。その間、他のクロツク位相φ0,φ1及び
φ3は高い電位に保たれている。従つて、奇数フ
イールド偶数フイールドの両方において、画像集
積時のイメージヤ電荷転送チヤンネル中の電位プ
ロフイールは同じである。奇数フイールドの時間
t1において、イメージ(A)レジスタ中の画像集積が
完了して、イメージレジスタからフイールド蓄積
(B)レジスタへの画像サンプルの転送が次に行われ
ようとする時、φ2の電位が高にされる。これに
より、電荷収集井戸対中の電荷が一緒にされ、画
素の中心がφ2ゲート電極の下に来る。偶数フイ
ールドでは、画像集積が完了してフイールド転送
が次に起る時間t1′において、φ4が高とされる。
これによつて、電荷収集井戸対中の電荷が一緒に
なつて、画素中心がφ4ゲート電極の下にくる。
これによつて、米国特許第3932775号に記載の方
式の変形として完全な2:1のフリツカのないイ
ンタレースが得られる。
奇数及び偶数フイールドのフイールド転送時間
に、クロツク位相φ1,φ2,φ3及びφ4は次々に高
とされ、第11図a及びbの中心線より右側の部
分ではφ2から始まつて記載の順序で周期的に印
加され、中心線の左側ではφ4から始まつて逆の
順序に周期的に印加される。ここで注目すべき新
しい点は、クロツク位相φ0を受けるイメージレ
ジスタの中心にあるゲート電極である。φ0は奇
数フイールド画像の集積時とそれに続くイメージ
レジスタからの転送時はφ1に等しく、偶数フイ
ールド画像の集積とそれに続くイメージレジスタ
からの転送時にはφ3と同じである。
に、クロツク位相φ1,φ2,φ3及びφ4は次々に高
とされ、第11図a及びbの中心線より右側の部
分ではφ2から始まつて記載の順序で周期的に印
加され、中心線の左側ではφ4から始まつて逆の
順序に周期的に印加される。ここで注目すべき新
しい点は、クロツク位相φ0を受けるイメージレ
ジスタの中心にあるゲート電極である。φ0は奇
数フイールド画像の集積時とそれに続くイメージ
レジスタからの転送時はφ1に等しく、偶数フイ
ールド画像の集積とそれに続くイメージレジスタ
からの転送時にはφ3と同じである。
第11図a及びbに示す4相2重クロツク駆動
Aレジスタは4相2重クロツク駆動Bレジスタ又
は2相Bレジスタと共に用いることができる。明
らかに、φ0ゲート電極のクロツク駆動を交番フ
イールド毎に異ならせたままで、この4相2重ク
ロツク駆動Aレジスタを2相レジスタとして動作
するように変更することは可能である。
Aレジスタは4相2重クロツク駆動Bレジスタ又
は2相Bレジスタと共に用いることができる。明
らかに、φ0ゲート電極のクロツク駆動を交番フ
イールド毎に異ならせたままで、この4相2重ク
ロツク駆動Aレジスタを2相レジスタとして動作
するように変更することは可能である。
以上に詳細に考察したCCDイメージヤはすべ
てフイールド転送型である。Cレジスタのクロツ
ク周波数を低くするという点に関するこの発明の
利点は、他の型のCCDイメージヤ、例えば、イ
ンタライン(interline)転送型のCCDイメージ
ヤにも適用できる。
てフイールド転送型である。Cレジスタのクロツ
ク周波数を低くするという点に関するこの発明の
利点は、他の型のCCDイメージヤ、例えば、イ
ンタライン(interline)転送型のCCDイメージ
ヤにも適用できる。
第12図は第1図と第5図に示す方式中でフイ
ールド転送型CCDイメージヤ10の代りに使用
できるようにこの発明によつて改変されたインタ
ライン転送型CCDイメージヤ110を示す。イ
メージ110の第1の半部111には、2分の1
フイールドインタライン転送レジスタ113とそ
れに対応する第1の出力レジスタ(Cレジスタ)
117が設けられており、第2の半部112には
第2の2分の1フイールドインタライン転送レジ
スタ114とそれに付随する第2の出力レジスタ
(Cレジスタ)118が設けられている。第1の
2分の1フイールド転送レジスタ113はマスク
された列状の平行な電荷転送チヤンネルのアレー
を備え、その機能はイメージヤ10のB/2レジ
スタ15と同様である。各電荷転送チヤンネルに
沿つて、光検出素子からなるマスクされていない
列が設けられていて、そこから、画像集積期間の
終りに、電荷パケツトが電荷転送チヤンネル中の
隣接位置へ選択的に転送される。フイールド転送
期間中に光学的結合系5を介して受取られた画像
の上側部分の集積がレジス111の光検知素子中
で進行している時(但し、この場合、反転光学系
が用いられているとする)、選択された線トレー
ス期間中、電荷パケツトは1度に1行、レジスタ
111の電荷転送チヤンネルを通して送られる。
この時、1行の電荷パケツトはレジスタ111か
ら並列に、並列−直列変換型線(C)レジスタ117
へ転送される。このように転送された電荷パケツ
トの行は、第5図の装置においては次の線トレー
ス期間中に(第6図の装置では次の2本の線トレ
ース期間中に)、直列に読出される。イメージヤ
110はさらに、第2の2分の1フイールドイン
タライン転送レジスタ112を備えており、この
レジスタ112は、マスクされた電荷転送チヤン
ネルの列と光学系5を通して受光した画像の他方
の半部の集積用のマスクされていない光検知素子
の列とが交互に配置された平行アレーから成つて
いる。フイールドトレース中の選択された線リト
レース期間中に、電荷パケツトはレジスタ112
の電荷転送チヤンネル中を1度に1行ずつ、Cレ
ジスタ118へ並列に転送される。Cレジスタ1
18は第1図の装置では次の線トレース中に、第
5図の装置では続く2本の線トレース期間中に、
直列に読出される。
ールド転送型CCDイメージヤ10の代りに使用
できるようにこの発明によつて改変されたインタ
ライン転送型CCDイメージヤ110を示す。イ
メージ110の第1の半部111には、2分の1
フイールドインタライン転送レジスタ113とそ
れに対応する第1の出力レジスタ(Cレジスタ)
117が設けられており、第2の半部112には
第2の2分の1フイールドインタライン転送レジ
スタ114とそれに付随する第2の出力レジスタ
(Cレジスタ)118が設けられている。第1の
2分の1フイールド転送レジスタ113はマスク
された列状の平行な電荷転送チヤンネルのアレー
を備え、その機能はイメージヤ10のB/2レジ
スタ15と同様である。各電荷転送チヤンネルに
沿つて、光検出素子からなるマスクされていない
列が設けられていて、そこから、画像集積期間の
終りに、電荷パケツトが電荷転送チヤンネル中の
隣接位置へ選択的に転送される。フイールド転送
期間中に光学的結合系5を介して受取られた画像
の上側部分の集積がレジス111の光検知素子中
で進行している時(但し、この場合、反転光学系
が用いられているとする)、選択された線トレー
ス期間中、電荷パケツトは1度に1行、レジスタ
111の電荷転送チヤンネルを通して送られる。
この時、1行の電荷パケツトはレジスタ111か
ら並列に、並列−直列変換型線(C)レジスタ117
へ転送される。このように転送された電荷パケツ
トの行は、第5図の装置においては次の線トレー
ス期間中に(第6図の装置では次の2本の線トレ
ース期間中に)、直列に読出される。イメージヤ
110はさらに、第2の2分の1フイールドイン
タライン転送レジスタ112を備えており、この
レジスタ112は、マスクされた電荷転送チヤン
ネルの列と光学系5を通して受光した画像の他方
の半部の集積用のマスクされていない光検知素子
の列とが交互に配置された平行アレーから成つて
いる。フイールドトレース中の選択された線リト
レース期間中に、電荷パケツトはレジスタ112
の電荷転送チヤンネル中を1度に1行ずつ、Cレ
ジスタ118へ並列に転送される。Cレジスタ1
18は第1図の装置では次の線トレース中に、第
5図の装置では続く2本の線トレース期間中に、
直列に読出される。
換言すると、電荷パケツトの読出し中は、フイ
ールド転送レジスタ113と114中の電荷転送
チヤンネルのクロツキングは、イメージヤ10の
B/2レジスタ15と16のクロツキングと同じ
であり、Cレジスタ117と118のクロツキン
グはイメージヤ10のCレジスタ17と18のク
ロツキングと同じである。イメージヤ110のC
レジスタ117と118から供給された出力信号
は本質的にはイメージヤ10のCレジスタ17と
18から直列に供給される出力信号に相当する。
ールド転送レジスタ113と114中の電荷転送
チヤンネルのクロツキングは、イメージヤ10の
B/2レジスタ15と16のクロツキングと同じ
であり、Cレジスタ117と118のクロツキン
グはイメージヤ10のCレジスタ17と18のク
ロツキングと同じである。イメージヤ110のC
レジスタ117と118から供給された出力信号
は本質的にはイメージヤ10のCレジスタ17と
18から直列に供給される出力信号に相当する。
第13図は、フイールド転送型CCDイメージ
ヤ70の代りとして第6図の装置で使用できるよ
うにこの発明に従つて改変したインタライン転送
型CCDイメージヤ170を示す。このイメージ
ヤ170はイメージヤ110と次の点が異なる。
Cレジスタ117の代りにC/2レジスタ173
と175とが用いられ、Cレジスタ118の代り
にC/2レジスタ174と175とが用いられて
いる。イメージヤ170のC/2レジスタ17
3,174,175及び176は、イメージヤ7
0のC/2レジスタ73,74,75及び76の
それぞれからの出力信号と同様の出力信号を供給
する。
ヤ70の代りとして第6図の装置で使用できるよ
うにこの発明に従つて改変したインタライン転送
型CCDイメージヤ170を示す。このイメージ
ヤ170はイメージヤ110と次の点が異なる。
Cレジスタ117の代りにC/2レジスタ173
と175とが用いられ、Cレジスタ118の代り
にC/2レジスタ174と175とが用いられて
いる。イメージヤ170のC/2レジスタ17
3,174,175及び176は、イメージヤ7
0のC/2レジスタ73,74,75及び76の
それぞれからの出力信号と同様の出力信号を供給
する。
インタライン転送型CCDイメージヤ110と
170で特に注目すべきは、レジスタ部111中
の電荷転送チヤンネルとこれに整列したレジスタ
112の電荷転送チヤンネルとの間の区分を行う
方法である。レジスタ111と112中の電荷転
送チヤンネルの対接端の物理的分離は、電荷転送
チヤンネルが静電的に誘起される半導体基板中に
チヤンネルストツプを拡散形成することによつて
達成できる。しかし、この明細書の前の部分で説
明したような電気的分離法を採用すれば、上記の
ような物理的な分離作業も、また、光検知素子ア
レーと画像集積期間の終りに電荷パケツトが転送
される電荷転送チヤンネル中の電位井戸のアレー
との空間的不整合も排除できる。
170で特に注目すべきは、レジスタ部111中
の電荷転送チヤンネルとこれに整列したレジスタ
112の電荷転送チヤンネルとの間の区分を行う
方法である。レジスタ111と112中の電荷転
送チヤンネルの対接端の物理的分離は、電荷転送
チヤンネルが静電的に誘起される半導体基板中に
チヤンネルストツプを拡散形成することによつて
達成できる。しかし、この明細書の前の部分で説
明したような電気的分離法を採用すれば、上記の
ような物理的な分離作業も、また、光検知素子ア
レーと画像集積期間の終りに電荷パケツトが転送
される電荷転送チヤンネル中の電位井戸のアレー
との空間的不整合も排除できる。
2分の1フイールドインタライン転送レジスタ
111と112の電荷転送チヤンネルが例えば2
相クロツク駆動される場合は、画像集積の終りに
おける光検知素子から共通の各電荷転送チヤンネ
ルへの電荷パケツトのゲート転送は、第9図に示
した電荷転送チヤンネル中で時間t1に形成された
ものと同様の電位井戸への転送とすることができ
る。レジスタ111と112のクロツキングは、
時間t2,t3……と同様に続く。レジスタ111と
112の電荷転送チヤンネルが3相クロツク駆動
を受ける場合は、電荷パケツトは画像集積時間の
終りに、第7図又は第8図における時間t0の時と
同様の共通の電荷転送チヤンネル中の電位井戸へ
ゲート送出して転送することができる。
111と112の電荷転送チヤンネルが例えば2
相クロツク駆動される場合は、画像集積の終りに
おける光検知素子から共通の各電荷転送チヤンネ
ルへの電荷パケツトのゲート転送は、第9図に示
した電荷転送チヤンネル中で時間t1に形成された
ものと同様の電位井戸への転送とすることができ
る。レジスタ111と112のクロツキングは、
時間t2,t3……と同様に続く。レジスタ111と
112の電荷転送チヤンネルが3相クロツク駆動
を受ける場合は、電荷パケツトは画像集積時間の
終りに、第7図又は第8図における時間t0の時と
同様の共通の電荷転送チヤンネル中の電位井戸へ
ゲート送出して転送することができる。
第1図はこの発明によりイメージレジスタの各
半部をそれぞれの2分の1フイールド蓄積レジス
タへ互いに逆方向にクロツク送出するCCDイメ
ージヤのアーキテクチヤを示すブロツク図、第2
図は第1図のイメージヤの代表的な動作のための
全体的なクロツク過程を示す図、第3図は第1図
とは別のCCDイメージヤのアーキテクチヤを示
すブロツク図、第4図は第3図のイメージヤの代
表的な動作のための全体的なイメージヤクロツク
過程を示す図、第5図はこの発明の原理により
CCDイメージヤからの読出し速度を上げるため
に走査変換構成と組合わせた第1図のCCDイメ
ージヤのアーキテクチヤを示すブロツク図、第6
図はこの発明により、CCDイメージヤからの読
出し速度を更に高くするために分割されたCレジ
スタを用いるように改造した第5図のCCDイメ
ージヤを示すブロツク図、第7図はこの発明によ
り互いに逆方向の電荷転送を行うために分割され
ているCCDレジスタの一連の時点における電位
プロフイールを示すもので、3相非インタレース
ビデオ型で単一ゲート下で画像集積が行われるレ
ジスタの電位プロフイールを示す図、第8図は第
7図と同様に一連の時点における電位プロフイー
ルであつて、3相非インタレースビデオ型で対を
なすゲート下で画像集積が行われるレジスタの電
位プロフイールを示す図、第9図は第7図、第8
図と同様に一連の時点におけるCCDレジスタの
電位プロフイールであつて、2相非インタレース
ビデオ型レジスタの電位プロフイールを示す図、
第10図は第7図乃至第9図と同様にCCDレジ
スタの一連の時点における電位プロフイールであ
つて、3相フイールドインタレースビデオ型レジ
スタの電位プロフイールを示す図、第11図は第
7図乃至第10図と同様にCCDレジスタの電位
プロフイールであつて、2重クロツク4相フイー
ルドインタレースビデオ型レジスタの電位プロフ
イールを示す図、第12図と第13図はそれぞれ
この発明により構成されたインタライン転送型
CCDイメージヤの別々の実施例を示すブロツク
図である。 第1図において、11,12…成分イメージヤ
部、13,14…A/2イメージレジスタ。
半部をそれぞれの2分の1フイールド蓄積レジス
タへ互いに逆方向にクロツク送出するCCDイメ
ージヤのアーキテクチヤを示すブロツク図、第2
図は第1図のイメージヤの代表的な動作のための
全体的なクロツク過程を示す図、第3図は第1図
とは別のCCDイメージヤのアーキテクチヤを示
すブロツク図、第4図は第3図のイメージヤの代
表的な動作のための全体的なイメージヤクロツク
過程を示す図、第5図はこの発明の原理により
CCDイメージヤからの読出し速度を上げるため
に走査変換構成と組合わせた第1図のCCDイメ
ージヤのアーキテクチヤを示すブロツク図、第6
図はこの発明により、CCDイメージヤからの読
出し速度を更に高くするために分割されたCレジ
スタを用いるように改造した第5図のCCDイメ
ージヤを示すブロツク図、第7図はこの発明によ
り互いに逆方向の電荷転送を行うために分割され
ているCCDレジスタの一連の時点における電位
プロフイールを示すもので、3相非インタレース
ビデオ型で単一ゲート下で画像集積が行われるレ
ジスタの電位プロフイールを示す図、第8図は第
7図と同様に一連の時点における電位プロフイー
ルであつて、3相非インタレースビデオ型で対を
なすゲート下で画像集積が行われるレジスタの電
位プロフイールを示す図、第9図は第7図、第8
図と同様に一連の時点におけるCCDレジスタの
電位プロフイールであつて、2相非インタレース
ビデオ型レジスタの電位プロフイールを示す図、
第10図は第7図乃至第9図と同様にCCDレジ
スタの一連の時点における電位プロフイールであ
つて、3相フイールドインタレースビデオ型レジ
スタの電位プロフイールを示す図、第11図は第
7図乃至第10図と同様にCCDレジスタの電位
プロフイールであつて、2重クロツク4相フイー
ルドインタレースビデオ型レジスタの電位プロフ
イールを示す図、第12図と第13図はそれぞれ
この発明により構成されたインタライン転送型
CCDイメージヤの別々の実施例を示すブロツク
図である。 第1図において、11,12…成分イメージヤ
部、13,14…A/2イメージレジスタ。
Claims (1)
- 【特許請求の範囲】 1 1又はそれ以上の電荷転送チヤンネルと、こ
の電荷転送チヤンネルと交差し、各電荷転送チヤ
ンネルの長さ方向に沿つて電荷パケツトが伝播し
得るようにするために、選択された期間の各々に
おいて位相調整されたクロツキング電圧を受ける
複数の連続するゲート電極とを備え、 上記1又はそれ以上の電荷転送チヤンネルの
各々の互いに隣接する第1と第2の部分と交差す
る上記ゲート電極に加えられるクロツキング電圧
は互いに異つた位相を持ち、それによつて、各チ
ヤンネルの上記第1と第2の部分中の電荷パケツ
トがこれら第1と第2の部分間の相互接合点から
各チヤンネルの両端に向かつて遠ざかる方向に互
いに逆方向に同時に伝播するように構成されてい
る電荷結合装置。 2 特許請求の範囲第1項記載の電荷結合装置で
あつて、 上記電荷転送チヤンネルの上記第1と第2の部
分が1つのレジスタの各部分内に含まれており、 上記レジスタ部分は上記各チヤンネルの部分間
の接合点に形成された中心で分離されており、 さらに、上記選択された期間中に、上記第1と
第2のチヤンネル部分の電荷パケツトが上記レジ
スタ中心からレジスタの両端に向う方向に伝播さ
れるものである電荷結合装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/562,518 US4598321A (en) | 1983-12-19 | 1983-12-19 | CCD imagers with registers partitioned for simultaneous charge transfers in opposing directions |
US562518 | 2000-05-01 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60157800A JPS60157800A (ja) | 1985-08-19 |
JPH047874B2 true JPH047874B2 (ja) | 1992-02-13 |
Family
ID=24246605
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59269561A Granted JPS60157800A (ja) | 1983-12-19 | 1984-12-19 | 電荷結合装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4598321A (ja) |
JP (1) | JPS60157800A (ja) |
DE (1) | DE3446374A1 (ja) |
FR (1) | FR2556873B1 (ja) |
GB (1) | GB2151878B (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4679090A (en) * | 1986-01-23 | 1987-07-07 | Rca Corporation | CCD circuitry for line-sequential read out of a photosensor array |
US4745482A (en) * | 1986-02-10 | 1988-05-17 | Eastman Kodak Company | Electronic recorder |
GB8610483D0 (en) * | 1986-04-29 | 1986-09-17 | British Aerospace | Imaging apparatus |
FR2598273B1 (fr) * | 1986-05-02 | 1988-08-26 | Aerospatiale | Senseur opto-electrique multichamp a transfert de charges |
DE3628147C1 (de) * | 1986-08-19 | 1988-01-07 | Kappa Messtechnik Gmbh | Verfahren zum Aufnehmen und Speichern von Bildern in schneller Folge |
JPH0771238B2 (ja) * | 1986-09-24 | 1995-07-31 | 株式会社日立製作所 | 固体撮像装置 |
JPS6386974A (ja) * | 1986-09-30 | 1988-04-18 | Nec Corp | 電荷転送撮像素子とその駆動方法 |
KR920003654B1 (ko) * | 1987-04-10 | 1992-05-06 | 가부시끼가이샤 도시바 | 고속셔터 기능이 있는 고체 촬상소자 |
EP0419118B1 (en) * | 1989-09-14 | 1995-07-12 | Sony Corporation | Charge coupled device imager with horizontal charge transfer sections in an imaging section |
DE4002431A1 (de) * | 1990-01-27 | 1991-08-01 | Philips Patentverwaltung | Sensormatrix |
FR2667210A1 (fr) * | 1990-09-25 | 1992-03-27 | Thomson Composants Militaires | Capteur d'image ccd a temps de chargement reduit. |
US5264945A (en) * | 1991-10-16 | 1993-11-23 | Eastman Kodak Company | Contact array scanners with circulating memory |
GB2262010B (en) * | 1991-11-27 | 1996-01-17 | Eev Ltd | Charge - coupled device |
USH1740H (en) * | 1992-07-01 | 1998-07-07 | The United States Of America As Represented By The Secretary Of The Air Force | Synchronized rotating prism and CCD electrical readout color camera |
JP2953265B2 (ja) * | 1992-09-29 | 1999-09-27 | 三菱電機株式会社 | 固体撮像素子用信号処理装置 |
US5754229A (en) * | 1995-11-14 | 1998-05-19 | Lockheed Martin Corporation | Electronic image sensor with multiple, sequential or staggered exposure capability for color snap shot cameras and other high speed applications |
US5796433A (en) * | 1996-03-20 | 1998-08-18 | Loral Fairchild Corp. | Multiple-frame CCD image sensor with overlying photosensitive layer |
US7015966B1 (en) | 1999-03-15 | 2006-03-21 | Canon Kabushiki Kaisha | Reducing discontinuities in segmented imaging sensors |
US6549647B1 (en) | 2000-01-07 | 2003-04-15 | Cyberoptics Corporation | Inspection system with vibration resistant video capture |
US6750899B1 (en) | 2000-01-07 | 2004-06-15 | Cyberoptics Corporation | Solder paste inspection system |
WO2001051887A1 (en) | 2000-01-07 | 2001-07-19 | Cyberoptics Corporation | Phase profilometry system with telecentric projector |
US6593705B1 (en) | 2000-01-07 | 2003-07-15 | Cyberoptics Corporation | Rapid-firing flashlamp discharge circuit |
US6731338B1 (en) | 2000-01-10 | 2004-05-04 | Canon Kabushiki Kaisha | Reducing discontinuities in segmented SSAs |
US20020118407A1 (en) * | 2001-02-28 | 2002-08-29 | Hiroyoshi Komobuchi | Solid-state image pickup apparatus and method for driving the same |
US20080199068A1 (en) * | 2007-01-10 | 2008-08-21 | Duquette David W | Inspection System |
US8059280B2 (en) | 2008-01-31 | 2011-11-15 | Cyberoptics Corporation | Method for three-dimensional imaging using multi-phase structured light |
JP6196789B2 (ja) * | 2013-03-15 | 2017-09-13 | 浜松ホトニクス株式会社 | 固体撮像装置 |
US10126252B2 (en) | 2013-04-29 | 2018-11-13 | Cyberoptics Corporation | Enhanced illumination control for three-dimensional imaging |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53124028A (en) * | 1977-04-05 | 1978-10-30 | Sony Corp | Solid state image pickup device |
JPS548914A (en) * | 1977-06-23 | 1979-01-23 | Toshiba Corp | Solidstate pick up unit |
JPS58195371A (ja) * | 1982-05-10 | 1983-11-14 | Nec Corp | 固体撮像装置 |
JPS6029093A (ja) * | 1983-07-01 | 1985-02-14 | Victor Co Of Japan Ltd | 固体撮像装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57702B2 (ja) * | 1971-10-15 | 1982-01-07 | ||
US3932775A (en) * | 1974-07-25 | 1976-01-13 | Rca Corporation | Interlaced readout of charge stored in a charge coupled image sensing array |
US4010319A (en) * | 1975-11-20 | 1977-03-01 | Rca Corporation | Smear reduction in ccd imagers |
US4280141A (en) * | 1978-09-22 | 1981-07-21 | Mccann David H | Time delay and integration detectors using charge transfer devices |
US4507684A (en) * | 1983-03-07 | 1985-03-26 | Rca Corporation | Reducing grain in multi-phase-clocked CCD imagers |
-
1983
- 1983-12-19 US US06/562,518 patent/US4598321A/en not_active Expired - Lifetime
-
1984
- 1984-12-18 GB GB08431946A patent/GB2151878B/en not_active Expired
- 1984-12-19 JP JP59269561A patent/JPS60157800A/ja active Granted
- 1984-12-19 FR FR848419437A patent/FR2556873B1/fr not_active Expired - Fee Related
- 1984-12-19 DE DE19843446374 patent/DE3446374A1/de active Granted
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53124028A (en) * | 1977-04-05 | 1978-10-30 | Sony Corp | Solid state image pickup device |
JPS548914A (en) * | 1977-06-23 | 1979-01-23 | Toshiba Corp | Solidstate pick up unit |
JPS58195371A (ja) * | 1982-05-10 | 1983-11-14 | Nec Corp | 固体撮像装置 |
JPS6029093A (ja) * | 1983-07-01 | 1985-02-14 | Victor Co Of Japan Ltd | 固体撮像装置 |
Also Published As
Publication number | Publication date |
---|---|
GB2151878A (en) | 1985-07-24 |
GB8431946D0 (en) | 1985-01-30 |
JPS60157800A (ja) | 1985-08-19 |
FR2556873A1 (fr) | 1985-06-21 |
US4598321A (en) | 1986-07-01 |
DE3446374A1 (de) | 1985-07-04 |
FR2556873B1 (fr) | 1992-02-14 |
DE3446374C2 (ja) | 1989-04-20 |
GB2151878B (en) | 1987-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH047874B2 (ja) | ||
NL192285C (nl) | Beeldopneeminrichting van het solid-state type. | |
US5291294A (en) | Charge coupled device imager with horizontal charge transfer sections in an imaging section | |
US4539596A (en) | CCD Imagers with interleaved image registers using opposed directions of charge transfer | |
JPH05252446A (ja) | 電荷結合イメージセンサ | |
US5796432A (en) | Method of and apparatus for solid state imaging device | |
US4656518A (en) | Field-transfer CCD imagers with poly-phase image registers, operated to provide pseudo line interlace on alternate fields | |
US4661854A (en) | Transfer smear reduction for charge sweep device imagers | |
US4675887A (en) | Solid state imaging device and method with row-by-row charge transfer | |
US5523787A (en) | Solid-state imaging device adapted for an interlaced scanning and a non-interlaced scanning and method for driving same | |
JPH0586117B2 (ja) | ||
JP4269431B2 (ja) | 固体撮像装置およびその駆動方法並びに画像入力装置 | |
JPS6329872B2 (ja) | ||
JPH11298805A (ja) | Tdi転送方式の固体撮像装置 | |
US6355949B1 (en) | Solid state imaging apparatus with horizontal charge transfer register which can transfer signal charge faster | |
US7586133B2 (en) | Solid state imaging apparatus and driving method of solid state imaging apparatus | |
JP2544341B2 (ja) | 固体撮像素子の駆動方法 | |
JP3008629B2 (ja) | 固体撮像素子 | |
JP2513177B2 (ja) | 固体撮像素子 | |
JPH0473347B2 (ja) | ||
JPS59201589A (ja) | 固体撮像装置 | |
JP2983864B2 (ja) | 固体撮像素子及びその駆動方法 | |
US20060176381A1 (en) | Multi-format camera head | |
CN101010938A (zh) | 用于静态或视频摄影的图像传感器 | |
JPS63108876A (ja) | 固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |