JPH0478053A - ビデオ機器の画面表示許可信号発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ビデオ機器の画面表示許可信号発生回路に
関し、詳しくは、電源“ＯＮ”からクイックスタートで
画面表示をするためにビデオテープレコーダ（以下ＶＴ
Ｒ）　、ビデオムービー等の位相ロック状態を早期に検
出できる位相ロック状＃Ｊ検（上回路の改良に関する。

［従来の技術］ ＶＴＲやビデオムービー等のビデオ機器では、シリンダ
（またはドラム、以ドシリンダ）の回転やテープ走行速
度を目標通りに制御するためにシリンダモータやキャプ
スタンモータのモータ制御回路が位相制御と速度制御の
２つのフィードバックループによりＰＬＬ制御されてい
る。

そして、ビデオ機器で画像を画面上に表示するのは、こ
れらシリンダモータやキャプスタンモータの制御系が安
定してヘッドがトラックに対して正しい位相で走査でき
るようになってからである。

［解決しようとする課題］ シリンダモータやキャプスタンモータの制御系かＰＬＬ
制御されていることから各モータの回転によるヘッドと
トラックとの位相関係が位相ロック状態になる時間は、
電源“ＯＮ”からほぼ一定していて、従来は、この位相
ロック状態になる時間に合わせて電源“ＯＮ”時点から
所定の固定タイミングで画面表示許可信号を発生させ、
安定な画像を画面上に表示している。しかし、このよう
なタイミングで画像を表示すると、画像表示までに時間
がかかり、それを見る人がいらいらすることもあってよ
り早い表示が望まれている。

そこで、位相ロック状態を早期に検出して即座に画面表
示を行うことが考えられるが、実際には、位相ロックに
入った初期では位相ロック状態になったり、それが解除
されたりすることから単に位相ロック状態を検出するた
けでは済まず、安定した画像表示が難しい問題がある。

この発明は、このような従来技術の問題点を解決するも
のであって、電源“ＯＮ”からの画面表示をクイックス
タートさせることができるビデオ機器の画面表示許可信
号発生回路を提供することを目的とする。

［課題を解決するための手段］ このような目的を達成するこの発明のビデオ機器の画面
表示許可信号発生回路の構成は、／リンダモータ位相制
御系から第１の位相ロック検出信号を所定の周期で受け
てそれをビット情報として記憶し、その周期に対応して
シフトする第１のシフトレジスタと、キャプスタンモー
タ位相制御系から第２の位相ロック検出信号を所定の周
期で受けてそれをビット情報として記憶し、その周期に
対応してシフトする第２のシフトレジスタと、第１及び
第２のソフトレジスタの各段に第１及び第２の位相ロッ
ク検出信号のビット情報が記憶されたことを検出する検
出回路と、この検出回路からの検出信号を記憶し、この
検出信号に応じて画面表示許可信号を発生する記憶回路
とを備えるものである。

［作用コ このように、シリンダモータ制御系及びキャプスタンモ
ータ制御系のそれぞれに対応してシフトレジスタを設け
て、それぞれのシフトレジスタに位相ロック検出信号を
フラグビットとして所定の周期で記憶していき、全ての
シフトレジスタの記憶ビットが位相ロック検出信号発生
状態を示しているときに画面表示許可信号を発生するよ
うにしているので、従来のように画像許可を行うまでの
十分なタイミングを採る必要がなく、また、単に位相ロ
ック状態を検出するときのように不安定な画像表示がな
く、位相ロック検出信号が複数回連続して検出されるほ
ぼ安定した位相ロック状態に入って即座に画面表示を行
うことができる。

［実施例］ 以下、この発明の一実施例について図面を参照して詳細
に説明する。

第１図は、この発明のビデオ機器の画面表示許可信号発
生回路をＶＴＲに適用した場合に一実施例のブロック図
であり、第２図は、その動作を説明するためのタイミン
グチャートである。

第１図において、１は、ＶＴＲの画面表示許可信号発生
回路であって、シリンダモータ制御系（以下シリンダ制
御系）の位相制御回路２に内蔵された位相カウンタ３か
ら台形波区間パルス２３（第２図（ｄ）参照）とシリン
ダ制御系のサンプルパルス発生回路４からサンプルパル
ス２２（ｉ２図（Ｃ）参照）とを受ける。また、キャプ
スタンモータ制御系（以下キャプスタン制御系）の位相
制御回路５に内蔵された位相カウンタ６から台形波区間
パルス２３ａ（第２図（ｄ）参照）とキャプスタン制御
系のサンプルパルス発生回路７からサンプルパルス２２
ａ（第２図（Ｃ）参照）とを受ける。

なお、画面表示許可信号発生回路１は、シリンダ制御系
とキャプスタン制御系とからそれぞれ対応する関係にあ
る信号を周期的に受けるので、ここでは、シリンダ制御
系の信号を中心に説明し、キャプスタン制御系のそれに
対応する信号については同じ数字の後に“ａ”を付して
その信号を示し、その説明を割愛する。

位相カウンタ３は、例えば、１０ビツトのカウンタであ
って、第２図の（ａ）に示す位相基準となる基準位相信
号２０を受けて、その立上がりでカウントを開始する。

この値のカウント状態をアナログの電圧値として示すの
が同図（ｂ）であり、これは、ゼロボルトから電源電圧
ＶＣＣまでの値を直線的に上昇するランプ電圧特性を持
つ台形波形２１となる。キャプスタン制御系の位相カウ
ンタ６も同様であり、その波形をかっこで２１ａとして
図（ｂ）に合わせて示す。

第２図（ｄ）に示す台形波区間パルス２３，２３ａは、
点線で示すようにこの台形波形２１（２１ａ）に対して
そのパルス幅が位相ロック状態を示す位相カウンタ３，
６のカウント値の範囲に一致するパルス幅に設定されて
いる。このパルス幅は、台形の傾斜部分全体に亙ってい
てもよい。

サンプルパルス発生回路４は、シリンダモータモータか
らその回転速度に対応する周波数の速度パルス（ＦＧｍ
パルス）とその位相パルス（ＰＧｍパルス）とを受けて
ＦＧｍパルスに同期シ、ＰＧｍパルスに位相が合い、か
つ、台形波区間パルス２３と同し周期のパルスをサンプ
ルパルスとして発生するものである。ここでは、このパ
ルスを、市直同期仁号の２倍の周期（３０Ｈｚ）のパル
ス信号を発生するＶＦＦ発生回路８の信号を受けてその
立−ヒかりタイミングに合わせて発生させる。このよう
にして発生させたサンプルパルスか第２図（Ｃ）に示ス
サンプルパルス２２である。

サンプルパルス発生回路７も前記のサンプルパルスと同
様にキャプスタンモータから得られる速度パルス（ＦＧ
ｃパルス）とその位相パルス（ＰＧｃパルス）とを受け
て前記ＶＦＦ発牛回路８に対応するコントロール信号発
生回路９から同様なパルスを受けてその立トがりて３０
Ｈｚの第２図（Ｃ）に示すようなサンプルパルス２２ａ
を発生スる。

これらサンプルパルス２２．２２ａ、！：台形波区間パ
ルス２３．２３ａとを受ける両像表示許可化１う・発生
回路１は、シリンダ制御系の位相ロック検出回路１０と
キャプスタン制御系の位相ロック検出信号１１と、これ
らからの位相ロック検出信号をそれぞれ受ける４段構成
（４ビツト）の７フトレンスタ１３，１４、Ａ　Ｎ　Ｉ
）回路１５ａ、１５ｂ。

１５ｃ、ＮＯＲ回路１６ａ、ＮＯＲ回路１６ｂ。

ＯＲ回路１６ｃ１そしてフリツプフロツプ（Ｆ／Ｆ）１
７とで構成されていて、フリ１．プフロ、プ１７に画面
表示許可４Ｍ号を発生する。

位相ロック検出回路１０．１１は、それぞれＡＮＤゲー
トで構成され、その出力がそれぞれソフトレジスタ１３
．１４の初段に入力される。この回路は、サンプルパル
ス２２　（２２ａ）にヨリ台形波区間パルス２３（２３
ａ）を検出して台形波区間パルス２３（２３ａ）がＨＩ
ＧＨレベル（以下“Ｈ”）のときにサンプル２３　（２
３ａ）か発生すると第２図（ｅ）に示すロック検出信号
２４（２４ａ）を発生する。

シフトレジスタ１３．１４は、前記のロック検出信号２
４．２４ａが発生しているときには、その初段に位相ロ
ック検出回路１０．１１から“Ｈ”の出力を受けてビッ
ト情報として“１”を記憶する。また、ロック検出信号
２４．２４ａが発生していないときには、ＬＯＷレベル
（以下“Ｌｏ”）の出力を受けてそれぞれのシフトレジ
スタ１３゜１４の初段に“０″のビット情報を記憶する
。初段に記憶された“１”、００”の情報は、それぞれ
、サンプルパルス２３．２３ａの発生ごとに順次に次段
にシフトされる。

その結果、はぼ完全に位相ロック状態に入っているとき
には、各サンプルパルス２３．２３ａの発生ごとにロッ
ク検出信号が発生し、それぞれのシフトレジスタ１３，
１４の４段の各段に記憶されたビットかすべて“１”に
なる。

シリンダモータ制御系のシフトレジスタ１３の各段の出
力は、ＡＮＤ回路１５ａに入力され、キャプスタンモー
タ制御系のシフトレジスタ１４の各段の出力は、ＡＮＤ
回路１５ｂに入力され、これらシフトレジスタ１３，１
４の各段のビットがすべて“１”になったとき、ＡＮＤ
回路１５ａ。

１５ｂの出力を受けるＡ　Ｎ　Ｉ）回路１５（・か“Ｈ
”の出力を発生する。言い換えれば、／リンダ制御系と
キャプスタン制御系のいずれもが位相ロック状態に入り
、それがシフトレジスタ１３及び１４の４段の記憶情報
をそれぞれ“１”に設定する程度に続いているときにＡ
ＮＤ回路１５　ａ、１５　ｂ＋１５ｃにより位相ロック
状態に入っていることを検出する。

これは、ここでは、各シフトレジスタ１３，１４が４段
構成であるので、サンプルパルス４周期分連続して位相
ロック検出期間が続いたことを意味する。この状態は、
位相ロック状態の入ってからほぼ位相ロック状態が安定
した状態になったときにあたる。もしも、シフトレジス
タ１３．１４の記憶ビットがすべて“１”になる以前に
おいてシリンダ制御系とキャプスタン制御系のいずれか
においてサンプル信号２３．２３ａにより一度でも位相
ロック検出がされないときには、言い換えれば、少し不
安定でロック検出状態かサンプル期間４周期続かずに、
−度でもそれが解除されたときには、ＡＮＤ回路１５ｃ
の出力に位相ロック状態検出信号は発生しない。

ＡＮＤ回路１５ｃに発生した位相ロック状態検出信号は
、フリップフロップ１７のＤ端子に加えられ、フリップ
フロ、プ１７において記憶される。

そして、フリップフロップ１７のＱ出力か画面表示許可
信号として出力端−ｉ′−１８から出力される。

これにより、−度、位相ロック状態検出信号が発生する
と、ノイズ等によりシフトレジスタ１３゜１４の各段の
１つの値が“０”に変化しても位相ロック状態の検出に
は影響を与えずに画面表示許可信号か発生し続ける。こ
れにより安定した画像表示ができる。

ここで、シリンダ制御系とキャプスタン制御系のいずれ
もが位相ロック状態に入ったこきを示すフリップフロッ
プ１７の記憶データは、ＮＯＲ回路ｌｅａ、１６ｂ、Ｏ
Ｒ回路１６ｃによりリセ。

トされる。ＮＯＲ回路ｌｅａ、１６ｂは、それぞれシフ
トレジスタ１３．１４の各段の出力を受け、ＯＲ回路１
６ｃは、ＮＯＲ回路１６ａと１６ｂの出力を受ける。そ
こで、シリンダモータ制御系あるいはキャプスタンモー
タ制御系のいずれかのシフトレジスタの各段に記憶され
るビットがすべて“Ｏ”のときにリセット信号がＯＲ回
路１８ｃから発生する。その結果、フリップフロップ１
７のデータかりセットされるのは、電源“ＯＮパ時点の
初期状態かあるいは比較的長期間に亙ってシリンダモー
タ制御系、キャプスタンモータ制御系のいずれかの制御
系の位相ロック状態が解除されたときになる。このよう
なときには、画面表示をしても乱れた画像しか得られな
いので、画面表示許可信号を解除すべき状態になる。

このように、４段のシフトレジスタを用いることにより
、位相ロック状態がある程度固定化し、安定した状態に
おいて即座に画面表示許可信号を発生させることができ
る。しかも、この画面表示許可信号は、シリンダ制御系
とキャプスタン制御系のいずれもが位相ロック状態に入
り、安定した直後に近い時点となるので、従来のように
それぞれが安定化するまでの十分な時間を確保すること
なく、短時間で画面表示許可信号を発生させ、即座に画
像表示することができる。

以ヒ説明してきたが、実施例では、ソフトレジスタ１３
．１４の段数は、４段構成としているか、これは、ビデ
オ機器の位相制御回路の特性に応して決定すればよ＜、
複数段のシフトレジスタが７リング制御系とキャプスタ
ン制御系の双方に設けられていればよい。

実施例では、台形波区間パルスをサンプルするサンプル
パルスは、ＦＧパルスに同期すせ、ＰＧの位相に合わせ
た所定の周波数の信号から生成しているか、これは、少
なくともＰＧパルスに同期し、その位相がパルスに適合
し、かつ、位相カウンタの周期と同じか、その整数倍の
周期のパルスであればよい。また、この発明では、この
ようなサンプルパルスによる位相ロック検出に限定され
るものではなく、シリンダモータ制御系及びキャプスタ
ンモータ制御系のそれぞれの位相制御回路から所定の周
期で位相ロック信号を得られればそれを利用してもよい
。このような場合は、所定の周期で位相ロック信号を受
ければよく、シフトレジスタの段数は、位相ロック信号
を得るこの場合の周期との関係で決定し、位相ロック状
態がほぼ完了した時点でロック状態検出信号を発生すれ
ばよい。

〔発明の効果］ 以１−の説明から理解できるようにこの発明にあっては
、／リンダモータ制御系及びキャプスタンモータ制御系
のそれぞれに対応してシフトレンスタを設けて、それぞ
れの７フトレジスタに位相ロック検出信号をフラグビッ
トとして所定の周期で記憶していき、全てのソフトレノ
スタの記憶ビ。

トが位相ロック検出信号発生状態を示しているときに画
面表示許可信号を発生するようにしているので、位相ロ
ック検出信号が複数回連続してｌされるほぼ安定した位
相ロック状態に入って即座に画面表示を行うことができ
る。

その結果、電源“ＯＮ”と同時にクイックスタートで画
面表示ができるビデオ機器が実現できる。

【図面の簡単な説明】

第１図は、この発明のビデオ機器の画面表示許可信号発
生回路をＶＴＲに適用した場合に一実施例のブロック図
、第２図は、その動作を説明するためのタイミングチャ
ートである。 １・・・画面表示許可信号発生回路、２・・・ンリンダ
制御系の位相制御回路、３，６・・・位相カウンタ、３
ａ、７ａ・・・台形波区間パルス、 ４・・・ンリンダ制御系のサンプルパルス発生回路、４
ａ、７ａ・・・サンプルパルス、 ５・・・キャプスタン制御系の位相制御回路。

Claims (1)

【特許請求の範囲】
1. （１）シリンダモータ位相制御系から第１の位相ロック
   検出信号を所定の周期で受けてそれをビット情報として
   記憶し、その周期に対応してシフトする第１のシフトレ
   ジスタと、キャプスタンモータ位相制御系から第２の位
   相ロック検出信号を所定の周期で受けてそれをビット情
   報として記憶し、その周期に対応してシフトする第２の
   シフトレジスタと、第１及び第２のシフトレジスタの各
   段に第１及び第２の位相ロック検出信号の前記ビット情
   報が記憶されたことを検出する検出回路と、この検出回
   路からの検出信号を記憶し、この検出信号に応じて画面
   表示許可信号を発生する記憶回路とを備えることを特徴
   とするビデオ機器の画面表示許可信号発生回路。