JPH0476262B2 - - Google Patents
Info
- Publication number
- JPH0476262B2 JPH0476262B2 JP60049629A JP4962985A JPH0476262B2 JP H0476262 B2 JPH0476262 B2 JP H0476262B2 JP 60049629 A JP60049629 A JP 60049629A JP 4962985 A JP4962985 A JP 4962985A JP H0476262 B2 JPH0476262 B2 JP H0476262B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- block
- circuit
- pattern
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000011159 matrix material Substances 0.000 claims description 25
- 238000006243 chemical reaction Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 12
- 230000000737 periodic effect Effects 0.000 description 3
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 1
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 1
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
Landscapes
- Image Processing (AREA)
- Editing Of Facsimile Originals (AREA)
- Facsimile Image Signal Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は画像の拡大又は縮小の少なくとも一方
を行うことができるようにした画像の拡大・縮小
装置に関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to an image enlarging/reducing device capable of enlarging or reducing at least one of an image.
（従来の技術）
画素密度変換方式により画像を拡大又は縮小す
る画像拡大・縮小方法として、従来からSPC法、
論理和法、９分割法、投影法等が知られている。(Prior art) As an image enlargement/reduction method for enlarging or reducing an image using a pixel density conversion method, the SPC method,
The logical sum method, 9-division method, projection method, etc. are known.
（発明が解決しようとする問題点）
これら従来方法の問題点としては、線部のツブ
レ或いはヌケが目立つという点が挙げられるが、
最大の問題点は、組織的デイザ法で表現した２値
化画像等のように周期構造のある中間調画像を拡
大・縮小する場合、モアレ縞が発生するというこ
とである。デイザマトリクスを用いて２値化処理
した画像は、使用したデイザマトリクスによつて
それぞれ異なつた特性を有しており、使用したデ
イザマトリクスの種類によつては、画像の拡大・
縮小には適していない特性のものもある。例え
ば、ベイヤ（Bayer）型デイザマトリクスを用い
て２値化処理した画像に対して縮小処理をした
り、集中型デイザマトリクスを用いて２値化処理
した画像に対して拡大処理をしたりすると画質の
劣化が目立つことにある。(Problems to be Solved by the Invention) Problems with these conventional methods include the fact that the lines are conspicuously blurred or missing.
The biggest problem is that moiré fringes occur when a halftone image with a periodic structure, such as a binarized image expressed by the systematic dither method, is enlarged or reduced. Images that have been binarized using dither matrices have different characteristics depending on the dither matrix used, and depending on the type of dither matrix used, image enlargement and
Some have characteristics that are not suitable for reduction. For example, you can perform reduction processing on an image that has been binarized using a Bayer dither matrix, or enlarge an image that has been binarized using a centralized dither matrix. This results in noticeable deterioration in image quality.
本発明はこの点に鑑みてなされたもので、その
目的は、周期構造のある２値化画像であつてもモ
アレ縞を生じることなく、容易に拡大・縮小を行
え高品質の拡大・縮小画像が得られる画像の拡
大・縮小方法を提供することにある。 The present invention has been made in view of this point, and its purpose is to easily enlarge/reduce images without causing moiré fringes, even for binarized images with a periodic structure, and to produce high-quality enlarged/reduced images. The object of the present invention is to provide a method for enlarging/reducing an image by which the image can be enlarged/reduced.
（問題点を解決するための手段）
上記問題点を解決する本発明は、拡大・縮小の
対象である２値化画像を複数画素からなるブロツ
クに分割し、各ブロツク内の黒画素数を求め、こ
れを各ブロツクの平均濃度値として出力する演算
手段と、該演算手段で求めた各ブロツクの平均濃
度値に対して、外部信号により選択された濃度変
換の処理を行い、各ブロツクについて新たな平均
濃度値を求める画像処理手段と、該画像処理手段
から出力された各ブロツクの新たな平均濃度値か
ら、外部信号から選択された階調パターンを用い
て、各ブロツクについてのマトリクスパターンを
作成し出力する画像作成手段と、該画像作成手段
から出力されたマトリクスパターンを、外部信号
に従つて、繰り返し又は間引き処理し、拡大・縮
小画像上の各ブロツクのパターンを作成すること
により、拡大・縮小画像を再構成する画像構成手
段と、前記画像処理手段に特定の濃度変換を選択
させるための信号を出力し、前記画像作成手段に
特定の階調パターンを選択させるための信号を出
力すると共に、前記画像構成手段に拡大・縮小倍
率に応じたマトリクスパターンの繰り返し又は間
引き処理を選択させる信号を出力する指示手段
と、を備えたことを特徴とするものである。(Means for Solving the Problems) The present invention, which solves the above problems, divides a binarized image to be enlarged or reduced into blocks each consisting of a plurality of pixels, and calculates the number of black pixels in each block. , a calculation means that outputs this as an average density value of each block, and a density conversion process selected by an external signal is performed on the average density value of each block obtained by the calculation means, and a new density value is calculated for each block. An image processing means for calculating an average density value, and a matrix pattern for each block is created from the new average density value of each block outputted from the image processing means, using a gradation pattern selected from an external signal. Enlarging/reducing the image by repeating or thinning the matrix pattern outputted from the image creating means and the image creating means according to an external signal to create a pattern for each block on the enlarged/reduced image. an image composition means for reconstructing an image; outputting a signal for causing the image processing means to select a specific density conversion; and outputting a signal for causing the image creation means to select a specific gradation pattern; The present invention is characterized by comprising an instruction means for outputting a signal that causes the image composition means to select repetition or thinning of the matrix pattern according to the enlargement/reduction magnification.
（実施例）
以下、図面を参照して本発明の実施例を詳細に
説明する。(Example) Hereinafter, an example of the present invention will be described in detail with reference to the drawings.
第１図は、本発明の一実施例を示す構成ブロツ
ク図である。図において、１は入力画像信号を２
値化する２値化回路、２は既に２値化された画像
マトリクスが格納されているメモリである。２値
化回路１としては、例えばデイザマトリクスを用
いて２値化する方式のものが用いられる。３は２
値化回路１又はメモリ２から出力される２値化画
像を複数画素からなるブロツクに分割し、各ブロ
ツク内の黒画素数を求め、これを各ブロツクの平
均濃度値として出力する演算回路（演算手段）、
４は該演算回路３の出力を受け、各ブロツクの平
均濃度値に対して、第１の指示回路５の出力信号
により選択された濃度変換の処理を行い、各ブロ
ツクについて新たな平均濃度値を求める画像処理
回路（画像処理手段）である。６は第１の指示回
路５に、濃度変換、階調パターン、倍率等に関す
る指示を与える操作パネルである。該操作パネル
６は、例えばキーボードとCRT表示部より構成
される。７は画像処理回路４から出力された各ブ
ロツクの新たな平均濃度値から、第１の指示回路
５の出力信号により選択された階調パターンを用
いて、各ブロツクについてのマトリクスパターン
を作成し出力する画像作成回路（画像作成手段）、
８は画像作成回路７から出力されたマトリクスパ
ターンを、第２の指示回路９からの指示に従つ
て、繰り返し又は間引き処理し、拡大・縮小画像
上の各ブロツクのパターンを作成することによ
り、拡大・縮小再像を再構成する画像再構成回路
（画像再構成手段）である。上記第１の指示回路
５（画像処理回路４に特定の濃度変換を選択させ
るための信号と、画像作成回路７に特定の階調パ
ターンを選択させるための信号を出力する）と、
指示回路９（画像再構成回路８に拡大・縮小倍率
に応じたマトリクスパターンの繰り返し又は間引
き処理を選択させる信号を出力する）とが、指示
手段を構成している。画像再構成回路８で再構成
された画像データは画像メモリ１０に格納され
る。このように構成された装置の動作を説明すれ
ば、以下の通りである。 FIG. 1 is a block diagram showing an embodiment of the present invention. In the figure, 1 is input image signal 2
A binarization circuit 2 is a memory in which a binarized image matrix is stored. As the binarization circuit 1, for example, one that performs binarization using a dither matrix is used. 3 is 2
An arithmetic circuit (arithmetic circuit) that divides the binarized image output from the digitization circuit 1 or memory 2 into blocks each consisting of a plurality of pixels, calculates the number of black pixels in each block, and outputs this as the average density value of each block. means),
4 receives the output of the arithmetic circuit 3, performs density conversion processing on the average density value of each block selected by the output signal of the first instruction circuit 5, and generates a new average density value for each block. This is the desired image processing circuit (image processing means). Reference numeral 6 denotes an operation panel for giving instructions regarding density conversion, gradation pattern, magnification, etc. to the first instruction circuit 5. The operation panel 6 includes, for example, a keyboard and a CRT display section. 7 creates and outputs a matrix pattern for each block from the new average density value of each block output from the image processing circuit 4, using the gradation pattern selected by the output signal of the first instruction circuit 5. image creation circuit (image creation means),
8 enlarges the matrix pattern output from the image creation circuit 7 by repeating or thinning it according to instructions from the second instruction circuit 9 to create a pattern for each block on the enlarged/reduced image. - An image reconstruction circuit (image reconstruction means) that reconstructs the reduced image. the first instruction circuit 5 (outputs a signal for causing the image processing circuit 4 to select a specific density conversion and a signal for causing the image creation circuit 7 to select a specific gradation pattern);
The instruction circuit 9 (which outputs a signal that causes the image reconstruction circuit 8 to select matrix pattern repetition or thinning processing according to the enlargement/reduction magnification) constitutes an instruction means. The image data reconstructed by the image reconstruction circuit 8 is stored in the image memory 10. The operation of the device configured as described above will be explained as follows.
２値化回路１は、第２図ロに示すような各画素
毎のマトリクスより構成されるオリジナルル画像
Ａを、第２図イに示すような４×４のデイザマト
リクスで２値化処理を行う。この結果、第２図ハ
に示すような２値化された画像マトリクスＢが得
られる。図の斜線領域が黒画素である。演算回路
３は、２値化回路１或いはメモリ２に格納されて
いる、第２図ハに示すような２値化画像マトリク
スデータを受けて、各ブロツク毎の黒画素数を演
算により求める。ここで、ブロツクとは、第２図
ハの太い実線で囲まれた領域をいい、図の例では
４×４で１つのブロツクを構成している。画像拡
大時のブロツク構造を低減するためには、ブロツ
クは小さい方が好ましく、図に示すように４×４
程度が好ましい大きさである。第３図ロは、この
ようにして得られた黒画素の数を示す図である。 The binarization circuit 1 binarizes the original image A, which is composed of a matrix for each pixel as shown in FIG. 2B, using a 4×4 dither matrix as shown in FIG. 2A. I do. As a result, a binarized image matrix B as shown in FIG. 2C is obtained. The shaded areas in the figure are black pixels. The arithmetic circuit 3 receives the binarized image matrix data as shown in FIG. Here, the term "block" refers to the area surrounded by the thick solid line in FIG. In order to reduce the block structure when enlarging an image, it is preferable that the block be small, and as shown in the figure, the block size is 4 x 4.
The degree is a preferable size. FIG. 3B is a diagram showing the number of black pixels obtained in this manner.
画像処理回路４は、演算回路３から第３図ロに
示すような各ブロツク毎の黒画素数データを受け
て他の数値に変換する演算処理を行う。演算処理
の方法としては、例えば、第３図ロに示す各ブロ
ツク毎の黒画素数を示すデータを平均濃度とみな
して、デイジタル演算を行う。画像処理回路４で
の濃度変換は、どのような濃度曲線を選択するか
を操作パネル６から指示回路５に指示し、指示回
路５が画像処理回路４にその濃度曲線を選択させ
ることによつて行う。濃度変換自体は、演算回路
３の出力及び指示回路５の出力をアドレス（入
力）としそのアドレスに格納されたデータを新た
な濃度値（出力）とするメモリ（ROM）で構成
したルツクアツプテーブル等を用いて、新しい濃
度値を得ることにより行う。濃度曲線として、例
えば第７図濃度曲線F1やF2のようなものを用い
れば、高濃度側若しくは低濃度側に階調数を多く
割り当てることができる。尚、上記ROMの代わ
りに関数発生器を用いて任意の濃度曲線を作れ
ば、多種の濃度変換を選択できるようになる。 The image processing circuit 4 receives black pixel number data for each block as shown in FIG. As a method of arithmetic processing, for example, data indicating the number of black pixels for each block shown in FIG. 3(b) is regarded as the average density, and digital calculation is performed. The density conversion in the image processing circuit 4 is performed by instructing the instruction circuit 5 from the operation panel 6 what kind of density curve to select, and the instruction circuit 5 instructing the image processing circuit 4 to select the density curve. conduct. The density conversion itself is performed using a lookup table, etc., configured with a memory (ROM) that uses the output of the arithmetic circuit 3 and the output of the instruction circuit 5 as addresses (inputs), and uses the data stored at those addresses as the new density value (output). This is done by obtaining a new concentration value using . If density curves such as the density curves F1 and F2 in FIG. 7 are used as density curves, a large number of gradations can be assigned to the high density side or the low density side. Note that if a function generator is used instead of the ROM described above to create an arbitrary density curve, a wide variety of density conversions can be selected.
画像処理回路４での濃度変換（階調変換）は、
その必要があると操作者が判断した場合に操作パ
ネル６から指示するもので、常に行うとは限らな
いものである。濃度曲線として入力データと出力
データが等しいものを選択すれば、実質的には濃
度変換がなされないことになる。 The density conversion (gradation conversion) in the image processing circuit 4 is as follows:
This is an instruction that is given from the operation panel 6 when the operator determines that it is necessary, and it is not always necessary to do so. If a density curve in which input data and output data are equal is selected, virtually no density conversion will be performed.
画像作成回路７は、このようにして得られた画
像処理回路４からの出力（各ブロツクの新たら平
均濃度値）を受け、指示回路５の出力信号により
選択された階調パターンを用いて、各ブロツクに
ついてのマトリクスパターンを作成し出力する。
この画像作成回路７の具体的処理は以下の通りで
ある。尚、ここでは、第１の指示回路５から画像
処理回路４に濃度変換は不要との指示が与えら
れ、演算回路３の出力がそのまま画像処理回路４
から出力された場合について述べる。画像作成回
路７は、各ブロツク毎に送られてくる画像処理回
路４の出力、即ち、第３図ロに示す各数値を平均
濃度とみなし、第３図イに示すような４×４のデ
イザマトリクスで２値化処理を行う。第１ブロツ
クB1を例にとると、その平均濃度は７である。
そこで、画像作成回路７は、第３図イに示すデイ
ザマトリクスの７と等しいか又はそれより小さい
値の画素のみ黒画素とする２値化変換を行い、そ
の結果を出力する。以上の操作を全ブロツクにつ
いて行う。第３図ハはこの変換結果を示す図であ
る。この画像作成回路７は、具体的には、画像処
理回路４の出力データをＸアドレスとして、Ｙア
ドレスを順次走査した時に、アドレスを１だけイ
ンクリメントするたび毎に、マトリクスの１列分
或いは１行分のパターンが出力されるように構成
されている。 The image creation circuit 7 receives the output from the image processing circuit 4 obtained in this way (the new average density value of each block), and uses the gradation pattern selected by the output signal of the instruction circuit 5 to Create and output a matrix pattern for each block.
The specific processing of this image creation circuit 7 is as follows. Note that here, the first instruction circuit 5 gives an instruction to the image processing circuit 4 that density conversion is not necessary, and the output of the arithmetic circuit 3 is directly sent to the image processing circuit 4.
Let's discuss the case where the output is from. The image creation circuit 7 regards the output of the image processing circuit 4 sent for each block, that is, each numerical value shown in FIG. Perform binarization processing using Zamatrix. Taking the first block B1 as an example, its average density is 7.
Therefore, the image creation circuit 7 performs binarization conversion to convert only pixels having a value equal to or smaller than 7 in the dither matrix shown in FIG. 3A into black pixels, and outputs the result. Perform the above operations for all blocks. FIG. 3C is a diagram showing the result of this conversion. Specifically, when the output data of the image processing circuit 4 is used as an X address and Y addresses are sequentially scanned, each time the address is incremented by 1, the image forming circuit 7 scans one column or one row of the matrix. It is configured so that a pattern of minutes is output.
画像再構成回路８は、画像作成回路７から送ら
れてくる１列分或いは１行分のパターンを、第２
の指示回路９からの指示によつて１画面分の画像
を再構成する。例えば、、拡大画像を得る場合に
は同一の列パターン（又はパターン）を必要な数
だけ繰り返し、縮小画像を得る時には一部の列パ
ターン（又は行パターン）の間引き処理を行つ
て、画像の再構成を行う。この時、画像拡大時の
列パターン（又は行パターン）の画面上の繰り返
し開始位置及び終了位置、画像縮小時の列パター
ン（又は行パターン）の割当位置は第２の指示回
路９から画像構成回路８に与えられる。画像再構
成回路８で再構成された１画面分の画像パターン
は、画像メモリ１０に格納される。格納された拡
大画像或いは縮小画像は、必要に応じて取出され
画像処理される。 The image reconstruction circuit 8 converts the pattern for one column or one row sent from the image creation circuit 7 into a second
An image for one screen is reconstructed according to instructions from the instruction circuit 9. For example, when obtaining an enlarged image, the same column pattern (or pattern) is repeated as many times as necessary, and when obtaining a reduced image, some column patterns (or row patterns) are thinned out and the image is regenerated. Perform configuration. At this time, the repetition start and end positions of the column pattern (or row pattern) on the screen when enlarging the image, and the allocation position of the column pattern (or row pattern) when reducing the image are determined from the second instruction circuit 9 to the image composition circuit. given to 8. The image pattern for one screen reconstructed by the image reconstruction circuit 8 is stored in the image memory 10. The stored enlarged or reduced image is retrieved and subjected to image processing as necessary.
第４図は、画像処理回路４、画像作成回路７、
画像再構成回路８及び第２の指示回路９で構成さ
れる画像処理回路部の具体的構成を示す電気回路
図である。演算回路３（第１図参照）によつて計
数された黒画素数は閾値格納ROM１１に入力さ
れる。この閾値格納ROM１１は、前述の画像処
理回路４及び画像作成回路７の機能を兼ね備えた
もので、ここへのアドレス信号である閾値選択信
号（指示回路５から出力される）によつて、特定
の濃度曲線と階調パターンの双方が選択され、濃
度変換されたマトリクスパターンのデータが、別
途入力されるクロツクCLKによつて順次出力さ
れ、RAM１２（画像再構成回路８に相当する）
に格納される。該RAM１２には、アドレス設定
ROM１３（指示回路９に相当する）からアドレ
スが与えられる。アドレス設定ROM１３には、
倍率信号、行カウンタ１４出力及び列カウンタ１
５出力が与えられており、該アドレス設定ROM
１３は、これら信号を受けて、RAM１２に入力
信号に対応したアドレスを与える。行カウンタ１
４には第１のクロツクCLK１が与えられ、列カ
ウンタ１５には第２のクロツクCLK２が与えら
れ、これらカウンタの出力がアドレスとしてアド
レス設定ROM１３に与えられる。 FIG. 4 shows an image processing circuit 4, an image creation circuit 7,
FIG. 2 is an electric circuit diagram showing a specific configuration of an image processing circuit section including an image reconstruction circuit 8 and a second instruction circuit 9. FIG. The number of black pixels counted by the arithmetic circuit 3 (see FIG. 1) is input to the threshold storage ROM 11. This threshold value storage ROM 11 has the functions of the image processing circuit 4 and the image creation circuit 7 described above, and a specific Both the density curve and the gradation pattern are selected, and the data of the density-converted matrix pattern is sequentially outputted by a separately inputted clock CLK, and then sent to the RAM 12 (corresponding to the image reconstruction circuit 8).
is stored in The RAM12 has address settings.
An address is given from the ROM 13 (corresponding to the instruction circuit 9). In the address setting ROM 13,
Magnification signal, row counter 14 output and column counter 1
5 outputs are given, and the corresponding address setting ROM
13 receives these signals and provides the RAM 12 with an address corresponding to the input signal. row counter 1
A first clock CLK1 is applied to the column counter 15, a second clock CLK2 is applied to the column counter 15, and the outputs of these counters are applied as an address to the address setting ROM 13.
アドレス設定ROM１３は、倍率信号を受けて
画像拡大処理を行うのか、画像縮小処理を行うの
かを判断する。アドレス設定ROM１３には、画
像拡大モード、画像縮小モードに応じたデータが
予め格納されており、該アドレス設定ROM１３
はその何れであるかを確認すると、アドレス設定
ROM１３は内蔵している対応した数値データを
アドレスとして出力し、RAM１２に与えるよう
なつている。 The address setting ROM 13 receives the magnification signal and determines whether to perform image enlargement processing or image reduction processing. The address setting ROM 13 stores data corresponding to the image enlargement mode and the image reduction mode in advance, and the address setting ROM 13
If you check which one is, the address setting
The ROM 13 is designed to output corresponding numerical data contained therein as an address and provide it to the RAM 12.
一方、RAM１２には、黒画素数と閾値パター
ンによつて決まるｎ×ｎ（ｎは整数）のパターン
が格納されており、閾値格納ROM１１の出力
と、アドレス設定ROM１３の出力をそれぞれ
行・列指定アドレスとして受け、対応する番地に
格納されているデータを順次出力する。即ち、前
述したように、画像拡大時には、同一のデータを
複数回連続して出力し、画像縮小時には幾つかの
アドレスをスキツプして乃至は一部データを無視
して出力する。このようにして出力された画像デ
ータは、画像メモリ１０に順次格納され、１画面
分の拡大画像或いは縮小画像として再構成され
る。 On the other hand, the RAM 12 stores an n×n (n is an integer) pattern determined by the number of black pixels and the threshold pattern, and specifies the row and column for the output of the threshold storage ROM 11 and the address setting ROM 13, respectively. It receives the data as an address and sequentially outputs the data stored at the corresponding address. That is, as described above, when enlarging an image, the same data is output multiple times in succession, and when reducing an image, some addresses are skipped or some data is ignored and output. The image data thus output is sequentially stored in the image memory 10 and reconstructed as an enlarged or reduced image for one screen.
第５図は、原画像を3/4倍に縮小する時の画像
の再構成の説明図である。図中に示してあるパタ
ーンは、画像作成回路７で作成されたパターンを
示している。第６図は、第３図ハに示すマトリク
スに基づいて再構成した画像例を示す図である。
第６図イは5/4倍の拡大画像例を、第６図ロは3/4
倍の縮小画像例を示す図である。 FIG. 5 is an explanatory diagram of image reconstruction when reducing the original image by 3/4 times. The patterns shown in the figure are those created by the image creation circuit 7. FIG. 6 is a diagram showing an example of an image reconstructed based on the matrix shown in FIG. 3C.
Figure 6 A shows an example of a 5/4 times enlarged image, and Figure 6 B shows an example of a 3/4 magnified image.
It is a figure which shows the example of a reduced image of 2 times.
（発明の効果）
以上詳細に説明したように、本発明によれば、
拡大・縮小の対象である２値化画像がどのような
デイザマトリクスを用いて２値化処理した画像で
あつても、指示手段により、所望の濃度変換や階
調パターンの選択に関する指示を与え、目的の拡
大或いは縮小に最適な特性の２値化画像であつて
濃度も適切な２値化画像に変換し、これを拡大或
いは縮小することができるため、周期構造のある
２値化画像であつてもモアレ縞を生じることな
く、容易に高品質の拡大・縮小画像を得ることが
できる。(Effects of the Invention) As explained in detail above, according to the present invention,
No matter what kind of dither matrix the binarized image to be enlarged/reduced is an image that has been binarized, the instruction means can give instructions regarding desired density conversion and gradation pattern selection. , it is possible to convert a binarized image into a binarized image with the optimum characteristics for the purpose of enlarging or reducing the density, and to enlarge or reduce it, so it is possible to convert the image into a binarized image with a periodic structure. High quality enlarged/reduced images can be easily obtained without causing moiré fringes.
第１図は本発明の一実施例を示す構成ブロツク
図、第２図は２値化の説明図、第３図は数値変換
の説明図、第４図は画像処理回路部の具体的構成
例を示す図、第５図は画像縮小時の画像再構成の
説明図、第６図は再構成された画像例を示す図、
第７図は濃度曲線の一例を示す図である。
１……２値化回路、２……メモリ、３……演算
回路、４……画像処理回路、５，９……指示回
路、６……操作パネル、７……画像作成回路、８
……画像再構成回路、１０……画像メモリ、１１
……閾値格納ROM、１２……RAM、１３……
アドレス設定ROM、１４……行カウンタ、１５
……列カウンタ。
Fig. 1 is a configuration block diagram showing an embodiment of the present invention, Fig. 2 is an explanatory diagram of binarization, Fig. 3 is an explanatory diagram of numerical conversion, and Fig. 4 is a specific configuration example of the image processing circuit section. 5 is an explanatory diagram of image reconstruction during image reduction, and FIG. 6 is a diagram illustrating an example of a reconstructed image.
FIG. 7 is a diagram showing an example of a density curve. DESCRIPTION OF SYMBOLS 1...Binarization circuit, 2...Memory, 3...Arithmetic circuit, 4...Image processing circuit, 5, 9...Instruction circuit, 6...Operation panel, 7...Image creation circuit, 8
...Image reconstruction circuit, 10...Image memory, 11
...Threshold storage ROM, 12...RAM, 13...
Address setting ROM, 14... line counter, 15
...column counter.
Claims (1)
素からなるブロツクに分割し、各ブロツク内の黒
画素数を求め、これを各ブロツクの平均濃度値と
して出力する演算手段と、 該演算手段で求めた各ブロツクの平均濃度値に
対して、外部信号により選択された濃度変換の処
理を行い、各ブロツクについて新たな平均濃度値
を求める画像処理手段と、 該画像処理手段から出力された各ブロツクの新
たな平均濃度値から、外部信号により選択された
階調パターンを用いて、各ブロツクについてのマ
トリクスパターンを作成し出力する画像作成手段
と、 該画像作成手段から出力されたマトリクスパタ
ーンを、外部信号に従つて、繰り返し又は間引き
処理し、拡大・縮小画像上の各ブロツクのパター
ンを作成することにより、拡大・縮小画像を再構
成する画像構成手段と、 前記画像処理手段に特定の濃度変換を選択させ
るための信号を出力し、前記画像作成手段に特定
の階調パターンを選択させるための信号を出力す
ると共に、前記画像再構成手段に拡大・縮小倍率
に応じたマトリクスパターンの繰り返し又は間引
き処理を選択させる信号を出力する指示手段と、
を備えたことを特徴とする画像の拡大・縮小装
置。[Scope of Claims] 1. An operation that divides a binarized image to be enlarged or reduced into blocks each consisting of a plurality of pixels, calculates the number of black pixels in each block, and outputs this as the average density value of each block. means; image processing means for performing a density conversion process selected by an external signal on the average density value of each block obtained by the calculation means to obtain a new average density value for each block; an image creating means for creating and outputting a matrix pattern for each block using a gradation pattern selected by an external signal from the new average density value of each block output from the means; an image composition means for reconstructing an enlarged/reduced image by repeating or thinning out the matrix pattern according to an external signal and creating a pattern for each block on the enlarged/reduced image; outputting a signal for causing the means to select a specific density conversion; outputting a signal for causing the image creation means to select a specific gradation pattern; Instructing means for outputting a signal for selecting repetition or thinning of the matrix pattern;
An image enlarging/reducing device characterized by comprising:
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60049629A JPS61208363A (en) | 1985-03-12 | 1985-03-12 | Picture magnifying and reducing device |
| US06/813,050 US4783838A (en) | 1984-12-26 | 1985-12-24 | Image processing method and apparatus therefor |
| DE19853546136 DE3546136A1 (en) | 1984-12-26 | 1985-12-27 | IMAGE PROCESSING METHOD AND DEVICE |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60049629A JPS61208363A (en) | 1985-03-12 | 1985-03-12 | Picture magnifying and reducing device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5282689A Division JPH07108013B2 (en) | 1993-11-11 | 1993-11-11 | Image enlargement / reduction device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61208363A JPS61208363A (en) | 1986-09-16 |
| JPH0476262B2 true JPH0476262B2 (en) | 1992-12-03 |
Family
ID=12836511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60049629A Granted JPS61208363A (en) | 1984-12-26 | 1985-03-12 | Picture magnifying and reducing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61208363A (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63102471A (en) * | 1986-10-17 | 1988-05-07 | Ricoh Co Ltd | Multilevel image recording method |
| JP3925211B2 (en) | 2002-01-23 | 2007-06-06 | コニカミノルタホールディングス株式会社 | Multifunction machine and image processing method and program thereof |
| JP2010009589A (en) * | 2008-06-26 | 2010-01-14 | Toshiba Corp | Image recognition device, image reader, and image recognition method for image recognition device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52120626A (en) * | 1976-04-02 | 1977-10-11 | Toshiba Corp | Vedeo information processing unit |
| JPS5859666A (en) * | 1981-10-06 | 1983-04-08 | Oki Electric Ind Co Ltd | Picture image processor |
| JPS58161588A (en) * | 1982-03-19 | 1983-09-26 | Matsushita Electric Ind Co Ltd | Production of half tone picture |
| JPS5939170A (en) * | 1982-08-27 | 1984-03-03 | Fujitsu Ltd | Interleaving system of image data with dither method |
-
1985
- 1985-03-12 JP JP60049629A patent/JPS61208363A/en active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52120626A (en) * | 1976-04-02 | 1977-10-11 | Toshiba Corp | Vedeo information processing unit |
| JPS5859666A (en) * | 1981-10-06 | 1983-04-08 | Oki Electric Ind Co Ltd | Picture image processor |
| JPS58161588A (en) * | 1982-03-19 | 1983-09-26 | Matsushita Electric Ind Co Ltd | Production of half tone picture |
| JPS5939170A (en) * | 1982-08-27 | 1984-03-03 | Fujitsu Ltd | Interleaving system of image data with dither method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61208363A (en) | 1986-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4783838A (en) | Image processing method and apparatus therefor | |
| DE69615075T2 (en) | Image processing device for performing a random mask process | |
| JPH03185969A (en) | Half-tone treatment of input picture element and conversion of image signal | |
| JPH113420A (en) | Digital halftone processing using sequenced base tone | |
| JPH0666877B2 (en) | Method and apparatus for recording semi-halftone images | |
| JPH0622123A (en) | Half-tone mask for digital image and its formation method | |
| US5134668A (en) | Masked combinations of video slices for computer display | |
| JPH0476262B2 (en) | ||
| JPH0793531A (en) | Picture processor | |
| JP3539552B2 (en) | Image processing device | |
| JPH07108013B2 (en) | Image enlargement / reduction device | |
| JPS6397067A (en) | Dot forming method | |
| JPH03247165A (en) | Picture processing unit | |
| JPH0564000A (en) | Method for compressing and expanding image data | |
| JPS58215167A (en) | Method and device for processing picture signal | |
| JPH0779420B2 (en) | Image processing device | |
| JPH0431466B2 (en) | ||
| JPH03236097A (en) | Method and device for image display | |
| JP2974596B2 (en) | Color image processing equipment | |
| JPS6135073A (en) | Picture processing system | |
| JPH0962250A (en) | Image working device and method | |
| JPH0413882Y2 (en) | ||
| JPH0793683B2 (en) | Image data conversion method for halftone image | |
| JPH06324672A (en) | Picture processor | |
| JPH07177347A (en) | Image processor |