JP2974596B2 - Color image processing equipment - Google Patents

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は画像処理方法に関す
る。 【０００２】 【従来の技術】カラー画像に画像編集をおこなう画像処
理装置は従来から知られている。しかしながら、カラー
画像はデータ量が大きいため膨大な処理時間が生じる。
特に、ディスプレーにカラー画像データを表示しながら
対話的に編集処理を行なう場合、この処理時間の問題は
操作者にとって重要な問題である。 【０００３】 【発明が解決しようとする課題】従来の色変換処理は読
み取り時に用いるフィルタと可視像を形成する色材色の
組み合わせを変えることにより行なっていた。 【０００４】編集処理には色変換・色補正等の色処理も
あれば、画像の位置補正等のレイアウト処理もある 【０００５】このようなさまざまな編集処理を行なう画
像処理方法において、処理時間を好適に削減することが
求められている。 【０００６】本発明は、それぞれの編集処理に好適な編
集方法を用いることで処理時間を低減したうえ、良好な
画像プリントを実現する画像処理方法を提供することを
目的とする。 【０００７】 【課題を解決するための手段】本発明は上述の課題を解
決することを目的とし、 レイアウト処理及び色修正処
理を行なう画像処理方法であって、間引かれた画像デー
タを得て、ディスプレー上でレイアウト処理を行い、該
レイアウト処理に応じたパラメータを記憶し、ディスプ
レー用のイメージメモリへ前記間引きを行なっていない
画像データを転送し、ＬＵＴを用いて、該間引きを行な
っていない画像データを前記ディスプレーに表示しなが
ら色修正処理を行い、操作者が所望のカラー画像時の色
データをＬＵＴに記憶し、前記記憶されたＬＵＴを用い
て色補正処理をおこなった色補正後のカラー画像を、前
記レイアウトパラメータを用いてレイアウト処理を行う
ことを特徴とする。 【０００８】 【発明の実施の形態】図１は本発明の実施例で、１は原
稿を高精細、多値（２ビット以上のデジタル値）で読み
とるリーダ、２は画像データを符号化する圧縮器、３は
符号化された原稿データまたは処理され、更に次の処理
の原稿となるためのデータを一時蓄える大容量メモリ、
４は３から読み出されたラスタ状の入力画像データを編
集加工するパイプライン化された特殊な編集プロセサ、
５は処理結果を蓄えるランダムアクセスイメージメモ
リ、６は符号化されたデータを高精細多値データに復号
する復号器、７は高精細多値データを画像として出力す
るプリンタ、８は全体を制御し、また画像データに細か
な処理を行なうＣＰＵ、９は符号化されたデータをＣＲ
Ｔ１０に出力するＣＲＴインタフェース、１０はカラー
ＣＲＴ、１１はリーダ１の信号を標準カラー信号に変換
する変換器、１２は標準カラー信号をプリンタ７に対す
る信号に変換する変換器である。データフロー上、編集
プロセサ４の前段に復号器６、後段に圧縮器２が置かれ
ているので、編集プロセサ４は、高精細、多階調の画素
データを直接扱うことができ、きめ細かな編集処理をす
ることが可能である。一方、この編集プロセサはラスタ
順に入力される画像データについて処理をするプロセサ
なので、大容量メモリ３には高価なランダムアクセスメ
モリを使う必要がなく、たとえばハードディスクを用い
ることも可能であり、またはメモリ３は用いず、リーダ
による入力データを圧縮せず直接編集プロセサに入力す
ることも可能になっている。ハードディスク等のメモリ
を用いた場合、データは数分の一の量に圧縮されている
ので、メモリの転送スピードは低速なものでも全体のパ
フォーマンスを上げることが出来る。 【０００９】以下、編集プロセサ４内で行なう処理につ
いて説明する。図２は編集プロセサの構成例で３０１は
アフイン変換、遠近画法的変換を行なうアフインプロセ
サ、３０２は任意の色を指定し、他の色に変換する色変
換プロセサ３０３は画像をマスクにより切り抜きし合成
編集するマスク合成プロセサ、３０４は合成される下地
の画像をイメージメモリ５から読み出し、復号器６によ
り復号し、一時保存し、かさね合わせる画像データを書
き込み結果画像の一時保存をする合成データバッファ、
３０５はスムージング、エッジ強調等の空間フィルタ処
理を行なう空間フィルタプロセッサ、３０６は自由形状
の重ね合わせを可能にするために用いるマスク形状記憶
部、３０７はＣＰＵ８により空間フィルタ３０５に指令
されるかデータ転送された空間フィルタカーネルマトリ
クス、３０８は色変換用ＬＵＴでＣＰＵ８から指令され
るか、データ転送される。３０９はマスク形状を指定す
るマスク形状指定部で、簡単な形状のマスクの場合はマ
スク形状記憶部３０６を用いずに論理回路でマスク発生
をすることが可能であるように構成される。このマスク
形状指定部３０９によるマスクデータは、３０２の色変
換プロセサに入力し、特定領域の色変換を可能にするこ
ともできる。図２に於いて、復号器６によって復号され
たラスタ状画像データは空間フィルタプロセサ３０５に
より前処理されて、アフイン変換プロセサ３０１で、変
倍，回転，透視図法的処理等が施される。アフイン変換
処理された画像データは色変換プロセサ３０２で色変換
され、マスク合成プロセサ３０３で切りぬきの処理をさ
れ、合成データバッファ３０４上で、先に復号器６で復
号されていた下地の画像と合成される。合成された画像
は空間フィルタプロセサ３０５で後処理をされ、圧縮器
６で符号化された後イメージメモリ５に記憶される。こ
こで、２つの空間フィルタはどちらか、あるいは２つ共
省略することも可能であり、また、各プロセサの処理順
序も一通りではない、例えば、色変換プロセサはアフイ
ン変換プロセサ３０１の前に置き、復号器６の直後に配
置すれば、アフイン変換プロセサ３０１で行なわれる再
サンプリングによるノイズを低減できる。また、空間フ
ィルタプロセサ３０５はアフイン変換プロセサの再サン
プリングと同時に行なわれる構成も可能である。 【００１０】次にアフイン変換プロセサによる処理につ
いて説明する。 【００１１】アフイン変換では画像の拡大・縮小・移動
・回転を行なう。 【００１２】入力画像のもつ入力メモリ上でのアドレス
を（ｘ_s ，ｙ_s ）とし、主走査方向縮倍率をα、副走査
方向の縮倍率をβ、回転角をφ、回転の中心座標を（ｘ
_c ，ｙ_c ）、主走査方向への移動量をｘｍ、副走査方向
への移動量をｙｍとした時、出力メモリでのアドレス
（ｘ_D ，Ｙ_D ）とすると、次のような関係式が成立す
る。 【００１３】 【外１】 【００１４】ｘ_s ，ｙ_s が与えられると，に従って
ｘ_D ，ｙ_D を求めてゆく。これは例えば図３のような構
成で実現できる。以下、図３に従って説明する。ｘ_D を
式に従って求めてゆく場合は、初期値オフセット（直
流分）分を初期値としてレジスタ３１にセットする。ま
た、副走査同期増分値および主走査同期増分値を各々当
該レジスタ３２，３７にセットする。この一連の値のセ
ットは、縮倍率・回転角に応じてＣＰＵにより実行され
る。図４は、図３の回路のページ同期信号と副走査同期
信号と主走査同期信号の関係を示すタイミングチャート
である。ページ同期信号が立ち下がることにより副走査
同期信号の発生が開始されページ内に存在する走査線数
分だけ発生する。副走査同期信号の立ち下がりにより主
走査同期信号が発生し、走査線内に存在するデータ数分
だけ発生する。これらの信号は、図示しない同期信号発
生回路によって発生される。ページ同期信号がＬｏｗレ
ベルの間３３の選択器は、３１の初期値レジスタの保持
する値を出力する。３４の加算器は副走査同期信号の立
ち下がりにより加算が実行される。３４の出力は副走査
ラッチ同期によって３５にラッチされる。また、３６は
副走査同期信号がＬｏｗレベルである間は、３５の出力
を出力する。３８の加算器は、３６の出力と、３７の主
走査同期増分値を主走査同期信号の立ち下がりにより加
算が実行され、その出力は、主走査同期信号の立ち下が
りにより３９にラッチされる。ラッチ３５は、走査線の
先頭のデータが対応する出力側のアドレスを保持し、ラ
ッチ３９は走査線内の各データの対応する出力側のアド
レスを与える。ｙ_D に関しても式に従って全く同様に
求めることが可能である。 【００１５】かくして求めたアドレスは、ｃｏｓφ，ｓ
ｉｎφ等が一般には無理数であるため、無理数となる。
実機上では、十分なビット数をもつ少数となる。この少
数アドレスの近傍の整数アドレスを出力アドレスとして
定める。（ｘ_D ，ｙ_D ）を中心として、主走査方向にα
（｜ｓｉｎφ｜＋｜ｃｏｓφ｜）の巾、副走査方向にβ
（｜ｓｉｎφ｜＋｜ｃｏｓφ｜）の巾を持つ領域内に存
在する整数アドレスに対し、各々、逆変換を行なう。こ
の整数アドレスを（Ｘ_D ，Ｙ_D ）とすると、（Ｘ_D ，Ｙ
_D ）に対応する入力データ側のアドレスを（Ｘ_s ，Ｙ
_s ）とした時 【００１６】 【外２】という関係式が成立する。 【００１７】上式を図５に示す回路で逐次求めてゆく。
図６は、図５の信号のタイミングチャートである。初期
値オフセット（直流分）及び主走査同期増分値、副走査
同期増分値は、ＣＰＵによりあらかじめそれぞれ５７，
５１，５２のレジスタにセットされているものとする。
また、Ｘ_D ，Ｙ_D に変化があった際には、図示しない回
路（例えば１クロック前の値を保持するレジスタと現ク
ロックの値とを比較する比較器とで構成される）によ
り、各々５３及び５４のゲートをＯＮ，ＯＦＦするゲー
ト信号がＬｏｗとなる。この時ゲートは各々独立に５１
及び５２の値を出力し、それ以外ではＬｏｗレベル、即
ち５０を出力する。主走査同期信号の立ち下がりにより
５５の加算器が加算を実行し、その出力を主走査同期信
号の立ち上がりにより５６にラッチする。また副走査同
期信号がＬｏｗのレベルの間は、５９は、５７のレジス
タに保持された値を出力する。そうでない時は５８の加
算器の値を出力する。５０のラッチは、主走査同期の立
ち上がりで、５９の出力を保持する。５８の加算器は、
主走査同期の立ち下がりで５０の保持する値と５６の保
持する値との加算を実行するものである。 【００１８】かくして得られたＸ_s ，Ｙ_s は、ｘ_D ，ｙ
_D 同様、一般には無理数であり、実機では少数で表現さ
れる。この値を四捨五入して得られる値をもって、出力
すべきデータの入力側アドレスとする。図７，図８がソ
ース側とディスティネーション側とのアドレスの対応を
示している。正方格子がディスティネーション側のアド
レス格子を示しており、正方形の中心が整数アドレスで
ある。平行四辺形の格子がソース側のアドレス格子を示
しており、平行四辺形の中心が整数アドレスである。図
７のｌ，ｍで与えられる長方形がｘ_D ，ｙ_D を中心とす
る領域であり、Ａ，Ｂが出力されるべきディスティネー
ションアドレスである。図８に示すようにａが、Ａの出
力として決定される。ここで、図５で示す回路は、ｌ×
ｍの面積中に入る最大の出力格子数分だけ存在し、各々
並列に動作する。また、入力側に図９に示すように４本
の走査線バッファをもち、１本のバッファにデータを入
力中に、他の３本のバッファに入力済のデータをもって
前記処理を行なう。データは前述の符号化されたデータ
が走査データとして入力され、データの順に入力のアテ
ドレス定まっている。かくして、入出力のアドレスの対
応づけを行ない、アフイン変換を実現する。 【００１９】次に色変換プロセスについて説明する。 【００２０】色変換プロセッサ３０２は特定色の抽出、
変換が可能な構成になっている。というのは色成分例え
ばＲ，Ｇ，Ｂ（Ｙ，Ｉ，Ｑ）各成分に対する独立の算術
演算のみならず成分毎又は３成分結合のＬＵＴ（Ｌｏｏ
ｋ Ｕｐ Ｔａｂｌｅ）演算ができる事を示している。
この演算の実施例を図１０に示す。入力される色信号３
００すなわちＹ，Ｃ₁ ，Ｃ₂ （Ｒ，Ｇ，Ｂ）は信号変換
器３１３により色変換ＬＵＴに適した信号３１０に変換
される。これは色の３成分結合された信号であり、ＬＵ
Ｔの容量を減らす目的及び例えばマンセル表示系計測量
を用いてＬＵＴの入力、出力を直感的に理解しやすい信
号にすることを目的とするもので、全体の系でこの信号
を用いないのはカラー画像処理の他のシステムとのイン
タフェース及び処理法の共通化を図るためである。信号
３１０はＣＰＵ８により指定された色変換ＬＵＴ３０８
により色変換され信号３１１となる。この信号３１１と
３１０の表色系は同じ系であり、このＬＵＴは表色系の
変換ではなく、色の変換を目的としている。この信号３
１１は信号変換器３１４により成分分離型の信号３１２
に変換される。この信号３１２は信号３００と同じ表色
系を用いた信号であるのが普通で、すなわち量子化によ
る誤差をのぞいて信号変換器３１３と３１４は逆変換を
行なうものである。以上は色の成分結合型色変換を行な
うとき、ＬＵＴの容量を減じ、直感的な変換を行なうた
めで、視覚的にはともかく信号的には劣化する場合があ
る。３成分結合の色変換ＬＵＴの容量はＲ，Ｇ，Ｂ各成
分８ｂｉｔ入力、８ｂｉｔ出力とすると４８Ｍｂｙｔｅ
にもなるが、信号変換器３１３，３１４はＬＵＴで構成
しても１／２程度になり、かつ固定の変換なので論理回
路で構成する方法もある。次に色変換についての別の実
施例を説明する。図１１は色変換の第２の実施例で、色
変換ＬＵＴは各色成分毎に分離された構成となってい
る。この構成で特定色の抽出、変換をする方法を説明す
る。特定色変換は２つの段階で実現する。第１段階では
色変換を行なうべき画素の抽出を行なう。すなわち色変
換ＬＵＴ３１５，３１６，３１７を２値出力とし、ＬＵ
Ｔの出力３１９，３２１，３２３を論理回路３２４の入
力とし、その出力３２８をマスク形状記憶３０６に記憶
し、色変換すべき画素の位置情報を保存する。次に第２
の段階ではＣＰＵ８により色変換ＬＵＴ３１５，３１
６，３１７を選択しなおし、または書き換え、変換用の
ＬＵＴにする。さらに信号３１８，３２０，３２２と同
期して、マスク形状記憶３０６より色変換の許可信号３
２７，３２６，３２５を読み出し、３２７，３２６，３
２５がそれぞれＯＮのときＬＵＴ出力を出力信号として
出力する。ＯＦＦのときは入力信号をそのまま出力す
る。この実施例によればマスク形状記憶を付加するとい
う簡単な構成で画像の特定色変換を行なうことができ、
大規模なＬＵＴを使う必要がない。また、第３の実施例
は、１色のＬＵＴを色抽出用と色変換用の２種設けてい
る。第３の実施例を図１２に示す。図１２において、３
２９，３３０，３３１は色抽出用ＬＵＴであり、信号３
１８，３２０，３２２が変換すべき特定色である時、信
号３３５，３３６，３３７が真になるように構成してあ
る。信号３３５，３３６，３３７は論理回路３３２によ
って演算され、マスク形状記憶部３０６の出力信号３３
４と共に論理回路３３３により演算されて信号３３９と
なり、色変換ＬＵＴ３１５，３１６，３１７に入力さ
れ、信号３１９，３２１，３２３にＬＵＴ３１５，３１
６，３１７の出力を出力するか、入力信号３１８，３２
０，３２２をそのまま出力するかを決める。この実施例
によれば、マスク形状記憶３０６は色変換を行なう領域
をただ１回指定するだけでよく、色変換は実時間処理さ
れる。ＬＵＴ３１５，３１６，３１７，３２９，３３
０，３３１は図示していないＣＰＵ８によって書き換え
る事が可能である。以上の実施例においては、ＬＵＴを
書き換えたり指定し直したりすることによって、複数回
の処理を行ない、求める色変換を行なう方法が考えられ
る。また、第２、第３の実施例では色抽出の際のＬＵＴ
出力を真偽２値に限定をしていたが、これも３値以上の
状態を出力し、一度に可能な色変換を複雑なものにする
ことも考えられる。 【００２１】次にマスク合成処理について説明する。 【００２２】マスク合成プロセサ３０３は、マスク形状
記憶部３０６からの信号、あるいはＣＰＵにより指定さ
れた図示しない形状発生器を含んだ、マスク形状指定部
３０９により指定される信号にしたがって下地の画像の
他に画像を重ね合わせる事を目的としたプロセサであ
る。ここで行なわれる編集処理は、矩形等の単純な形に
切りぬかれた画像を下地に貼りつける事、自由な形状に
切りぬかれた画像を下地に張りつける事等である。図１
３、図１５にそのマスク形状の例を示す。図１４はマス
ク形状指定部３０９の実施例で、図１３の形状を切りぬ
き、下地と重ね合わせることができる。図１６はマスク
形状指定部３０９の他の実施例で、実際にはマスク形状
記憶３０６に対する読み出しを行なう装置となる。この
（ｘ，ｙ）等のアドレスはイメージメモリ５のアドレス
に対応した増加をしてもよいし、復号器６からの画像信
号に同期したものでもよい。また、このマスク形状記憶
は図１７に示すようにビットマップメモリ、すなわち、
画像の１画素（またはあるｎ×ｎの画素ブロック）に１
記憶単位が割り当てられている方法をとってもよく、ま
た、１ラスタについて形状の始点と終点を画素のアドレ
スで記憶してもよい。このとき、下地と重ね合わされた
画像とが透過して見えるような合成を可能にするための
情報を付加する。例えば、図１８において３０４は始点
アドレスを格納するメモリ、３４１は終点アドレスを格
納するメモリ、３４２は合成情報を格納するメモリであ
る。合成情報が「２」の時は画像アドレスが始点アドレ
スの範囲に含まれていても、奇数アドレスであれば書き
込みを行なわない等の処理によって透過合成を実現す
る。 【００２３】次に合成データバッファについて説明す
る。 【００２４】合成データバッファは圧縮符号化して記憶
するメモリ５に対する書き込みの前に、圧縮に必要な画
素データがすべてそろうまで一時蓄え、画素データがそ
ろった時圧縮器にデータを転送するデータバッファであ
る。図１９は合成データバッファの実施例で、３０４は
合成データバッファデータメモリ、３４４はメモリアド
レス演算器、３４５は合成データバッファフラグメモ
リ、３４６はフラグメモリ更新器である。本バッファ方
式は図２０に示す事実に基づいて構成されている。図２
０は本実施例で用いられているラスタ処理が行なわれる
順序を、ある符合化のための単位ブロックについて総て
数え上げたものである。図２０に掲げた８パターンは総
て最後に処理される点が右下の点であることを示してい
る。したがって、圧縮符合化を行なうタイミングは、そ
の符合化の単位ブロックの中の右下の点が処理されたこ
とによって知ることができる。図１９においてその右下
の点が処理されたことを知る機構が比較器３４３であ
る。比較器３４３はブロック内位置アドレス信号３４８
から、その右下の点のアドレスを抽出し、符合器２に圧
縮のタイミングを通知する。圧縮が行なわれると、その
ブロックのデータは不要になるので、フラグメモリ３４
５をフラグ更新器３４６で更新し、データメモリ３０４
は次のブロックを保存することができる。この一連の流
れを図示したのが図２１である。図２１（Ａ）は符合化
メモリ５に対し、３０°傾いたラスタを持った画像が蓄
えられていく様子を示している。図２１（Ａ）は第１ラ
スタが書き込まれた直後である。この時、第０行（ｎ−
１）列のブロックは符合化器２へ転送され、圧縮され
る。また、第０行（ｎ＋１）列も同様に符合化される。
その後第３ラスタが書き込まれた直後が図２１（Ｂ）で
ある。この時、第１行ｎ列のブロックは符合化器２へ転
送され符合化される。この時、フラグメモリのｎ列が書
き換えられる。これを順次くり返しながら一面の処理を
行なうことができる。 【００２５】合成データバッファの直後に空間フィルタ
処理プロセサ３０５を付加した時の符合化ブロックと空
間フィルタカーネルの関係を図２２に示す。図２２にお
いて３５１は符合化ブロック、３５２は空間フィルタカ
ーネル、３５３は符合化を始めるタイミングを決める画
素位置、３５４は３５３を符合化データバッファに書き
込むために必要なタイミングを決める画素位置である。
これは空間フィルタプロセサの前後にデータバッファを
設けることで複雑な処理をさせることができる。図２３
にその実施例を示す。図２３において３０４は合成用デ
ータバッファであり、このバッファはブロック毎ではな
くライン毎の処理をする必要がある。３５５は符合化用
データバッファであり、これが先に説明したブロック毎
にフラグを設けたバッファメモリである。 【００２６】以上のようにラスタプロセサを構成するこ
とで諸元の機能を達成している。 【００２７】次に本実施例の圧縮法について述べる。こ
の圧縮法はブロック符合化をベースとしたベクトル量子
化法である。ブロックは４×４画素を用い、基本となる
原信号は輝度Ｙと色差Ｃ₁ ，Ｃ₂ のコンポネント信号で
ある。この原信号は例えばリーダ１によって読みとられ
た画像データ（例えばＲ、Ｇ、Ｂ各８ｂｉｔデジタルデ
ータ）は変換器１１により信号変換されＮＴＳＣ信号で
用いられる輝度（Ｙ）信号と色差信号（Ｉ，Ｑ）に変換
される。かかる変換は例えばＲ，Ｇ，Ｂのデータを 【００２８】 【外３】 なるマトリックス計算により得られる。ここで変換マト
リックスの係数はリーダの色分解特性，γ特性等に合わ
せて適宜修正される。 【００２９】本実施例ではこのＹ，Ｃ₁ ，Ｃ₂ を独立に
圧縮する方法を用いているが、結合して圧縮する方法も
使用可能である。この圧縮は輝度Ｙ信号には４×４画素
各８ビットの信号を平均値、分散を分離して正規化して
圧縮する方法を適応し、Ｃ₁，Ｃ₂ 信号には平均値以外
の符号を１／３程度縮小して用いている。 【００３０】次に、ＣＲＴコントローラ９について説明
する。 【００３１】図２４はＣＲＴコントローラ９の機能を示
した図で、５は圧縮メモリ、９はＣＲＴコントローラ、
１０はカラーＣＲＴ、８はＣＰＵ、３５６はＣＰＵから
セットされるパラメータレジスタである。本実施例では
メモリアドレスをＸ，Ｙの２次元として扱っているが、
このアドレスを一次元のアドレスに変換して用いること
も可能である。図２４のＣＲＴコントローラの機能は、
メモリ５の任意の始アドレス（ｘ_o ，ｙ_o ）を持つ任意
大きさ（ｘ_w ，ｙ_w ）の矩形領域をたてＹ_D ドット、よ
こＸ_D ドットの解像度のＣＲＴに表示出力することであ
る。任意の値ｘ_o ，ｙ_o ，ｘ_w ，ｙ_w には範囲のみなら
ず、２や４の倍数でなければならないという制約はつき
得る。図２５はこのＣＲＴコントローラの実施例で、１
０１，１０２，１０３，１０４はパラメータレジスタ、
１０５，１０６は加算器、１０７，１０８はセレクタ、
１０９，１１０はアドレスラッチまたはレジスタであ
る。１１２はＣＲＴ同期回路で１２１は水平同期信号、
１２２は垂直同期信号、１２３は画素クロックである。
１１１はデータラッチ、１２８はメモリから読みだされ
たカラー信号、１２４はＣＲＴへのカラー信号で、１２
５は水平アドレス（Ｘ）、１２６は垂直アドレス（Ｙ）
である。ＣＲＴ同期回路１１２により垂直同期信号１２
２が発生され、さらに水平同期信号１２１、画素クロッ
ク１２３が発生される。１２１によってＹアドレスラッ
チ１１０にとり込まれるアドレスは１２２がＯＮの間、
１０８によって始値ｙ_o １０２が選択されているので、
ｙ_o となる。又、１２３によってＸアドレスラッチ１０
９にとり込まれるアドレスは１２１がＯＮの間１０７に
よって始値ｘ_o １０１が選択されているのでｘ_o とな
る。その他の場合Ｘアドレスラッチ１０９は１クロック
（＝１ドット）にｘ_w ／Ｘ_Dだけ増加し、メモリアドレ
スは更新され、ｘ方向のスキャンがなされることにな
る。水平同期信号１２１がＯＮになり、画素クロックが
ＯＮになるとＸアドレスラッチ１０９はｘ_o にリセット
される。またＹアドレスラッチ１１０は１水平同期毎に
ｙ_w ／Ｙ_D だけ増加し、メモリアドレスは更新され、ｙ
方向のスキャンがなされることになる。 【００３２】図２６はＣＲＴ上で矩形合成をすることが
可能なＣＲＴコントローラの機能を示した図である。Ｃ
ＲＴ１０に表示されている矩形画像１３０，１３１はメ
モリ５上に領域１３２，１３３として保存されている画
像である。今は画像１３１の上に画像１３０が重なって
おり、画像１３０がのこっている部分の画像１３１は表
示されていない。これは図２５に示した構成を拡張して
得ることができる。図２７にその構成例を示す。図２７
において、１３４，１３５，１３６，１３７は領域内ア
ドレス生成モジュールで内部の構成はすべて等しい。１
３４は最高の優先順位を持つ領域の水平アドレス生成モ
ジュール、１３５は同じく垂直アドレス生成モジュー
ル、１３６は第２の優先順位を持つ水平アドレス生成モ
ジュール、１３７は同じく、垂直アドレス生成モジュー
ルである。１４８は水平ディスプレイアドレスカウン
タ、１４９は垂直ディスプレイアドレスカウンタであ
り、各々水平ディスプレイアドレス１５０，垂直ディス
プレイアドレス１５１を出力する。次にアドレス生成モ
ジュールについて説明する。１３４内部で１３８は表示
開始ディスプレイアドレスを保持するレジスタ、１３９
は表示終了ディスプレイアドレスを保持するレジスタ、
１５２，１４０は比較器で、１４１の論理回路により信
号１５０がレジスタ１３８とレジスタ１３９の領域に含
まれているか否かを判断する。領域に含まれていれば、
このアドレス生成モジュールがメモリアドレスを出力す
る権利を持つ。ただし、それは、Ｘ，Ｙの両方共に成立
した時であり、このモジュール１３４，１３５によるア
ドレス出力が可能となるのは信号１５３，１５４が共に
真となった時であり、論理回路１５９により出力許可信
号１５５が生成され、出力バッファ１４７がイネーブル
になりメモリ水平アドレスバス１２５にアドレスレジス
タ１４６の内容が出力される。同様にモジュール１３５
からメモリ垂直アドレスバス１２６にアドレスが出力さ
れる。モジュール１３４，１３５のどちらかの領域内信
号すなわち１５３または１５４が偽となると、論理回路
１５９の出力も偽となり、モジュール１３４，１３５の
出力はディスエーブルとなる。この時、第２の優先順位
を持つモジュール１３６，１３７の領域内信号すなわち
１５６，１５７が真であれば、論理回路１６０の出力が
真となり、モジュール１３６，１３７のアドレス出力が
メモリアドレスバス１２５，１２６に出力される。論理
回路１６０の出力が偽となると第３の優先順位を持つモ
ジュールがテストされ、以下、次々に下位の優先順位を
持つものへとアドレス出力権が移行することになる。勿
論、自分より上位の優先順位を持つモジュールがアドレ
ス出力権を獲得した時は、その上位のモジュールがアド
レス出力をすることになる。一方、出力するアドレスに
ついて説明する。モジュール１３４内においてレジスタ
１４３は読み出し開始メモリアドレスを保持するレジス
タ、１４２はアドレス増分値を保持するレジスタであ
り、１４５は１５３が偽である間、アドレスレジスタ１
４６にレジスタ１４３の出力が入力されるように構成さ
れたセレクタ、１４４はレジスタ１４６に増分レジスタ
１４２の内容を加えていく加算器である。信号１５３が
真になるとレジスタ１４６はレジスタ１４２の内容だけ
クロック毎に増加する。以上のように、図２７の構成で
図２６に示したＣＲＴ画面上での矩形合成をすることが
できる。 【００３３】図２８は、ＣＲＴコントローラの機能を示
した図で任意の自由形状の画像をＣＲＴ上で合成出力す
ることを可能にしたものである。図２８において、３０
６はマスク形状記憶であり、図２８の例の場合、画像領
域１３３に対応してマスク領域１６２が、画像領域１３
２に対応してマスク領域１６１が定義され、マスク領域
１６１にはハート形のマスクが、書き込まれている。こ
の時、図２８の１０のＣＲＴに示すように画像領域１３
２がハート形たちりに切りぬかれて画像領域１３３の上
に重畳されて表示される。このような処理を行なうＣＲ
Ｔコントローラ９は、画像メモリ５の読み出しに先立っ
てマスク形状記憶３０６を先読みすることによって実現
する。例えば本実施例では垂直アドレス方向に１だけ先
のラインを読み出し、マスクの制御を行なう。図２８の
ＣＲＴ１０で垂直アドレスｙに表示すべきラスタ画像デ
ータが領域１３３では先頭よりｙ_o ，領域１３２では先
頭よりｙ₁ だけ進んだラスタである時マスク形状記憶３
０６上でのマスク領域１６２はラインｙ_o ＋１を、領域
１６１はラインｙ₁ ＋１をそれぞれ読み出して、次のＣ
ＲＴ１０の垂直アドレスｙ＋１にそなえることを可能に
している。図２９はＣＲＴコントローラの実施例であ
る。図２９は、図２７の１対の水平・垂直モジュールに
対応している。図２９において、１６１，１６２，１６
７，１６８はディスプレイアドレスを保持するレジスタ
で先の実施例と同様、このレジスタの指定するディスプ
レイ上の矩形の領域が、このモジュールによって制御さ
れる。１７３は２ラスク分のマスクを保持できる２ライ
ンマスクデータバッファであり、本実施例の特徴となる
ものである。１垂直アドレス分だけ先読みされたマスク
データはカウンタ１７４によりアドレスされ、論理回路
１７６に入力される。論理回路１７６は図示しないカウ
ンタによって生成されたディスプレイ上のアドレスＸ
_D ，Ｙ_D が当モジュールが扱うべき矩形領域内に含まれ
ており、かつマスクデータがＯＮである事によって真の
出力を行なう。この信号は論理回路１７７に入力され、
当モジュールよりも優先度のの高いモジュールからの信
号ＰＲＩＯＲが真であるとき、メモリアドレスＸ_DAT ，
Ｙ_DAT を出力するようにデータアドレスバッファ１７
９，１７８を駆動する。マスクデータＭＳＫＤＴは表示
すべきデータの転送中もマスクデータバッファ１７３に
読み込みを続けている。用いられるマスクデータはマス
ク形状記憶３０６から読み込まれるが表示データアドレ
スより先行して読み出す必要があるので、データアドレ
スレジスタ１６６，１７２より１タイミング先行したア
ドレスを保持するマスクアドレスレジスタ１６５，１７
１から出力される。このとき、モジュールの個数が複数
個であるときはマスク読み込みが異なったモジュールか
ら同時になされる場合があり得るがＥＮＭＳＫ信号によ
り時分割してマスクアドレスバスの使用許可を与えて衝
突を防いでいる。以上のように本実施例によれば、任意
形状の画像を高速、高精細にディスプレイ上で重畳表示
することが可能である。本実施例によるＣＲＴコントロ
ーラ画像データそのものは書き換えをせずに重畳ができ
るので、持ち時間もなく処理が可能であることが特徴で
ある。 【００３４】次に画像編集の機能及び操作について述べ
る。 【００３５】表１は本装置に於ける各種画像編集機能を
示す。 【００３６】図３０は編集操作の概略のフローである。
今複数枚の画像を編集合成することを想定する。画像入
力処理２００はまずこの複数枚の画像を読み取り画像フ
ァイル用のメモリーへしまう操作及び処理を意味する。
この時、ファイル容量を少なくするため前述の圧縮デー
タを用いる。その後部品処理を行なうか、レイアウト処
理を行なうかを２０４に於いて選択する。部品処理２０
１とは１枚の画像の内の修正・変換等の処理を行なうも
ので表１のＡの項目が該当する。レイアウト処理２０２
は出来上がった部品としての複数の画像データのレイア
ウトを決める処理で画像の回転、変倍、移動等の処理を
行なうＡＦＦＩＮＥ変換と、合成処理を行なう、表１の
Ｂの項目に相当する。 【００３７】 【表１】 【００３８】ここで部品処理は画像データを直接変換す
る事が必要であるが、レイアウト処理はレイアウトパラ
メータ情報（例えば変倍率、回転角移動後の位置等）を
記憶しておくだけでよい。従ってレイアウト処理は画像
データを間引いてＤｉｓｐｌａｙへ表示してパラメータ
を抽出すればよい。 【００３９】かかる処理が終了した段階で、次に実画像
データ２０３を行なう。これは出来上がった部品データ
をレイアウト・パラメータの下でイメージ・メモリ上へ
合成編集していく。かかる処理が終了後イメージ・メモ
リのデータをプリンターへ転送しプリンター出力２０６
を行なう。 【００４０】図３１は画像入力処理２００を詳しく説明
したもので、まずリーダで原稿読み取り２０７を行な
い、データを前述の圧縮器で圧縮した後（２０８）、フ
ァイルとして例えばハード・ディスク等へ登録する。こ
の操作を原稿がある間繰り返し、読みとる原稿が無くな
ると終了する（２１０）。 【００４１】図３２は部品処理の内容を示したもので、
まず何を行なうか処理項目の選択２１１を行なう。先ず
色修正２１２は画像データをＦｉｌｅからイメージ・メ
モリへ転送し（イメージメモリがＤｉｓｐｌａｙのビデ
オ・メモリを兼ねているので即時にＤｉｓｐｌａｙに出
力される。）、Ｄｉｓｐｌａｙを見つつ色修正を行な
う。かかる操作はイメージ・メモリ内の画像データは変
更せずＤｉｓｐｌａｙ（ＣＲＴ）への出力へのＬｏｏｋ
ｕｐ Ｔａｂｌｅ（ＬＵＴ）の変更にて行なわれる
（２１６）。これでよいと思う画像になった時のＬＵＴ
を記憶する（２２０）。 【００４２】輪郭修正２１３は、同様にＣＲＴへ出力す
るケーブル上に空間フィルター演算器を置き実画像デー
タはいじらない。そして空間フィルターの情報（例えば
周知のラプラシアンの係数）等を記憶する（２２１）。
次に切抜きマスク２１４はイメージメモリと並列に置か
れた１ｂｉｔｐｌａｎｅのマスクメモリの書き換えを行
なう。これは画像の領域を決めるもので、実画像データ
はいじらない（２１８）。その他の処理は実データ修正
２１５と呼ばれる処理を行なう。これはイメージ・メモ
リ上に掛かれた実画像データをＣＰＵから直接アクセス
して書き換えるもので、実画像に画像を書き込んだり消
したり、コピーしたりする。以上の処理が終了したら実
データ及びマスク・データをファイルとして登録２２２
する。 【００４３】図３３はレイアウト処理について記したも
のである。 【００４４】まずファイルから画像データをイメージ・
メモリーへ書き込む（２２３）。この時、前述の如く間
引きデータでよく複数枚の画像データがイメージメモリ
内へとりこまれる。かかる複数枚の画像データをＣＲＴ
コントローラにより合成変倍（２２５）してＤｉｓｐｌ
ａｙ上に出力される。この時画像の回転はイメージメモ
リー上の別の領域へＡＦＦＩＮＥ変換器４によりラスタ
ーオペレーション（ＲＯＰ）で書き変えられる（２２
４）。一方変倍はＣＲＴコントローラでは整数変倍しか
出来ない為、同様ＡＦＦＩＮＥ変換器４により任意変倍
を行なう。出力画像領域を制限するマスクメモリのデー
タ作成２２６を次に行なう。以上の操作が各画像に対し
て行なわれ、レイアウトパラメータが抽出される（２２
７）。 【００４５】図３４は以上の部品データ及びレイアウト
パラメータに基づいて最終画像を形成する。このプロセ
スは全くの無人化が可能である。まず、下に重ねられる
画像部品データから先に処理されていく。１枚目の画像
のレイアウトパラメータ及びマスクデーターがパイプラ
イン用ＡＦＦＩＮＥ変換用のレジスタ、ＬＵＴ及びマス
クメモリ（これはイメージメモリと並列に置かれた１ｂ
ｉｔメモリ）等へセットされる。次にＦｉｌｅからのデ
ータがこれらパイプライン・プロセサを経てイメージ・
メモリへ転送される。その結果ラスター・オペレーショ
ン（ＲＯＰ）により処理される。 【００４６】かかる処理が部品データの数の分だけ（ｎ
_max だけ）くり返されイメージメモリ上へオーバーライ
トされる（２３０，２３１）。 【００４７】 【発明の効果】本発明によれば、 レイアウト処理及び
色修正処理を行なう画像処理方法であって、間引かれた
画像データを得て、ディスプレー上でレイアウト処理を
行い、該レイアウト処理に応じたパラメータを記憶し、
ディスプレー用のイメージメモリへ前記間引きを行なっ
ていない画像データを転送し、ＬＵＴを用いて、該間引
きを行なっていない画像データを前記ディスプレーに表
示しながら色修正処理を行い、操作者が所望のカラー画
像時の色データをＬＵＴに記憶し、前記記憶されたＬＵ
Ｔを用いて色補正処理をおこなった色補正後のカラー画
像を、前記レイアウトパラメータを用いてレイアウト処
理を行うので、レイアウト処理では、おおよそのレイア
ウト後の位置が分かれば十分であり、画像データを全て
用いると処理時間が膨大になることを考慮して、間引か
れた画像データを用いてレイアウト処理を行ない、高速
なレイアウト、表示を可能とでき、一方直接変換処理を
行なう必要がある色修正を行なう際には、前記間引きを
行なわないので色補正の結果を忠実に操作者に把握可能
とさせるとともに、色補正にＬＵＴを用ることにより高
速な色修正処理を提供できる。したがって、色修正処
理、レイアウト処理それぞれの処理に好適な方法を用い
て処理時間の削減を実現できる。DETAILED DESCRIPTION OF THE INVENTION [0001] [0001] The present invention relates to an image processing method.
You. [0002] 2. Description of the Related Art Image processing for performing image editing on a color image
Processing devices are conventionally known. However, color
Since an image has a large data amount, an enormous processing time is required.
In particular, while displaying color image data on the display
When editing interactively, the problem of this processing time is
This is an important issue for the operator. [0003] The conventional color conversion processing cannot be read.
The filter used at the time of removal and the color material color forming the visible image
This was done by changing the combination. [0004] The editing process includes color processing such as color conversion and color correction.
If there is, there is also layout processing such as image position correction [0005] An image for performing such various editing processes is provided.
In the image processing method, it is possible to suitably reduce the processing time
It has been demanded. [0006] The present invention provides an editing method suitable for each editing process.
The processing time is reduced by using the
To provide an image processing method for realizing image printing
Aim. [0007] The present invention solves the above-mentioned problems.
Layout processing and color correction processing
Image processing method for performing
Data, perform layout processing on the display,
Stores parameters according to layout processing and displays
The thinning is not performed to the image memory for the ray.
Transfer the image data and use the LUT toThin out
NotWhile displaying image data on the display
The color correction process is performed from thecolor
DataLUTToMemorize and use said memorized LUT
Color image after color correction
Perform layout processing using the layout parameters
It is characterized by the following. [0008] FIG. 1 is an embodiment of the present invention, and 1 is an original.
Read the manuscript in high definition, multi-valued (digital value of 2 bits or more)
Reader, 2 is a compressor that encodes image data, 3 is
Encoded original data or processed and further processed
Large-capacity memory for temporarily storing data to be
4 edits the raster input image data read from 3
A special editing processor pipelined to collect and process
5 is a random access image memo that stores the processing results
Re, 6 decodes encoded data into high-definition multi-valued data
Decoder 7 outputs high-definition multi-valued data as an image.
Printer 8 controls the entire system, and
CPU 9 that performs various processing
CRT interface to output to T10, 10 for color
CRT, 11 converts reader 1 signal to standard color signal
The converter 12 converts the standard color signal to the printer 7.
This is a converter that converts the signal into a signal. Edit on data flow
A decoder 6 is placed before the processor 4 and a compressor 2 is placed after the processor 4.
Therefore, the editing processor 4 has high-definition, multi-tone pixels.
Data can be handled directly, and detailed editing processing can be performed.
It is possible to On the other hand, this editing processor
A processor that processes image data input sequentially
Therefore, expensive random access
You do n’t need to use a memory
It is also possible to use the memory 3
Input data directly to the editing processor without compression
It is also possible to do. Memory such as hard disk
, The data is compressed to a fraction of the volume
Therefore, even if the memory transfer speed is low, the overall
You can improve your performance. Hereinafter, processing performed in the editing processor 4 will be described.
Will be described. FIG. 2 shows a configuration example of the editing processor 301
Affine processor that performs affine conversion and perspective conversion
A color changer 302 designates an arbitrary color and converts it to another color.
The replacement processor 303 cuts out the image using a mask and synthesizes it.
The mask synthesis processor to be edited, 304 is the base to be synthesized
Is read out from the image memory 5 and is decoded by the decoder 6.
Decrypt, temporarily save, and write the image data
Synthetic data buffer for temporarily storing the imprint result image,
305 is a spatial filter processing such as smoothing and edge enhancement.
306 is a free-form processor
Shape memory used to enable overlapping
307 is commanded by the CPU 8 to the spatial filter 305
Or data transferred spatial filter kernel matrices
308 is a color conversion LUT which is instructed by the CPU 8.
Or data transfer. 309 designates a mask shape
If the mask has a simple shape,
Mask generation by logic circuit without using disk shape storage unit 306
It is configured to be able to This mask
The mask data by the shape designating unit 309 has a color change of 302.
Input to the conversion processor to enable color conversion of a specific area.
Can also be. Referring to FIG.
Raster image data is sent to the spatial filter processor 305.
After being pre-processed, the affine conversion processor 301
Double, rotation, perspective processing, etc. are performed. Affine transformation
The processed image data is color converted by the color conversion processor 302.
Then, the cutout processing is performed by the mask synthesis processor 303.
The decoded data is first decoded by the decoder 6 on the combined data buffer 304.
The image is combined with the background image that was being printed. Composite image
Is post-processed by the spatial filter processor 305,
After being coded at 6, it is stored in the image memory 5. This
Here, either one of the two spatial filters or two
It is also possible to omit and the processing order of each processor
The order is not limited, for example, the color conversion processor
And placed immediately before the decoder 6
If placed, the re-processing performed by the affine conversion processor 301
Noise due to sampling can be reduced. Also, the space
The filter processor 305 is a re-sampler of the affine conversion processor.
A configuration that is performed simultaneously with the pulling is also possible. Next, processing by the affine conversion processor will be described.
Will be described. In the affine transformation, the image is enlarged, reduced, or moved.
・ Perform rotation. Address on the input memory of the input image
To (x_s , Y_s ), The magnification in the main scanning direction is α, and the sub-scanning
The reduction ratio in the direction is β, the rotation angle is φ, and the center coordinate of rotation is (x
_c , Y_c ), The moving amount in the main scanning direction is xm, and the sub-scanning direction
Address in output memory, when the movement amount to
(X_D , Y_D ), The following relational expression holds.
You. [0013] [Outside 1] X_s , Y_s Is given, according to
x_D , Y_D In search of This is, for example, the structure shown in FIG.
Can be realized. Hereinafter, description will be given with reference to FIG. x_D To
When calculating according to the formula, the initial value offset (direct
The current value is set in the register 31 as an initial value. Ma
The sub-scanning synchronization increment value and the main scanning synchronization increment value are
These are set in the registers 32 and 37. This set of values
Is executed by the CPU according to the reduction ratio and the rotation angle.
You. FIG. 4 shows the page synchronization signal and the sub-scan synchronization of the circuit of FIG.
Timing chart showing the relationship between signal and main scanning synchronization signal
It is. Sub-scan due to falling of page synchronization signal
Number of scan lines existing in the page after generation of synchronization signal started
Occurs in minutes. When the sub-scan sync signal falls, the main
A scan synchronization signal is generated and the number of data exists within the scan line.
Only happens. These signals are output from a synchronization signal (not shown).
Generated by the raw circuit. Page synchronization signal is Low
During the bell 33 selectors hold 31 initial value registers
The value to be output. The adder 34 generates the sub-scan synchronization signal.
Addition is performed by falling. 34 output is sub-scan
Latched to 35 by latch synchronization. 36 is
While the sub-scanning synchronizing signal is at the low level, 35 outputs
Is output. The 38 adders have 36 outputs and 37 main
The scan synchronization increment value is added by the fall of the main scan synchronization signal.
Calculation is performed, and the output is at the falling edge of the main scanning synchronization signal.
Latched at 39. The latch 35 is connected to the scanning line.
The first data holds the output address corresponding to
Switch 39 is a corresponding output address of each data in the scanning line.
Give a lesson. y_D The same applies to
It is possible to ask. The address thus obtained is cos φ, s
Since inφ and the like are generally irrational numbers, they are irrational numbers.
On an actual device, the number is a small number having a sufficient number of bits. This little
Integer addresses near several addresses as output addresses
Determine. (X_D , Y_D ) In the main scanning direction
(| Sinφ | + | cosφ |), β in the sub-scanning direction
(| Sinφ | + | cosφ |)
The inverse conversion is performed on each existing integer address. This
The integer address of (X_D , Y_D ), (X_D , Y
_D ) Is assigned to the address on the input data side (X_s , Y
_s ) [0016] [Outside 2]Holds. The above equations are sequentially obtained by the circuit shown in FIG.
FIG. 6 is a timing chart of the signals in FIG. initial
Value offset (DC component) and main scan synchronization increment value, sub-scan
The synchronization increment value is 57,
It is assumed that they are set in registers 51 and 52.
Also, X_D , Y_D When there is a change in
Path (for example, a register that holds the value one
And a comparator that compares the value of the lock)
To turn on and off the gates of 53 and 54, respectively.
Signal becomes low. At this time, the gates are independently 51
And the value of 52 are output.
And outputs 50. Due to the fall of the main scanning synchronization signal
55 adders perform addition and output the main scan synchronization signal.
The signal is latched at 56 at the rising edge of the signal. In addition,
During the low level of the period signal, the 59
The value stored in the data is output. If not, add 58
Outputs the value of the calculator. 50 latches are used to establish main scan synchronization.
Upon rising, the output of 59 is held. 58 adders are:
The value held at 50 and the value held at 56 are
This is to execute addition with the value held. The X thus obtained_s , Y_s Is x_D , Y
_D Similarly, it is generally an irrational number and is represented by a small number on a real machine.
It is. Output the value obtained by rounding this value.
This is the input address of the data to be transmitted. 7 and 8 show the software.
Address correspondence between source and destination
Is shown. The square grid is the destination
The center of the square is an integer address
is there. Parallelogram grid indicates source side address grid
The center of the parallelogram is an integer address. Figure
The rectangle given by l and m of 7 is x_D , Y_D Center around
Area where A and B are to be output
Address. As shown in FIG.
Determined as power. Here, the circuit shown in FIG.
There are as many output grids as possible in the area of m
Work in parallel. In addition, as shown in FIG.
Scan line buffer and input data to one buffer.
While the data is being input to the other three buffers
The above processing is performed. Data is the encoded data described above
Are input as scanning data, and the input
Dress is fixed. Thus, I / O address pairs
Perform affine transformation to realize affine transformation. Next, the color conversion process will be described. The color conversion processor 302 extracts a specific color,
It has a configuration that allows conversion. Because it is a color component
Independent arithmetic for R, G, B (Y, I, Q) components
Not only operation but also LUT (Loo
(k Up Table) operation can be performed.
An example of this calculation is shown in FIG. Input color signal 3
00, that is, Y, C₁ , C_Two (R, G, B) is signal conversion
Into a signal 310 suitable for the color conversion LUT by the unit 313
Is done. This is the signal of the three components of the color, LU
The purpose of reducing the capacity of T and, for example, the measured quantity of the Munsell display system
The input and output of the LUT can be intuitively understood using
This signal is used for the entire system.
Is not used for interoperability with other systems for color image processing.
This is to make the interface and the processing method common. signal
310, a color conversion LUT 308 designated by the CPU 8
Is converted into a signal 311. This signal 311 and
The color system of the color system 310 is the same system.
It is intended for color conversion, not conversion. This signal 3
11 is a component separation type signal 312 by a signal converter 314.
Is converted to This signal 312 has the same color specification as the signal 300
It is usually a signal using a system, that is,
The signal converters 313 and 314 perform the inverse conversion except for the error
It is what you do. Above, color combination color conversion is performed.
In order to perform intuitive conversion, reduce the capacity of the LUT.
The signal may be degraded aside from the visual
You. The capacity of the color conversion LUT of the three component combination is R, G, B components.
When input 8 bits and output 8 bits, 48Mbyte
However, the signal converters 313 and 314 are composed of LUT.
Even though it is about 1/2 and it is a fixed conversion,
There is also a method of configuring by road. Next, another example of color conversion
An example will be described. FIG. 11 shows a second embodiment of the color conversion.
The conversion LUT is configured to be separated for each color component.
You. This section explains how to extract and convert specific colors.
You. The specific color conversion is realized in two stages. In the first stage
A pixel to be subjected to color conversion is extracted. Ie color change
Conversion LUTs 315, 316, and 317 are output as binary data, and LU
T outputs 319, 321 and 323 are input to the logic circuit 324.
And store the output 328 in the mask shape memory 306
Then, the position information of the pixel to be color-converted is stored. Then the second
The color conversion LUTs 315, 31
6,317 for re-selection or rewriting and conversion
Make LUT. Furthermore, the same as signals 318, 320 and 322
In advance, the color conversion permission signal 3 is obtained from the mask shape memory 306.
27, 326 and 325 are read, and 327, 326 and 3
LUT output as output signal when 25 is ON
Output. When OFF, the input signal is output as it is
You. According to this embodiment, mask shape memory is added.
It is possible to perform specific color conversion of an image with a simple configuration,
There is no need to use a large LUT. Third Embodiment
Provides two types of LUTs for one color, one for color extraction and one for color conversion.
You. FIG. 12 shows a third embodiment. In FIG. 12, 3
Reference numerals 29, 330, and 331 denote color extraction LUTs.
When 18, 320, 322 are specific colors to be converted,
No. 335, 336, 337 is true.
You. The signals 335, 336, and 337 are output from the logic circuit 332.
The output signal 33 of the mask shape storage unit 306
4 and a signal 339 calculated by the logic circuit 333.
And input to the color conversion LUTs 315, 316 and 317.
LUTs 315, 31 are added to signals 319, 321, 323.
6,317, or input signals 318,32
It is determined whether 0,322 is output as it is. This example
According to the above, the mask shape memory 306 stores an area for performing color conversion.
Need only be specified once, and color conversion is performed in real time.
It is. LUTs 315, 316, 317, 329, 33
0 and 331 are rewritten by the CPU 8 not shown.
Is possible. In the above embodiment, the LUT is
Multiple times by rewriting or re-specifying
And perform the required color conversion.
You. In the second and third embodiments, the LUT for color extraction is used.
The output was limited to true / false binary, but this is also
Output states and complicate possible color conversions at once
It is also possible. Next, the mask synthesizing process will be described. The mask synthesis processor 303 has a mask shape
A signal from the storage unit 306 or specified by the CPU
Mask shape designating section, including a shape generator (not shown)
309 according to the signal specified by 309
Another processor intended to overlay images.
You. The editing process performed here is a simple process such as a rectangle.
Paste the cut-out image on the base, in a free shape
For example, the cut-out image is pasted on the base. FIG.
3. FIG. 15 shows an example of the mask shape. FIG.
In the embodiment of the tool shape designating unit 309, the shape shown in FIG.
Can be overlaid with the groundwork. Figure 16 shows the mask
In another embodiment of the shape specification unit 309, the mask shape is actually
This is a device for reading from the storage 306. this
Addresses such as (x, y) are addresses of the image memory 5.
May be increased, or the image signal from the decoder 6 may be increased.
It may be synchronized with the issue. In addition, this mask shape memory
Is a bitmap memory as shown in FIG.
One pixel per image (or some nxn pixel block)
The method of assigning storage units may be used.
In addition, the start and end points of the shape for one raster are
You may memorize it in the source. At this time,
To enable composition so that the image can be seen through
Add information. For example, in FIG.
A memory for storing an address.
342 is a memory for storing composite information.
You. When the composite information is "2", the image address is the start address.
Even if the address is an odd address,
Realization of transparency synthesis by processing such as not performing embedding
You. Next, the synthesized data buffer will be described.
You. The combined data buffer is compressed and encoded and stored.
Before writing to the memory 5 to be compressed,
The pixel data is temporarily stored until all the raw data is collected.
A data buffer that transfers data to the compressor when the
You. FIG. 19 shows an embodiment of the synthesized data buffer.
Synthesized data buffer data memory, 344 is memory add
345 is a synthetic data buffer flag memo
Reference numeral 346 denotes a flag memory update unit. This buffer
The formula is constructed based on the facts shown in FIG. FIG.
0 indicates that the raster processing used in this embodiment is performed.
The order must be defined for all encoding unit blocks.
It is a counted one. The eight patterns listed in FIG.
Indicates that the last point processed is the lower right point.
You. Therefore, the timing of performing compression encoding is
That the lower right point in the encoding unit block has been processed.
And you can know. In the lower right of FIG.
The mechanism that knows that the point has been processed is the comparator 343.
You. The comparator 343 outputs the position address signal 348 in the block.
, Extract the address of the lower right point from the
Notify the timing of compression. When compression is performed,
Since the block data becomes unnecessary, the flag memory 34
5 is updated by the flag updater 346, and the data memory 304 is updated.
Can save the next block. This series of flows
This is illustrated in FIG. FIG. 21 (A) is an encoding.
An image having a raster inclined by 30 ° is stored in the memory 5.
It shows how it is obtained. FIG. 21A shows the first la.
Immediately after the star is written. At this time, the 0th row (n-
1) The block of columns is transferred to the encoder 2 and compressed.
You. Also, the 0th row (n + 1) column is similarly coded.
Then, immediately after the third raster is written in FIG.
is there. At this time, the block in the first row and n columns is transferred to the encoder 2.
Sent and encoded. At this time, the n columns of the flag memory are written.
Be replaced. Repeat this one by one while repeating this process
Can do it. Immediately after the synthetic data buffer, a spatial filter
Encoding block and empty when processing processor 305 is added
FIG. 22 shows the relationship between the filter kernels. FIG.
351 is an encoding block, and 352 is a spatial filter
353 is a screen for determining the timing to start encoding.
353 is written in the encoded data buffer
This is a pixel position that determines the timing required for embedding.
It has data buffers before and after the spatial filter processor.
Complex processing can be performed by providing. FIG.
An example is shown in FIG. In FIG. 23, reference numeral 304 denotes a synthesis data.
This buffer is not a block-by-block buffer.
It is necessary to perform processing for each line. 355 is for encoding
The data buffer, which is the per-block
Is a buffer memory provided with a flag. The configuration of the raster processor as described above
And achieve the function of specifications. Next, the compression method of this embodiment will be described. This
Compression method uses vector coding based on block coding
It is a chemical method. The block uses 4 × 4 pixels and is basic
The original signal is luminance Y and color difference C₁ , C_Two With component signals
is there. This original signal is read, for example, by the reader 1.
Image data (for example, 8-bit digital data for each of R, G, and B)
Is an NTSC signal converted by the converter 11
Converted to luminance (Y) signal and color difference signal (I, Q) to be used
Is done. Such conversion involves, for example, converting R, G, B data [0028] [Outside 3] Is obtained by the following matrix calculation. Here the transformation mat
The Rix coefficient matches the reader's color separation characteristics, γ characteristics, etc.
And amended accordingly. In this embodiment, Y, C₁ , C_Two Independently
The compression method is used, but the method of combining and compressing is also used
Can be used. In this compression, the luminance Y signal is 4 × 4 pixels
Normalize each 8-bit signal by separating its average value and variance
Adapting the compression method, C₁, C_Two Non-average signal
Is reduced by about 1/3 and used. Next, the CRT controller 9 will be described.
I do. FIG. 24 shows the function of the CRT controller 9.
In the figure, 5 is a compression memory, 9 is a CRT controller,
10 is a color CRT, 8 is a CPU, 356 is a CPU
Parameter register to be set. In this embodiment,
Although the memory address is treated as two dimensions of X and Y,
Convert this address to a one-dimensional address and use it
Is also possible. The functions of the CRT controller in FIG.
Any starting address (x_o , Y_o ) With any
Size (x_w , Y_w )_D Dot, yo
This X_D Display output on a CRT with dot resolution
You. Any value x_o , Y_o , X_w , Y_w If only the range
The restriction that it must be a multiple of 2 or 4
obtain. FIG. 25 shows an embodiment of this CRT controller.
01, 102, 103 and 104 are parameter registers,
105 and 106 are adders, 107 and 108 are selectors,
109 and 110 are address latches or registers.
You. 112 is a CRT synchronization circuit, 121 is a horizontal synchronization signal,
122 is a vertical synchronization signal, and 123 is a pixel clock.
111 is a data latch, 128 is read from memory
Color signal 124 is a color signal to the CRT,
5 is a horizontal address (X), 126 is a vertical address (Y)
It is. The vertical synchronization signal 12 is output by the CRT synchronization circuit 112.
2 is generated, and the horizontal synchronization signal 121 and the pixel clock
Is generated. 121 to address Y
The address taken into the switch 110 is while the switch 122 is ON.
Opening price y by 108_o Since 102 is selected,
y_o Becomes Also, the X address latch 10
Address taken in 9 is 107 while 121 is ON
Therefore the opening price x_o Since 101 is selected, x_o Tona
You. In other cases, the X address latch 109 is one clock
(= 1 dot) x_w / X_DMemory address
Is updated and an x-direction scan is performed.
You. The horizontal synchronization signal 121 is turned on, and the pixel clock is
When turned on, the X address latch 109 sets x_o Reset to
Is done. Also, the Y address latch 110 is set every one horizontal synchronization.
y_w / Y_D And the memory address is updated, and y
Scanning in the direction will be performed. FIG. 26 shows that rectangle synthesis can be performed on a CRT.
FIG. 4 illustrates possible CRT controller functions. C
The rectangular images 130 and 131 displayed on the RT 10 are
Images stored as areas 132 and 133 on the memory 5
It is a statue. Now the image 130 overlaps the image 131
And the image 131 where the image 130 is overlaid
Not shown. This is an extension of the configuration shown in FIG.
Obtainable. FIG. 27 shows an example of the configuration. FIG.
, 134, 135, 136, 137
The internal configuration of the dress generation module is all the same. 1
34 is a horizontal address generation mode for the area having the highest priority.
Module 135 is also a vertical address generation module.
136 is a horizontal address generation mode having the second priority.
Module 137 is also a vertical address generation module.
It is. 148 is a horizontal display address count
149 is a vertical display address counter.
Horizontal display address 150 and vertical display address, respectively.
The play address 151 is output. Next, the address generation mode
Joule will be described. 138 is displayed inside 134
Register holding the start display address, 139
Is a register that holds the display end display address,
152 and 140 are comparators, which are communicated by the 141 logic circuit.
No. 150 is included in the area of the registers 138 and 139.
It is determined whether it has been done. If it is included in the area,
This address generation module outputs the memory address
Have the right to However, it is established for both X and Y
The module 134, 135
Only when the signals 153 and 154
This is the time when the output permission signal is output by the logic circuit 159.
No. 155 is generated and the output buffer 147 is enabled
And the address register is supplied to the memory horizontal address bus 125
The contents of the data 146 are output. Similarly, module 135
From the memory vertical address bus 126
It is. Intra-region communication of either module 134 or 135
If the signal, 153 or 154, is false, the logic circuit
159 also becomes false, and the output of the modules 134 and 135 becomes false.
The output is disabled. At this time, the second priority
In the area of the modules 136 and 137 having
If 156 and 157 are true, the output of logic circuit 160
True, the address output of modules 136 and 137
Output to the memory address buses 125 and 126. logic
When the output of the circuit 160 becomes false, the mode having the third priority is set.
Jules have been tested, and
The address output right is transferred to the one that has. Of course
Module with higher priority than
When the module has acquired the output right,
Output. On the other hand,
explain about. Register in module 134
143 is a register holding a read start memory address
And 142, a register for holding the address increment value.
145, while 153 is false, address register 1
46 is configured to receive the output of the register 143.
Selector 144 is an incremental register in the register 146.
142 is an adder for adding the content of 142. Signal 153
When true, register 146 contains only the contents of register 142
Increases every clock. As described above, in the configuration of FIG.
It is possible to combine rectangles on the CRT screen shown in FIG.
it can. FIG. 28 shows the function of the CRT controller.
Composite image of an arbitrary free-form image on a CRT
It is possible to do. In FIG. 28, 30
Reference numeral 6 denotes a mask shape memory. In the case of FIG.
The mask area 162 corresponding to the area 133 is
2, a mask area 161 is defined corresponding to
A heart-shaped mask is written in 161. This
At the time, the image area 13 as shown on the CRT 10 in FIG.
2 is cut into a heart shape and above the image area 133
Is displayed superimposed on. CR that performs such processing
The T controller 9 is configured to read the image memory 5 before reading.
By pre-reading the mask shape memory 306
I do. For example, in the present embodiment, one ahead in the vertical address direction
Are read and the mask is controlled. Of FIG.
Raster image data to be displayed at the vertical address y on the CRT 10
Data is y from the beginning in the area 133_o , In area 132
Y from head₁ When the raster is advanced only, the mask shape memory 3
The mask area 162 on 06 is line y_o +1 for the area
161 is line y₁ +1 is read out, and the next C
Enables RT10 vertical address y + 1
doing. FIG. 29 shows an embodiment of the CRT controller.
You. FIG. 29 shows a pair of horizontal and vertical modules of FIG.
Yes, it is. In FIG. 29, 161, 162, 16
7, 168 are registers for holding display addresses
The display specified by this register is the same as in the previous embodiment.
The rectangular area on the ray is controlled by this module.
It is. 173 is a two line mask capable of holding a mask for two rusks.
Mask data buffer, which is a feature of this embodiment.
Things. Mask read ahead by one vertical address
The data is addressed by a counter 174 and the logic circuit
176 is input. The logic circuit 176 is a cowl (not shown).
Address on the display generated by the
_D , Y_D Is included in the rectangular area to be handled by this module.
And the mask data is ON,
Perform output. This signal is input to the logic circuit 177,
A message from a module with a higher priority than this module
When the signal PRIOR is true, the memory address X_DAT ,
Y_DAT Data address buffer 17 so as to output
9,178 are driven. Display mask data MSKDT
During transfer of data to be transferred,
Continues reading. The mask data used is
The display data address is read from the
Data must be read before the
Register 166, 172
Mask address registers 165 and 17 for holding dresses
1 is output. At this time, if the number of modules is
If the number is different, is the module reading the mask different?
May be performed at the same time, but by the ENMSK signal
Time-sharing to grant permission to use the mask address bus
I prevent a rush. As described above, according to the present embodiment,
High-speed, high-definition superimposed display of shape images on the display
It is possible to CRT control according to this embodiment
Image data itself can be superimposed without rewriting.
The feature is that it can be processed without any time.
is there. Next, the functions and operations of image editing will be described.
You. Table 1 shows various image editing functions in this apparatus.
Show. FIG. 30 is a schematic flowchart of the editing operation.
It is assumed that a plurality of images are edited and synthesized. With image
The force processing 200 first reads the plurality of images, and
Refers to operations and processing that are stored in the file memory.
At this time, to reduce the file capacity,
Using After that, perform component processing or layout processing.
In step 204, a decision is made as to whether the process should be performed. Parts processing 20
1 means that processing such as correction and conversion of one image is performed.
Therefore, the item of A in Table 1 is applicable. Layout processing 202
Is a layer of multiple image data as completed parts
Process such as image rotation, scaling, movement, etc.
AFFINE conversion to be performed and synthesis processing are performed.
This corresponds to item B. [0037] [Table 1] Here, the component processing directly converts the image data.
Layout processing is required
Meter information (for example, magnification, position after rotation angle, etc.)
Just remember it. Therefore, the layout process
Data is thinned out and displayed on the display and parameters are displayed.
Should be extracted. At the stage where such processing is completed, the actual image
The data 203 is performed. This is the completed parts data
Into image memory under layout parameters
Combine and edit. Image memo after such processing is completed
Transfer the printer data to a printer and output it to a printer 206
Perform FIG. 31 illustrates the image input processing 200 in detail.
First, the original is read 207 by the reader.
After the data is compressed by the aforementioned compressor (208),
The file is registered in, for example, a hard disk or the like. This
Repeat steps as long as the original is present.
Then, the process ends (210). FIG. 32 shows the contents of the component processing.
First, a process item selection 211 is performed as to what to do. First
The color correction 212 converts image data from a file into an image
Transfer to the memory (image memory is Display
Since it also serves as an o-memory, it immediately goes to the display.
Is forced. ), Make color correction while watching the display
U. This operation changes the image data in the image memory.
Look for output to Display (CRT)
  Performed by changing the Up Table (LUT)
(216). LUT when the image is good
Is stored (220). The contour correction 213 is similarly output to the CRT.
Place the spatial filter calculator on the cable
I don't need to do anything. And the spatial filter information (for example,
The well-known Laplacian coefficient) and the like are stored (221).
Next, the cutout mask 214 is placed in parallel with the image memory.
Rewrite the 1-bit plane mask memory
Now. This determines the area of the image, and the actual image data
Do not change (218). Other processing corrects actual data
215 is performed. This is an image memo
Directly access actual image data from the CPU from the CPU
Write and erase images on real images
Or copy. After the above process is completed,
Register data and mask data as a file 222
I do. FIG. 33 shows the layout processing.
It is. First, image data from a file
Write to memory (223). At this time,
Multiple image data can be stored in image memory.
It is taken in. A plurality of such image data are transferred to a CRT.
Perform a synthesis magnification (225) using the controller and
ay. At this time the image rotation is an image memo
Raster to another area on the tree by AFFINE converter 4.
-Rewritten by operation (ROP) (22
4). On the other hand, scaling is only possible with the CRT controller.
Since it is not possible, AFFINE converter 4 can also change the magnification
Perform Mask memory data to limit the output image area
Data creation 226 is performed next. The above operation is performed for each image
And layout parameters are extracted (22
7). FIG. 34 shows the above component data and layout.
Form a final image based on the parameters. This process
Can be completely unmanned. First, layered below
The image part data is processed first. First image
Layout parameters and mask data are pipelined
AFFINE conversion register, LUT, and mask
Memory (this is 1b placed in parallel with the image memory)
(it memory). Next, the file from File
Data through these pipeline processors.
Transferred to memory. The result is a raster operation
(ROP). This processing is performed for the number of parts data (n
_max Only) repeated and overlaid on image memory
(230, 231). [0047] According to the present invention, layout processing and
An image processing method for performing color correction processing, wherein
Obtain image data and perform layout processing on the display
Performing, storing parameters according to the layout processing,
Performs the above thinning to the image memory for display.
Image data that has not been transferred, and using the LUT,
Image data that has not been scanned is displayed on the display.
The color correction process is performed while displaying the
The color data at the time of image is stored in the LUT, and the stored LU is stored.
Color image after color correction with color correction processing using T
The image is subjected to layout processing using the layout parameters.
In the layout process, the approximate layer
It is enough if you know the position after the
Considering that processing time would be enormous if used,
Layout processing is performed using the
Layout and display, while direct conversion
When making color corrections that need to be performed,
Since it is not performed, the operator can understand the result of color correction faithfully
And the LUT is used for color correction.
A fast color correction process can be provided. Therefore, the color correction
Management and layout processing using appropriate methods
Thus, the processing time can be reduced.

【図面の簡単な説明】 【図１】本実施例における画像編集処理装置の概念図で
ある。 【図２】編集器のブロック図である。 【図３】アフイン変換器のアドレス生成器のブロック図
である。 【図４】アドレス生成器のタイミングチャート図であ
る。 【図５】アドレス生成部のブロック図である。 【図６】アドレス生成部のタイミングチャート図であ
る。 【図７】原画像と処理画像のアドレス対応を示した図で
ある。 【図８】原画像と処理画像のアドレス対応を示した図で
ある。 【図９】アフイン変換用ラインバッファのブロック図で
ある。 【図１０】色変換のブロック図である。 【図１１】色変換のブロック図である。 【図１２】色変換のブロック図である。 【図１３】単純形状のマスクを示した図である。 【図１４】単純形状のマスクを生成するブロック図であ
る。 【図１５】自由形状マスクを示した図である。 【図１６】マスク形状メモリを示した図である。 【図１７】マスク形状メモリを示した図である。 【図１８】マスク形状メモリを示した図である。 【図１９】再符号化のブロック図である。 【図２０】符号ブロックと処理順序を教え上げた図であ
る。 【図２１】再符号化用ブロックバッファメモリへの書き
込みを示した図である。 【図２２】空間フィルタカーネルと符号化ブロックの位
置関係を示した図である。 【図２３】空間フィルタのブロック図である。 【図２４】ＣＲＴコントローラの概念図である。 【図２５】ＣＲＴコントローラのブロック図である。 【図２６】ＣＲＴコントローラの概念図である。 【図２７】ＣＲＴコントローラのブロック図である。 【図２８】ＣＲＴコントローラの概念図である。 【図２９】ＣＲＴコントローラのブロック図である。 【図３０】画像編集処理手順を示したフローチャートで
ある。 【図３１】画像編集処理手順を示したフローチャートで
ある。 【図３２】画像編集処理手順を示したフローチャートで
ある。 【図３３】画像編集処理手順を示したフローチャートで
ある。 【図３４】画像編集処理手順を示したフローチャートで
ある。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a conceptual diagram of an image editing processing device according to the present embodiment. FIG. 2 is a block diagram of an editor. FIG. 3 is a block diagram of an address generator of an affine converter. FIG. 4 is a timing chart of the address generator. FIG. 5 is a block diagram of an address generation unit. FIG. 6 is a timing chart of an address generation unit. FIG. 7 is a diagram showing an address correspondence between an original image and a processed image. FIG. 8 is a diagram showing an address correspondence between an original image and a processed image. FIG. 9 is a block diagram of an affine conversion line buffer. FIG. 10 is a block diagram of color conversion. FIG. 11 is a block diagram of color conversion. FIG. 12 is a block diagram of color conversion. FIG. 13 is a view showing a mask having a simple shape. FIG. 14 is a block diagram for generating a mask having a simple shape. FIG. 15 is a diagram showing a free-form mask. FIG. 16 is a diagram showing a mask shape memory; FIG. 17 is a diagram showing a mask shape memory; FIG. 18 is a diagram showing a mask shape memory; FIG. 19 is a block diagram of re-encoding. FIG. 20 is a diagram illustrating a code block and a processing order. FIG. 21 is a diagram showing writing to a re-encoding block buffer memory. FIG. 22 is a diagram showing a positional relationship between a spatial filter kernel and a coding block. FIG. 23 is a block diagram of a spatial filter. FIG. 24 is a conceptual diagram of a CRT controller. FIG. 25 is a block diagram of a CRT controller. FIG. 26 is a conceptual diagram of a CRT controller. FIG. 27 is a block diagram of a CRT controller. FIG. 28 is a conceptual diagram of a CRT controller. FIG. 29 is a block diagram of a CRT controller. FIG. 30 is a flowchart showing an image editing processing procedure. FIG. 31 is a flowchart showing an image editing processing procedure. FIG. 32 is a flowchart showing an image editing processing procedure. FIG. 33 is a flowchart showing an image editing processing procedure. FIG. 34 is a flowchart showing an image editing processing procedure.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 河村 尚登 東京都大田区下丸子３丁目30番２号キヤ ノン株式会社内 (56)参考文献 特開 昭59−91444（ＪＰ，Ａ) 特開 昭58−106541（ＪＰ，Ａ) 特開 昭60−170891（ＪＰ，Ａ) 特開 昭59−206882（ＪＰ，Ａ)   ────────────────────────────────────────────────── ─── Continuation of front page    (72) Inventor Naoto Kawamura               3-30-2 Shimomaruko, Ota-ku, Tokyo               Non Corporation                (56) References JP-A-59-91444 (JP, A)                 JP-A-58-106541 (JP, A)                 JP-A-60-170891 (JP, A)                 JP-A-59-206882 (JP, A)

Claims (1)

(57)【特許請求の範囲】 １．レイアウト処理及び色修正処理を行なう画像処理方
法であって、 間引かれた画像データを得て、ディスプレー上でレイア
ウト処理を行い、該レイアウト処理に応じたパラメータ
を記憶し、 ディスプレー用のイメージメモリへ前記間引きを行なっ
ていない画像データを転送し、ＬＵＴを用いて、該間引
きを行なっていない画像データを前記ディスプレーに表
示しながら色修正処理を行い、操作者が所望のカラー画
像時の色データをＬＵＴに記憶し、 前記記憶されたＬＵＴを用いて色補正処理をおこなった
色補正後のカラー画像を、前記レイアウトパラメータを
用いてレイアウト処理を行うことを特徴とする画像処理
方法。(57) [Claims] An image processing method for performing a layout process and a color correction process, wherein a thinned image data is obtained, a layout process is performed on a display, parameters corresponding to the layout process are stored, and the image data is stored in a display image memory. transfers image data which is not subjected to the thinning-out by using the LUT, the decimation
The color correction process is performed while displaying the image data that has not been subjected to the correction on the display, and the operator stores the color data for the desired color image in the LUT , and performs the color correction process using the stored LUT. And performing a layout process on the color image after the color correction using the layout parameters.