JPH046983B2 - - Google Patents
Info
- Publication number
- JPH046983B2 JPH046983B2 JP59021114A JP2111484A JPH046983B2 JP H046983 B2 JPH046983 B2 JP H046983B2 JP 59021114 A JP59021114 A JP 59021114A JP 2111484 A JP2111484 A JP 2111484A JP H046983 B2 JPH046983 B2 JP H046983B2
- Authority
- JP
- Japan
- Prior art keywords
- branch
- instruction
- address
- circuit
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000008859 change Effects 0.000 claims description 3
- 230000010365 information processing Effects 0.000 claims description 3
- 238000012545 processing Methods 0.000 description 36
- 238000000034 method Methods 0.000 description 22
- 108010077641 Nogo Proteins Proteins 0.000 description 20
- 102100029831 Reticulon-4 Human genes 0.000 description 20
- 238000010586 diagram Methods 0.000 description 18
- 238000012790 confirmation Methods 0.000 description 11
- 238000013519 translation Methods 0.000 description 11
- 230000004044 response Effects 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000013500 data storage Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Advance Control (AREA)
Description
【発明の詳細な説明】
発明の属する技術分野
本発明はデータ処理システムの命令シーケンス
のステツプに含まれる分岐条件判定ステツプ実行
処理に先立つて判定結果を予測しつつ次の命令の
先取りを行なう命令先取装置に関する。
のステツプに含まれる分岐条件判定ステツプ実行
処理に先立つて判定結果を予測しつつ次の命令の
先取りを行なう命令先取装置に関する。
従来技術
少なくとも1個の分岐命令を含む命令群が記憶
装置に命令シーケンスの形で格納されているデー
タ処理システムにおいては、このような命令シー
ケンスの実行は、次のように行なわれる。
装置に命令シーケンスの形で格納されているデー
タ処理システムにおいては、このような命令シー
ケンスの実行は、次のように行なわれる。
まず、前記記憶装置の分岐元アドレスに分岐命
令が格納される。次に、この分岐命令に引き続い
て実行される命令が先取りされる。このあと、分
岐命令が実行され、この実行結果により次に実行
される命令が明らかになる。このようなシステム
は米国特許4200927号に提案されている。しかし、
このシステムでは、分岐命令先取り制御において
実行結果の判別時まで命令先取り制御を停止させ
ると、処理の迅速化が妨げられる。
令が格納される。次に、この分岐命令に引き続い
て実行される命令が先取りされる。このあと、分
岐命令が実行され、この実行結果により次に実行
される命令が明らかになる。このようなシステム
は米国特許4200927号に提案されている。しかし、
このシステムでは、分岐命令先取り制御において
実行結果の判別時まで命令先取り制御を停止させ
ると、処理の迅速化が妨げられる。
この欠点の除去のため、分岐命令の実行結果を
予め予測しこの予測に従つて命令先取りを行なう
方式が提案されている。この予測が正しく行なわ
れたときには、データ処理システムは処理時間の
少ない遅れで稼働する。例えば、そのような従来
の予測方式としては次の3つの方式がある。第1
の予測方式では、全ての分岐命令の分岐先方向が
成功側または不成功側のいずれか一方のみに予測
されている。
予め予測しこの予測に従つて命令先取りを行なう
方式が提案されている。この予測が正しく行なわ
れたときには、データ処理システムは処理時間の
少ない遅れで稼働する。例えば、そのような従来
の予測方式としては次の3つの方式がある。第1
の予測方式では、全ての分岐命令の分岐先方向が
成功側または不成功側のいずれか一方のみに予測
されている。
他の1つの予測方式では、過去の事実に基づい
て分岐先方向を予測する。すなわち、同じ分岐命
令の過去の実行結果において分岐先がすでに明ら
かにされているという事実を用いてこの結果に基
づいて予測を行なうことにより予測的中率を高め
ている。このような予測方式はApril 1978 IEEE
COMPUTER「Component Progress;Its
Effecton High−Speed Computer
Arvhitecture and Machine Organization」に
考え方が示されており、具体的な構成を示したも
のとしては、特開昭57−76638号公報が存在する。
て分岐先方向を予測する。すなわち、同じ分岐命
令の過去の実行結果において分岐先がすでに明ら
かにされているという事実を用いてこの結果に基
づいて予測を行なうことにより予測的中率を高め
ている。このような予測方式はApril 1978 IEEE
COMPUTER「Component Progress;Its
Effecton High−Speed Computer
Arvhitecture and Machine Organization」に
考え方が示されており、具体的な構成を示したも
のとしては、特開昭57−76638号公報が存在する。
さらにもう1つの予測方式では、分岐命令に対
応して分岐の方向を予測する分岐指示フラグを多
数用意し分岐命令の発生に応答しこれら分岐指示
フラグを参照することにより分岐先を予測してい
る。この例の詳細は特開昭53−74857号公報を参
照できる。しかし、上述の3つのいずれの予測方
式においても分岐命令の読出し、解読が必要不可
欠であり、予測的中にもかかわらずこれらの読出
しおよび解読動作分だけ処理が遅れるという欠点
がある。
応して分岐の方向を予測する分岐指示フラグを多
数用意し分岐命令の発生に応答しこれら分岐指示
フラグを参照することにより分岐先を予測してい
る。この例の詳細は特開昭53−74857号公報を参
照できる。しかし、上述の3つのいずれの予測方
式においても分岐命令の読出し、解読が必要不可
欠であり、予測的中にもかかわらずこれらの読出
しおよび解読動作分だけ処理が遅れるという欠点
がある。
この欠点を除去する予測方式が特開昭57−
59253号公報に示されている。この方式では、主
記憶装置の命令部の写しである命令キヤツシユメ
モリのブロツクに対応して該ブロツク中に含まれ
る分岐命令の分岐先アドレスを、該ブロツクの次
にフエツチされるべきブロツクのアドレスとして
記憶手段に保持している。命令先取り動作におい
て、命令キヤツシユメモリへのアクセスと同時に
前記記憶装置手段をアクセスして前記分岐先アド
レスを読出し、読み出された分岐先アドレスによ
り先取りすべき命令のアドレスを決定している点
において、この方式は上述の従来の3つの予測方
式と異なり処理の迅速化に有効である。しかし、
この方式では、命令キヤツシユメモリのブロツク
対応で予測するため、該ブロツクに分岐命令が複
数個存在するときにはそのそれぞれの分岐命令に
対応して予測を行なうことができない。この結
果、精度の粗い予測的中率しか得られないという
欠点がある。
59253号公報に示されている。この方式では、主
記憶装置の命令部の写しである命令キヤツシユメ
モリのブロツクに対応して該ブロツク中に含まれ
る分岐命令の分岐先アドレスを、該ブロツクの次
にフエツチされるべきブロツクのアドレスとして
記憶手段に保持している。命令先取り動作におい
て、命令キヤツシユメモリへのアクセスと同時に
前記記憶装置手段をアクセスして前記分岐先アド
レスを読出し、読み出された分岐先アドレスによ
り先取りすべき命令のアドレスを決定している点
において、この方式は上述の従来の3つの予測方
式と異なり処理の迅速化に有効である。しかし、
この方式では、命令キヤツシユメモリのブロツク
対応で予測するため、該ブロツクに分岐命令が複
数個存在するときにはそのそれぞれの分岐命令に
対応して予測を行なうことができない。この結
果、精度の粗い予測的中率しか得られないという
欠点がある。
発明の目的
本発明の目的は上述の欠点を除去するようにし
た命令先取り装置を提供することにある。
た命令先取り装置を提供することにある。
発明の構成
本発明の命令先取り装置は、読み出された命令
を順次実行する命令実行手段と、分岐命令のアド
レスを指定する情報と該分岐命令の分岐先アドレ
スを含む分岐情報とを対にして複数対記憶する分
岐ヒストリテーブル手段と、命令先取り動作を行
う際に、該命令先取り動作において先取りされる
分岐命令のアドレスを指定する情報が前記分岐ヒ
ストリテーブル手段に登録されているか否かを調
べる点検手段と、該点検手段による登録の判明に
応答して前記分岐ヒストリテーブル手段から対応
する分岐情報を読出し該分岐情報に従つて命令先
取り動作を継続せしめるよう制御する命令先取り
制御手段と、分岐命令の実行結果と該分岐命令に
対応する前記分岐ヒストリテーブル手段の前記分
岐情報とが一致するか否かを判別する第1の判別
手段と、該分岐命令が計数分岐命令であるか否か
を判別する第2の判別手段と、前記命令実行手段
で該計数分岐命令が分岐を行なつたか否かを判別
する第3の判別手段と、前記第1の判別手段にお
ける判別結果が一致を示すとき前記分岐ヒストリ
テーブル手段の前記分岐命令に対応する分岐情報
の変更を行わない第1の制御と、前記第1、第2
および第3の判別結果に応じて第1の判別結果が
不一致を示しかつ第2の判別結果が計数分岐命令
を示しかつ第3の判別結果が命令実行手段で該計
数分岐命令が分岐を行わなかつたことを示すとき
前記分岐ヒストリテーブル手段の該計数分岐命令
に対応する分岐情報の変更を行わない第2の制御
と、第1の判別結果が不一致を示しかつ第2の判
別結果が計数分岐命令でないことを示すとき前記
分岐ヒストリテーブル手段の該分岐命令に対応す
る分岐情報を該分岐命令の実行結果に基づいて更
新する第3の制御と、第1の判別結果が不一致を
示しかつ第2の判別結果が計数分岐命令を示しか
つ第3の判別結果が命令実行手段で該計数分岐命
令が分岐を行なつたことを示すとき前記分岐ヒス
トリテーブル手段の該計数分岐命令に対応する分
岐情報を該計数分岐命令の実行結果に基づいて更
新する第4の制御とを行なう更新制御手段とを備
えている。
を順次実行する命令実行手段と、分岐命令のアド
レスを指定する情報と該分岐命令の分岐先アドレ
スを含む分岐情報とを対にして複数対記憶する分
岐ヒストリテーブル手段と、命令先取り動作を行
う際に、該命令先取り動作において先取りされる
分岐命令のアドレスを指定する情報が前記分岐ヒ
ストリテーブル手段に登録されているか否かを調
べる点検手段と、該点検手段による登録の判明に
応答して前記分岐ヒストリテーブル手段から対応
する分岐情報を読出し該分岐情報に従つて命令先
取り動作を継続せしめるよう制御する命令先取り
制御手段と、分岐命令の実行結果と該分岐命令に
対応する前記分岐ヒストリテーブル手段の前記分
岐情報とが一致するか否かを判別する第1の判別
手段と、該分岐命令が計数分岐命令であるか否か
を判別する第2の判別手段と、前記命令実行手段
で該計数分岐命令が分岐を行なつたか否かを判別
する第3の判別手段と、前記第1の判別手段にお
ける判別結果が一致を示すとき前記分岐ヒストリ
テーブル手段の前記分岐命令に対応する分岐情報
の変更を行わない第1の制御と、前記第1、第2
および第3の判別結果に応じて第1の判別結果が
不一致を示しかつ第2の判別結果が計数分岐命令
を示しかつ第3の判別結果が命令実行手段で該計
数分岐命令が分岐を行わなかつたことを示すとき
前記分岐ヒストリテーブル手段の該計数分岐命令
に対応する分岐情報の変更を行わない第2の制御
と、第1の判別結果が不一致を示しかつ第2の判
別結果が計数分岐命令でないことを示すとき前記
分岐ヒストリテーブル手段の該分岐命令に対応す
る分岐情報を該分岐命令の実行結果に基づいて更
新する第3の制御と、第1の判別結果が不一致を
示しかつ第2の判別結果が計数分岐命令を示しか
つ第3の判別結果が命令実行手段で該計数分岐命
令が分岐を行なつたことを示すとき前記分岐ヒス
トリテーブル手段の該計数分岐命令に対応する分
岐情報を該計数分岐命令の実行結果に基づいて更
新する第4の制御とを行なう更新制御手段とを備
えている。
発明の原理と作用
本発明の特徴は分岐命令の実行における分岐方
向に加えて分岐先アドレスがその同じ分岐命令の
過去の結果の把握により比較的高い的中率で予測
可能であるという事実と、ループ回数を管理する
ために同じ計数分岐命令(以下BCT命令と呼ぶ)
を多数回繰返すようなループを構成するプログラ
ムにおいてループから脱出する際のBCT命令は
途中のBCT命令とは分岐方向が異なるという事
実と、脱出したループに再び入つた時のBCT命
令は、ループを脱出する時のBCT命令とは、分
岐方向が異なるという事実に基いて装置が動作す
ることにある。
向に加えて分岐先アドレスがその同じ分岐命令の
過去の結果の把握により比較的高い的中率で予測
可能であるという事実と、ループ回数を管理する
ために同じ計数分岐命令(以下BCT命令と呼ぶ)
を多数回繰返すようなループを構成するプログラ
ムにおいてループから脱出する際のBCT命令は
途中のBCT命令とは分岐方向が異なるという事
実と、脱出したループに再び入つた時のBCT命
令は、ループを脱出する時のBCT命令とは、分
岐方向が異なるという事実に基いて装置が動作す
ることにある。
発明の実施例
次に本発明の一実施例を図面を参照して詳細に
説明する。第1図を参照すると本発明の一実施例
は、命令アドレス生成回路401、命令アドレス
変換回路402、命令解読回路403、オペラン
ドアドレス生成回路404、オペランドアドレス
変換回路405、オペランド記憶回路を有するオ
ペランド読出し回路406、命令実行回路40
7、命令記憶回路408、命令バツフア409、
分岐ヒストリテーブル(BHT)410、命令ア
ドレスレジスタ411、命令アドレス加算回路4
12、分岐情報バツフア413、命令整列回路4
14、分岐情報切換回路415、分岐情報レジス
タ416,417,418、および419、予測
確認回路420、アドレス生成回路421、選択
回路422、レジスタ423、命令先取り制御回
路424およびフリツプフロツプ425から構成
されている。
説明する。第1図を参照すると本発明の一実施例
は、命令アドレス生成回路401、命令アドレス
変換回路402、命令解読回路403、オペラン
ドアドレス生成回路404、オペランドアドレス
変換回路405、オペランド記憶回路を有するオ
ペランド読出し回路406、命令実行回路40
7、命令記憶回路408、命令バツフア409、
分岐ヒストリテーブル(BHT)410、命令ア
ドレスレジスタ411、命令アドレス加算回路4
12、分岐情報バツフア413、命令整列回路4
14、分岐情報切換回路415、分岐情報レジス
タ416,417,418、および419、予測
確認回路420、アドレス生成回路421、選択
回路422、レジスタ423、命令先取り制御回
路424およびフリツプフロツプ425から構成
されている。
命令記憶回路408およびオペランド読出し回
路406内のオペランド記憶回路はともに主記憶
装置そのものであつてもよく、さらに命令記憶回
路408が主記憶装置の命令部の一部の写しであ
る命令キヤツシユメモリ、前記オペランド記憶回
路が主記憶装置のオペランド部の一部の写しであ
るオペランドキヤツシユメモリとして構成されう
る。前記命令キヤツシユメモリおよびオペランド
キヤツシユメモリの詳細は、特開昭56−87282号
公報を参照できる。
路406内のオペランド記憶回路はともに主記憶
装置そのものであつてもよく、さらに命令記憶回
路408が主記憶装置の命令部の一部の写しであ
る命令キヤツシユメモリ、前記オペランド記憶回
路が主記憶装置のオペランド部の一部の写しであ
るオペランドキヤツシユメモリとして構成されう
る。前記命令キヤツシユメモリおよびオペランド
キヤツシユメモリの詳細は、特開昭56−87282号
公報を参照できる。
本発明は前述の命令の処理単位に対応した装置
構成を必ずしも有する必要はなく、例えば、命令
アドレス生成回路401とオペランドアドレス生
成回路404、命令アドレス変換回路405、命
令記憶回路408とオペランド読出し回路406
内の記憶回路が共用されたコンピユータシステム
においても適用され得る。
構成を必ずしも有する必要はなく、例えば、命令
アドレス生成回路401とオペランドアドレス生
成回路404、命令アドレス変換回路405、命
令記憶回路408とオペランド読出し回路406
内の記憶回路が共用されたコンピユータシステム
においても適用され得る。
第1図において前記分岐ヒストリテーブル
(BHT)410は分岐命令のアドレスを指定する
情報と該分岐命令の実行の予測としての分岐成否
フラグと分岐先アドレスとを第3図に示すように
対にして記憶している。前記命令記憶回路408
に対する前記命令アドレスレジスタ(IAR)41
1は、命令読出しのリクエストアドレスを保持し
て命令の読出し動作を実行する。
(BHT)410は分岐命令のアドレスを指定する
情報と該分岐命令の実行の予測としての分岐成否
フラグと分岐先アドレスとを第3図に示すように
対にして記憶している。前記命令記憶回路408
に対する前記命令アドレスレジスタ(IAR)41
1は、命令読出しのリクエストアドレスを保持し
て命令の読出し動作を実行する。
さらに前記命令アドレスレジスタ411
(IAR)は分岐ヒストリテーブル410(BHT)
および命令アドレス加算回路412に信号線10
1を介して接続されている。前記レジスタ411
の内容は該分岐ヒストリテーブル410(BAT)
を索引し読出されるべき命令のアドレスがそれに
登録されているか否かを示す信号を信号線106
に出力する。登録されていれば対応する分岐先ア
ドレスが信号線105に読出される。登録されて
いなければ前記命令アドレス加算回路412によ
り後続の命令語の命令先取りのためのアドレスが
生成される。
(IAR)は分岐ヒストリテーブル410(BHT)
および命令アドレス加算回路412に信号線10
1を介して接続されている。前記レジスタ411
の内容は該分岐ヒストリテーブル410(BAT)
を索引し読出されるべき命令のアドレスがそれに
登録されているか否かを示す信号を信号線106
に出力する。登録されていれば対応する分岐先ア
ドレスが信号線105に読出される。登録されて
いなければ前記命令アドレス加算回路412によ
り後続の命令語の命令先取りのためのアドレスが
生成される。
前記命令アドレス加算回路412は1回のリク
エストで読出される命令語を8Byteと仮定したと
きに“IAR+8”を出力107に生成する回路で
ある。前記命令バツフア409は、命令記憶回路
408から読出された8Byteの先取り命令語を蓄
積し命令処理部への命令の供給における待行列
(Queue)を形成する。前記命令整列回路414
は、命令バツフア409が空のとき信号線102
を介して命令記憶回路408から読出される
8Byteの命令語に応答して前記命令バツフア40
9が空でないとき信号線103を介して前記命令
バツフアに貯えられる8Byteの命令語に応答して
命令を抽出して信号線104を介して命令解読回
路403に命令を供給する回路である。
エストで読出される命令語を8Byteと仮定したと
きに“IAR+8”を出力107に生成する回路で
ある。前記命令バツフア409は、命令記憶回路
408から読出された8Byteの先取り命令語を蓄
積し命令処理部への命令の供給における待行列
(Queue)を形成する。前記命令整列回路414
は、命令バツフア409が空のとき信号線102
を介して命令記憶回路408から読出される
8Byteの命令語に応答して前記命令バツフア40
9が空でないとき信号線103を介して前記命令
バツフアに貯えられる8Byteの命令語に応答して
命令を抽出して信号線104を介して命令解読回
路403に命令を供給する回路である。
命令解読回路403は、信号線104を介して
命令語が与えられると、その命令語長と、その命
令語がBCT命令であるか否かを信号線126に
より分岐情報レジスタ417に報告する機能を有
する。前記分岐情報バツフア413は、前記命令
バツフア409に格納される命令語に対して用意
されておりその命令語中に分岐成功と予測された
分岐命令が存在すれば、第7図に示す該分岐命令
の分岐情報を格納する回路であり、分岐命令のア
ドレスは信号線101を介してまた分岐情報とし
ての分岐先アドレスおよびVビツトは分岐ヒスト
リテーブル410(BHT)から信号線105を
介してそれぞれセツトされ、分岐成功と予測され
た分岐命令が存在しなければ、Vビツトは0に、
分岐命令のアドレスは信号線101を介してそれ
ぞれセツトされる。前記分岐情報切替回路415
は、命令バツフア409が空のとき信号線101
および105を介して与えられる前記分岐情報を
そうでないときに前記分岐情報バツフア413を
介して与えられる前記分岐情報をそれぞれ出力す
る。前記レジスタ416,417および418は
それぞれ分岐命令の命令解読、命令アドレス生
成、アドレス変換の各処理ステージに対応しその
分岐情報を保持する。前記分岐情報レジスタ41
9はその分岐先アドレス部を該分岐命令の実行に
よつて生成される実際の分岐アドレスに置き換え
て保持するレジスタである。レジスタ417,4
18および419は第8図に示す分岐情報を保持
する。前記予測確認回路420は分岐命令の実行
によつて生成される実際の分岐先アドレス、およ
び分岐成否結果と、前記分岐情報レジスタ418
に保持される該分岐命令の予測情報との一致をと
る回路である。前記アドレス生成回路421は前
記分岐情報レジスタ419に保持される分岐命令
のアドレスと該分岐命令自身の命令語長とを加算
し分岐NOGO側の命令の命令アドレスを生成す
る。前記選択回路422は分岐命令の成否信号線
110の状態に応答して該信号線の状態が分岐
GOを示すとき線115を介して与えられる前記
分岐情報レジスタ419に保持される分岐先アド
レス部の出力を選択し、前記信号線の状態が分岐
NOGOを示すとき信号線116を介して与えら
れる前記アドレス生成回路421の出力を選択
し、信号線113を介して該選択回路422の出
力をレジスタ423と命令アドレスレジスタ
(IAR)411とに供給する。前記レジスタ42
3は分岐命令の予測が失敗したとき分岐ヒストリ
テーブル410(BHT)を更新するためのもの
であり、さらに信号線117を介して命令アドレ
スレジスタ411(IAR)に命令先取りのための
新たなアドレスを供給する。前記命令先取り制御
回路424は線106を介して分岐ヒストリテー
ブル410(BHT)から与えられる分岐予測信
号および予測確認回路から線112を介して与え
られる予測成否信号に基づいて命令アドレスレジ
スタ411(IAR)の入力を制御する回路であ
る。
命令語が与えられると、その命令語長と、その命
令語がBCT命令であるか否かを信号線126に
より分岐情報レジスタ417に報告する機能を有
する。前記分岐情報バツフア413は、前記命令
バツフア409に格納される命令語に対して用意
されておりその命令語中に分岐成功と予測された
分岐命令が存在すれば、第7図に示す該分岐命令
の分岐情報を格納する回路であり、分岐命令のア
ドレスは信号線101を介してまた分岐情報とし
ての分岐先アドレスおよびVビツトは分岐ヒスト
リテーブル410(BHT)から信号線105を
介してそれぞれセツトされ、分岐成功と予測され
た分岐命令が存在しなければ、Vビツトは0に、
分岐命令のアドレスは信号線101を介してそれ
ぞれセツトされる。前記分岐情報切替回路415
は、命令バツフア409が空のとき信号線101
および105を介して与えられる前記分岐情報を
そうでないときに前記分岐情報バツフア413を
介して与えられる前記分岐情報をそれぞれ出力す
る。前記レジスタ416,417および418は
それぞれ分岐命令の命令解読、命令アドレス生
成、アドレス変換の各処理ステージに対応しその
分岐情報を保持する。前記分岐情報レジスタ41
9はその分岐先アドレス部を該分岐命令の実行に
よつて生成される実際の分岐アドレスに置き換え
て保持するレジスタである。レジスタ417,4
18および419は第8図に示す分岐情報を保持
する。前記予測確認回路420は分岐命令の実行
によつて生成される実際の分岐先アドレス、およ
び分岐成否結果と、前記分岐情報レジスタ418
に保持される該分岐命令の予測情報との一致をと
る回路である。前記アドレス生成回路421は前
記分岐情報レジスタ419に保持される分岐命令
のアドレスと該分岐命令自身の命令語長とを加算
し分岐NOGO側の命令の命令アドレスを生成す
る。前記選択回路422は分岐命令の成否信号線
110の状態に応答して該信号線の状態が分岐
GOを示すとき線115を介して与えられる前記
分岐情報レジスタ419に保持される分岐先アド
レス部の出力を選択し、前記信号線の状態が分岐
NOGOを示すとき信号線116を介して与えら
れる前記アドレス生成回路421の出力を選択
し、信号線113を介して該選択回路422の出
力をレジスタ423と命令アドレスレジスタ
(IAR)411とに供給する。前記レジスタ42
3は分岐命令の予測が失敗したとき分岐ヒストリ
テーブル410(BHT)を更新するためのもの
であり、さらに信号線117を介して命令アドレ
スレジスタ411(IAR)に命令先取りのための
新たなアドレスを供給する。前記命令先取り制御
回路424は線106を介して分岐ヒストリテー
ブル410(BHT)から与えられる分岐予測信
号および予測確認回路から線112を介して与え
られる予測成否信号に基づいて命令アドレスレジ
スタ411(IAR)の入力を制御する回路であ
る。
次に前記分岐ヒストリテーブル410
(BHT)、前記予測確認回路420および前記命
令先取り制御回路424の詳細なブロツク図とタ
イムチヤートを参照しながら本実施例の動作を詳
細に説明する。
(BHT)、前記予測確認回路420および前記命
令先取り制御回路424の詳細なブロツク図とタ
イムチヤートを参照しながら本実施例の動作を詳
細に説明する。
第2図を参照すると、前記分岐ヒストリテーブ
ル410(BHT)は、デイレクトリ記憶部50
1、データ記憶部502、テスト回路503,5
04,505,および506、プライオリテイ回
路507、レベル選択回路508、およびオア回
路509を備えている。前記記憶部501および
502は、1回のリクエストに対して命令記憶回
路408から読出される命令語の単位をブロツク
の単位とし、セツト数m、レベル数nの記憶部で
ある。
ル410(BHT)は、デイレクトリ記憶部50
1、データ記憶部502、テスト回路503,5
04,505,および506、プライオリテイ回
路507、レベル選択回路508、およびオア回
路509を備えている。前記記憶部501および
502は、1回のリクエストに対して命令記憶回
路408から読出される命令語の単位をブロツク
の単位とし、セツト数m、レベル数nの記憶部で
ある。
第3図を参照すると、記憶部501には分岐命
令の命令アドレスの一部とその内容が有効か否か
を示すVビツトが格納され記憶部502には分岐
先アドレスの実アドレスが格納されている。前記
Vビツトは対応する分岐ヒストリテーブル
(BHT)410のワードの有効性を示すと同時に
該分岐命令の実行の予測としての分岐成否フラグ
の機能を有する。
令の命令アドレスの一部とその内容が有効か否か
を示すVビツトが格納され記憶部502には分岐
先アドレスの実アドレスが格納されている。前記
Vビツトは対応する分岐ヒストリテーブル
(BHT)410のワードの有効性を示すと同時に
該分岐命令の実行の予測としての分岐成否フラグ
の機能を有する。
この分岐ヒストリテーブル(BHT)410へ
の索引は以下のようなセツトアソシアテイブ法に
よつて行われる。
の索引は以下のようなセツトアソシアテイブ法に
よつて行われる。
第2図に示される前記テスト回路503,50
4,505,および506はテーブル410の各
レベルに対応して命令アドレスレジスタ411
(IAR)に保持されるリクエストアドレスが各レ
ベルのBHT−AAi(iはレベルに対応するサフイ
クスを示す)に登録されているか否かを示す信号
を信号線130,131,132,133に出力
する。第4図を参照すると、前記テスト回路50
3,504,505および506のそれぞれは、
一致回路701および大小比較回路702から構
成されている。
4,505,および506はテーブル410の各
レベルに対応して命令アドレスレジスタ411
(IAR)に保持されるリクエストアドレスが各レ
ベルのBHT−AAi(iはレベルに対応するサフイ
クスを示す)に登録されているか否かを示す信号
を信号線130,131,132,133に出力
する。第4図を参照すると、前記テスト回路50
3,504,505および506のそれぞれは、
一致回路701および大小比較回路702から構
成されている。
前記一致回路701では、命令アドレスレジス
タ(IAR)411に保持されるリクエストアドレ
スの一部IAR(:18−28)をセツトアドレスとし
て読出された記憶部501の各レベルの内容と前
記レジスタ411の内容IAR(:4−17)とが比
較され、等しいアドレスが存在するか否かを検出
する。該一致回路701の出力により命令アドレ
スレジスタ(IAR)411に保持されるリクエス
トアドレスで読出されるべき命令語の8Byteブロ
ツク中にすでに分岐ヒストリテーブル(BHT)
410に登録された分岐命令が存在するか否か
が、判明する。しかしリクエストアドレスとそれ
が読出すべき分岐命令との対応をとるには上記一
致検出のみでは不十分である。第5図を参照する
と、1回のリクエストで読出される8Byteの命令
語のブロツク中に2Byte命令BC0,A,BC1,
BC2の4個の命令が存在する。命令BC0,BC1,
BC2がともに分岐成功と予測された分岐命令であ
るときには、各々の分岐命令はともにそのアドレ
スの一部が記憶部(BHT−AA)501に登録
される。このとき他の分岐命令から命令Aに分岐
して命令Aのアドレス〈A〉が前記命令語のブロ
ツクを読出すためのリクエストアドレスとして命
令アドレスレジスタ(IAR)411に保持される
ときには、分岐ヒストリテーブル(BHT)41
0から読出されるべき分岐命令の情報は命令の実
行の経路から分岐命令BC1の情報でなければなら
ない。
タ(IAR)411に保持されるリクエストアドレ
スの一部IAR(:18−28)をセツトアドレスとし
て読出された記憶部501の各レベルの内容と前
記レジスタ411の内容IAR(:4−17)とが比
較され、等しいアドレスが存在するか否かを検出
する。該一致回路701の出力により命令アドレ
スレジスタ(IAR)411に保持されるリクエス
トアドレスで読出されるべき命令語の8Byteブロ
ツク中にすでに分岐ヒストリテーブル(BHT)
410に登録された分岐命令が存在するか否か
が、判明する。しかしリクエストアドレスとそれ
が読出すべき分岐命令との対応をとるには上記一
致検出のみでは不十分である。第5図を参照する
と、1回のリクエストで読出される8Byteの命令
語のブロツク中に2Byte命令BC0,A,BC1,
BC2の4個の命令が存在する。命令BC0,BC1,
BC2がともに分岐成功と予測された分岐命令であ
るときには、各々の分岐命令はともにそのアドレ
スの一部が記憶部(BHT−AA)501に登録
される。このとき他の分岐命令から命令Aに分岐
して命令Aのアドレス〈A〉が前記命令語のブロ
ツクを読出すためのリクエストアドレスとして命
令アドレスレジスタ(IAR)411に保持される
ときには、分岐ヒストリテーブル(BHT)41
0から読出されるべき分岐命令の情報は命令の実
行の経路から分岐命令BC1の情報でなければなら
ない。
従つて前記レジスタ(IAR)411に保持され
るリクエストアドレスと前記記憶部(BHT−
AAi)501に保持される分岐命令のアドレスと
の関係が上記の一致条件とともに次の関係が成立
するとき、対応するレベルのBHT−HITi信号が
生成される。この信号は線130−133を介し
てオア回路509に与えられ、該BHT−HITi信
号のオア信号が線106を介して出力され分岐予
測信号(BHT−HITとなる。
るリクエストアドレスと前記記憶部(BHT−
AAi)501に保持される分岐命令のアドレスと
の関係が上記の一致条件とともに次の関係が成立
するとき、対応するレベルのBHT−HITi信号が
生成される。この信号は線130−133を介し
てオア回路509に与えられ、該BHT−HITi信
号のオア信号が線106を介して出力され分岐予
測信号(BHT−HITとなる。
BHT−HITi={IAR(:4−17)=BHT−AAi
(:4−17)}
∩{IAR(:29,30)≦BHT−AAi
(:29,30)}
∩BHT−AAi(V)
再び第4図を参照すると、前記大小比較回路
は、この条件を実現する回路である。
は、この条件を実現する回路である。
さらに前記信号BHT−HITiの条件が2ケ以上
のレベルにおいて成立したとき記憶部501の対
応するレベル(BHT−AAi)に保持される分岐
命令のアドレスの8Byteブロツク内アドレス
BHT−AAi(:29,30)の値の最も小さいレベル
が選択される必要がある。再び第5図を参照する
と、命令BC1およびBC2の分岐命令関係情報が格
納される分岐ヒストリーテーブル410のレベル
で前記信号BHT−HITi条件が共に成立する。こ
のとき命令の実行の経路から命令BC1に対するレ
ベルが選択される必要がある。
のレベルにおいて成立したとき記憶部501の対
応するレベル(BHT−AAi)に保持される分岐
命令のアドレスの8Byteブロツク内アドレス
BHT−AAi(:29,30)の値の最も小さいレベル
が選択される必要がある。再び第5図を参照する
と、命令BC1およびBC2の分岐命令関係情報が格
納される分岐ヒストリーテーブル410のレベル
で前記信号BHT−HITi条件が共に成立する。こ
のとき命令の実行の経路から命令BC1に対するレ
ベルが選択される必要がある。
前記プライオリテイ回路507は、前記信号
BHT−HITiの2ケ以上の成立に対するものであ
り、この出力により記憶部BHT−DA502のセツ
トアドレスIAR(:18−28)で示されるエントリ
の分岐先アドレスがレベル選択回路508を介し
て読出される。
BHT−HITiの2ケ以上の成立に対するものであ
り、この出力により記憶部BHT−DA502のセツ
トアドレスIAR(:18−28)で示されるエントリ
の分岐先アドレスがレベル選択回路508を介し
て読出される。
第6図を参照すると、前記プライオリテイ回路
507はアンド回路群601−604およびオア
回路群605−608から構成されている。前記
アンド回路群601−604はn+1個並列に配
置されている。前記第2図におけるレベル選択回
路508のnケのレベルの選択信号は第6図にお
ける信号V0,V1,V2,V3により以下のように与
えられる。
507はアンド回路群601−604およびオア
回路群605−608から構成されている。前記
アンド回路群601−604はn+1個並列に配
置されている。前記第2図におけるレベル選択回
路508のnケのレベルの選択信号は第6図にお
ける信号V0,V1,V2,V3により以下のように与
えられる。
V0のとき V0L0,V0L1,……,V0Lo
0・V1のとき V1L0,V1L1,……,V1Lo
0・1・V2 V2L0,V2L1,……,V2Lo
0・1・2・V3のとき V3L0,V3L1,……,
V3Lo 以上のようにして第2図におけるレベル選択回
路508から読出された分岐情報は第1図の命令
記憶回路408から読出される命令と対応づける
ことが可能である。
V3Lo 以上のようにして第2図におけるレベル選択回
路508から読出された分岐情報は第1図の命令
記憶回路408から読出される命令と対応づける
ことが可能である。
第10図には、命令記憶回路408における命
令と分岐ヒストリテーブル(BHT)410にお
ける分岐情報の上記対応関係が示されている。命
令の実行順序が命令A0、分岐命令BC0,B1,
BC1,B2,B3,BC2,C1,C2……と予測された
場合である。なお、〈A〉はA命令のアドレスを、
BCjは分岐命令をそれぞれ示す。
令と分岐ヒストリテーブル(BHT)410にお
ける分岐情報の上記対応関係が示されている。命
令の実行順序が命令A0、分岐命令BC0,B1,
BC1,B2,B3,BC2,C1,C2……と予測された
場合である。なお、〈A〉はA命令のアドレスを、
BCjは分岐命令をそれぞれ示す。
第11図を参照すると、前記第10図に示した
分岐ヒストリテーブルBHT410による命令先
取り動作は次のようにされる。リクエストアドレ
スの命令アドレスレジスタ411のセツトに応答
して命令記憶回路408から命令語が読出され、
これと同時にテーブルBHT410が索引される。
信号線106を介してBHT−HIT信号が出力さ
れると記憶部BHT−DA502の分岐先アドレ
ス〈B1〉がアドレスレジスタ411にセツトさ
れ、次の命令先取りが行われる。前記信号線10
6を介してBHT−HIT信号が出力されないとき
には命令アドレス加算回路412に命令Aの8バ
イト境界弁アドレス〈A〉が与えられ、「8」加
算されたアドレスが出力され、次の命令先取りが
逐次行われる。
分岐ヒストリテーブルBHT410による命令先
取り動作は次のようにされる。リクエストアドレ
スの命令アドレスレジスタ411のセツトに応答
して命令記憶回路408から命令語が読出され、
これと同時にテーブルBHT410が索引される。
信号線106を介してBHT−HIT信号が出力さ
れると記憶部BHT−DA502の分岐先アドレ
ス〈B1〉がアドレスレジスタ411にセツトさ
れ、次の命令先取りが行われる。前記信号線10
6を介してBHT−HIT信号が出力されないとき
には命令アドレス加算回路412に命令Aの8バ
イト境界弁アドレス〈A〉が与えられ、「8」加
算されたアドレスが出力され、次の命令先取りが
逐次行われる。
以上の命令の先取りに従えば命令記憶回路40
8から読出される命令語は、テーブルBHT41
0の内容による予測に従つて順次読出され、命令
バツフア409には予測された命令の実行順に格
納することが可能である。
8から読出される命令語は、テーブルBHT41
0の内容による予測に従つて順次読出され、命令
バツフア409には予測された命令の実行順に格
納することが可能である。
このときたとえ信号BHT−HITが出力されて
も分岐予測方向と反対側の命令先取り動作を一部
行わせしめた後に分岐予測方向の命令先取り動作
を行つてもよい。
も分岐予測方向と反対側の命令先取り動作を一部
行わせしめた後に分岐予測方向の命令先取り動作
を行つてもよい。
以上のようにして命令先取りされた命令が分岐
命令で第1図の命令整列回路414により命令解
読回路403に導かれたとき同時に該分岐命令に
対応する分岐情報が最初の分岐情報レジスタ41
6(QR0)にセツトされる。
命令で第1図の命令整列回路414により命令解
読回路403に導かれたとき同時に該分岐命令に
対応する分岐情報が最初の分岐情報レジスタ41
6(QR0)にセツトされる。
以降前記分岐命令の進行に伴い前記命令解読、
アドレス変換に対応して前記分岐情報が第2およ
び第3の分岐情報レジスタ417(QR1)および
418(QR2)に転送される。そして前記分岐命
令の実行によつて生成される実際の分岐命令の生
成結果と前記分岐情報レジスタ418(QR2)に
保持される該分岐命令の予測情報との一致が予測
確認回路420によりチエツクされる。第9図を
参照すると、前記予測確認回路420は一致回路
801、フリツプフロツプ802および803、
真偽回路804−807、アンド回路808−8
13、およびオア回路814から構成されてい
る。前記一致回路801には分岐命令の実行によ
り生成された分岐先アドレスの実アドレスが命令
アドレス変換回路402から信号線109を介し
て与えられるとともに、分岐情報レジスタ418
(QR2)から予測された分岐先が信号線108を
介して与えられる。前記一致回路801では両者
の一致、不一致が判定され、判定結果は前記フリ
ツプフロツプ802にセツトされる。前記レジス
タ418から線108を介して与えられるVビツ
トは前記フリツプフロツプ803にセツトされ
る。
アドレス変換に対応して前記分岐情報が第2およ
び第3の分岐情報レジスタ417(QR1)および
418(QR2)に転送される。そして前記分岐命
令の実行によつて生成される実際の分岐命令の生
成結果と前記分岐情報レジスタ418(QR2)に
保持される該分岐命令の予測情報との一致が予測
確認回路420によりチエツクされる。第9図を
参照すると、前記予測確認回路420は一致回路
801、フリツプフロツプ802および803、
真偽回路804−807、アンド回路808−8
13、およびオア回路814から構成されてい
る。前記一致回路801には分岐命令の実行によ
り生成された分岐先アドレスの実アドレスが命令
アドレス変換回路402から信号線109を介し
て与えられるとともに、分岐情報レジスタ418
(QR2)から予測された分岐先が信号線108を
介して与えられる。前記一致回路801では両者
の一致、不一致が判定され、判定結果は前記フリ
ツプフロツプ802にセツトされる。前記レジス
タ418から線108を介して与えられるVビツ
トは前記フリツプフロツプ803にセツトされ
る。
命令実行回路407から信号線110を介して
与えられる分岐の成否信号、レジスタ419から
信号線130を介して与えられるBCTビツト、
および前記フリツプフロツプ802および803
から真偽回路804−807、アンド回路808
−813を通して、Vビツトが0、すなわち、分
岐NOGO予測であつて実際の分岐成否結果がGO
であつた場合の予測NOGO失敗信号と、Vビツ
トが1、すなわち、分岐GO予測であつて分岐先
アドレスも一致していたにもかかわらず実際の分
岐成否結果がNOGOであつた場合の予測GO失敗
信号と、分岐GO予測であつて分岐先アドレスが
一致していなかつた場合の予測アドレス失敗信号
とが、BCT命令については、それぞれアンド回
路808,809および810で生成される。
BCT命令以外の分岐命令については、それぞれ
アンド回路811,812および813で生成さ
れる。さらに、アンド回路808,810,81
1,812および813の生成する予測失敗信号
は、オア回路814で論理和がとられ、分岐予測
失敗信号として信号線112に出力される。アン
ド回路809の生成する予測失敗信号は、BCT
GO予測失敗信号として信号線131に出力され
る。従つて、BCT命令において分岐GO予測であ
つて、分岐先アドレスが一致していたにもかかわ
らず、予測GO失敗であつた場合には信号線13
1にBCTGO予測失敗信号が出力され、それ以外
の予測失敗の場合には信号線112に分岐失敗信
号が出力される。
与えられる分岐の成否信号、レジスタ419から
信号線130を介して与えられるBCTビツト、
および前記フリツプフロツプ802および803
から真偽回路804−807、アンド回路808
−813を通して、Vビツトが0、すなわち、分
岐NOGO予測であつて実際の分岐成否結果がGO
であつた場合の予測NOGO失敗信号と、Vビツ
トが1、すなわち、分岐GO予測であつて分岐先
アドレスも一致していたにもかかわらず実際の分
岐成否結果がNOGOであつた場合の予測GO失敗
信号と、分岐GO予測であつて分岐先アドレスが
一致していなかつた場合の予測アドレス失敗信号
とが、BCT命令については、それぞれアンド回
路808,809および810で生成される。
BCT命令以外の分岐命令については、それぞれ
アンド回路811,812および813で生成さ
れる。さらに、アンド回路808,810,81
1,812および813の生成する予測失敗信号
は、オア回路814で論理和がとられ、分岐予測
失敗信号として信号線112に出力される。アン
ド回路809の生成する予測失敗信号は、BCT
GO予測失敗信号として信号線131に出力され
る。従つて、BCT命令において分岐GO予測であ
つて、分岐先アドレスが一致していたにもかかわ
らず、予測GO失敗であつた場合には信号線13
1にBCTGO予測失敗信号が出力され、それ以外
の予測失敗の場合には信号線112に分岐失敗信
号が出力される。
第1図および第12図を参照すると、分岐情報
レジスタ419(QR3)の分岐先アドレス部には
前記命令アドレス変換回路402から新たに生成
される分岐先アドレスがセツトされる。また前記
分岐情報レジスタ419(QR3)の分岐命令BC1
のアドレス部の内容と該分岐命令BC1自身の命令
語長部の内容とがアドレス生成回路421により
加算され分岐NOGO側の命令の命令アドレスが
生成される。
レジスタ419(QR3)の分岐先アドレス部には
前記命令アドレス変換回路402から新たに生成
される分岐先アドレスがセツトされる。また前記
分岐情報レジスタ419(QR3)の分岐命令BC1
のアドレス部の内容と該分岐命令BC1自身の命令
語長部の内容とがアドレス生成回路421により
加算され分岐NOGO側の命令の命令アドレスが
生成される。
そして分岐命令BC1の実際の実行により分岐
GOならば前記分岐情報レジスタ419(QR3)
から線115を介して与えられる分岐先アドレス
部の出力〈D1〉が、分岐NOGOならば線116
を介して与えられる前記アドレス生成回路421
の出力〈B2〉が選択回路422により選択され
る。前記分岐命令BC1の分岐予測失敗信号112
が予測確認回路420から発生したとき該選択回
路422の出力〈D1〉が線113を介してレジ
スタ423(WR)にセツトされる。
GOならば前記分岐情報レジスタ419(QR3)
から線115を介して与えられる分岐先アドレス
部の出力〈D1〉が、分岐NOGOならば線116
を介して与えられる前記アドレス生成回路421
の出力〈B2〉が選択回路422により選択され
る。前記分岐命令BC1の分岐予測失敗信号112
が予測確認回路420から発生したとき該選択回
路422の出力〈D1〉が線113を介してレジ
スタ423(WR)にセツトされる。
一方、分岐情報レジスタ419(QR3)の分岐
命令のアドレス〈BC1〉は信号線114を介して
命令アドレスレジスタ411(IAR)にセツトさ
れる。このアドレスは該分岐命令に対応する分岐
ヒストリテーブル410(BHT)の更新のため
線101を介して該テーブル410にライトアド
レスとして供給される。前記分岐予測失敗信号1
12の出力がフリツプフロツプ425に与えら
れ、この出力が指示パルスとして線119を介し
て分岐ヒストリテーブル401に与えられる。こ
の出力に応答して分岐命令の次の命令先取り時の
ための分岐予測情報の更新が行なわれる。この更
新は本実施例では予測NOGO失敗のとき前記レ
ジスタ423(WR)に保持される新たな分岐先
アドレスで行なわれ、予測GO失敗のときはVビ
ツトをリセツトするように行われるが分岐予測情
報の更新におけるアルゴリズムを用いて他の方法
により行なつても差しつかえない。
命令のアドレス〈BC1〉は信号線114を介して
命令アドレスレジスタ411(IAR)にセツトさ
れる。このアドレスは該分岐命令に対応する分岐
ヒストリテーブル410(BHT)の更新のため
線101を介して該テーブル410にライトアド
レスとして供給される。前記分岐予測失敗信号1
12の出力がフリツプフロツプ425に与えら
れ、この出力が指示パルスとして線119を介し
て分岐ヒストリテーブル401に与えられる。こ
の出力に応答して分岐命令の次の命令先取り時の
ための分岐予測情報の更新が行なわれる。この更
新は本実施例では予測NOGO失敗のとき前記レ
ジスタ423(WR)に保持される新たな分岐先
アドレスで行なわれ、予測GO失敗のときはVビ
ツトをリセツトするように行われるが分岐予測情
報の更新におけるアルゴリズムを用いて他の方法
により行なつても差しつかえない。
予測失敗したとき予測側に後続する命令の動作
はすべてキヤンセルされ、前記レジスタ423
(WR)に保持される新たなリクエストアドレス
が分岐ヒストリテーブル410(BHT)の更新
後に命令アドレスレジスタ411(IAR)に供給
され改めて命令の取出しが開始される。
はすべてキヤンセルされ、前記レジスタ423
(WR)に保持される新たなリクエストアドレス
が分岐ヒストリテーブル410(BHT)の更新
後に命令アドレスレジスタ411(IAR)に供給
され改めて命令の取出しが開始される。
第13図を参照すると、第12図における分岐
命令BC1と同様にBCT命令、BCT1の実際の分岐
先アドレスが命令アドレス変換回路402で生成
され、分岐情報レジスタ419にセツトされる。
さらに、前記レジスタ419の保持するBCT1自
身のアドレスと、命令語長がアドレス生成回路4
21で加算され分岐NOGO側のBCT1の次の命令
のアドレス〈B3〉が生成される。
命令BC1と同様にBCT命令、BCT1の実際の分岐
先アドレスが命令アドレス変換回路402で生成
され、分岐情報レジスタ419にセツトされる。
さらに、前記レジスタ419の保持するBCT1自
身のアドレスと、命令語長がアドレス生成回路4
21で加算され分岐NOGO側のBCT1の次の命令
のアドレス〈B3〉が生成される。
BCT命令BCT1の実際の実行により、命令実行
回路407より信号線110に出力される分岐成
否信号に応じて前記レジスタ419の保持する
GO側分岐先アドレス〈D2〉、または前記アド
レス生成回路421の出力するNOGO側分岐先
アドレス〈B3〉が選択回路422により選択さ
れる。
回路407より信号線110に出力される分岐成
否信号に応じて前記レジスタ419の保持する
GO側分岐先アドレス〈D2〉、または前記アド
レス生成回路421の出力するNOGO側分岐先
アドレス〈B3〉が選択回路422により選択さ
れる。
前記予測確認回路420より、信号線131の
BCT GO予測失敗信号が出力されると、前記選
択回路422の出力は、信号線113を介してレ
ジスタ423と、命令アドレスレジスタ(2AR)
411に同時にセツトされる。しかし、分岐ヒス
トリテーブル410への指示パルスは信号線11
9に出力されないので、前記テーブル410の予
測情報の更新は行なわれず、すぐ、失敗した命令
の取り出しが実行される。
BCT GO予測失敗信号が出力されると、前記選
択回路422の出力は、信号線113を介してレ
ジスタ423と、命令アドレスレジスタ(2AR)
411に同時にセツトされる。しかし、分岐ヒス
トリテーブル410への指示パルスは信号線11
9に出力されないので、前記テーブル410の予
測情報の更新は行なわれず、すぐ、失敗した命令
の取り出しが実行される。
第14図を参照すると、前記命令先取り制御回
路424はフリツプフロツプ1201、真偽回路
1202−1205およびアンド回路1206か
ら構成されている。前記フリツプフロツプ120
1は前記分岐予測失敗信号112を1マシンサイ
クル保持するためのフリツプフロツプである。こ
の回路424の出力はアドレスレジスタ411の
前段にあるセレクタの選択指示信号となる。この
選択指示信号は、前記命令アドレス加算回路41
2の出力、前記レジスタ423の出力、前記テー
ブル410の出力、分岐情報レジスタ419の出
力および選択回路422の出力のうちのどれを選
択するかを指示するための信号である。
路424はフリツプフロツプ1201、真偽回路
1202−1205およびアンド回路1206か
ら構成されている。前記フリツプフロツプ120
1は前記分岐予測失敗信号112を1マシンサイ
クル保持するためのフリツプフロツプである。こ
の回路424の出力はアドレスレジスタ411の
前段にあるセレクタの選択指示信号となる。この
選択指示信号は、前記命令アドレス加算回路41
2の出力、前記レジスタ423の出力、前記テー
ブル410の出力、分岐情報レジスタ419の出
力および選択回路422の出力のうちのどれを選
択するかを指示するための信号である。
なお、この命令先取り制御回路424の制御に
より分岐予測が的中したときには後述する第18
図の命令処理が行なわれ、BCT命令の分岐GO予
測が失敗したときには後述する第20図の命令処
理が行なわれ、それ以外の分岐予測が失敗したと
きには後述する第19図の命令処理が行なわれ
る。前記命令アドレス加算回路412は分岐
NOGO側の命令の先取りを行うためのアドレス
生成を行う。このときアドレスは実アドレスで加
算が行われるために、例えば、ページングを行う
コンピユータシステムにおいて前記アドレス加算
がページ境界を越えた場合アドレス変換を改めて
やり直す必要が生じる。
より分岐予測が的中したときには後述する第18
図の命令処理が行なわれ、BCT命令の分岐GO予
測が失敗したときには後述する第20図の命令処
理が行なわれ、それ以外の分岐予測が失敗したと
きには後述する第19図の命令処理が行なわれ
る。前記命令アドレス加算回路412は分岐
NOGO側の命令の先取りを行うためのアドレス
生成を行う。このときアドレスは実アドレスで加
算が行われるために、例えば、ページングを行う
コンピユータシステムにおいて前記アドレス加算
がページ境界を越えた場合アドレス変換を改めて
やり直す必要が生じる。
このために前記命令アドレス加算回路412に
ページ境界越え検出回路を設け該検出回路により
ページ境界越えが生じた場合信号線118により
命令アドレス生成回路1を起動し命令先取り動作
を改めて命令アドレス生成回路(IA)401及
び命令アドレス変換回路(IT)402から行う
ように制御すればよい。
ページ境界越え検出回路を設け該検出回路により
ページ境界越えが生じた場合信号線118により
命令アドレス生成回路1を起動し命令先取り動作
を改めて命令アドレス生成回路(IA)401及
び命令アドレス変換回路(IT)402から行う
ように制御すればよい。
ここで問題となるのはあらたに分岐ヒストリテ
ーブルBHT410に前記命令アドレス情報を登
録するとき既存のどの部分に格納された命令アド
レス情報を追い出すかである。
ーブルBHT410に前記命令アドレス情報を登
録するとき既存のどの部分に格納された命令アド
レス情報を追い出すかである。
この方法としては使われた順序、すなわち最も
古く使われたものから順に追い出す法LRU
(Least Recently Used)、情報が入つた順序、す
なわち最も古く入つたものから順に追い出す方法
FIFO(First In First Out)等があるがどちらを
用いてもよい。
古く使われたものから順に追い出す法LRU
(Least Recently Used)、情報が入つた順序、す
なわち最も古く入つたものから順に追い出す方法
FIFO(First In First Out)等があるがどちらを
用いてもよい。
発明の効果
次に本発明の効果を第15図から第21図を参
照しながら詳細に説明する。
照しながら詳細に説明する。
第15図を参照すると、命令の処理は一般的に
次の8つの処理単位に分けられる。
次の8つの処理単位に分けられる。
(1) IAステージ:実行すべき命令の命令アドレ
ス(論理アドレス)が生成される。
ス(論理アドレス)が生成される。
(2) ITステージ:生成された命令アドレスのア
ドレス変換が行われる。
ドレス変換が行われる。
(3) ICステージ:変換された命令の実アドレス
で記憶装置から命令が読出される。
で記憶装置から命令が読出される。
(4) IDステージ:読出された命令が解読される。
(5) OAステージ:解読された命令のオペランド
アドレス(論理アドレス)が生成される。
アドレス(論理アドレス)が生成される。
(6) OTステージ:生成されたオペランドアドレ
スのアドレス変換が行なわれる。
スのアドレス変換が行なわれる。
(7) OCステージ:変換されたオペランドの実ア
ドレスで記憶装置からオペランドが読出され
る。
ドレスで記憶装置からオペランドが読出され
る。
(8) EXステージ:命令が実行される。
上述のITステージおよびOTステージのアドレ
ス変換においてアドレス変換バツフアを設け必要
な変換テーブルが該アドレス変換バツフアに存在
すれば上記アドレス変換処理は高速に実行し得
る。また、上述のICステージおよびOCステージ
の命令およびオペランドの読出し動作において主
記憶装置のデータの一部の写しを保持するキヤツ
シユメモリを設け必要な命令およびオペランドが
該キヤツシユメモリに存在すればICステージお
よびOCステージの処理は高速に行いうる。情報
処理システムは上述の各処理単位に対応したリソ
ースを必ずしも有する必要はない。しかし、説明
の簡単のためにここでは各処理単位にその機能を
果す回路があるものとする。上述のIT,OTおよ
びIC,OCの各ステージの高速処理が可能なとき
複数の命令の処理の流れを無駄なく実行する8段
のパイプライン制御が可能である。
ス変換においてアドレス変換バツフアを設け必要
な変換テーブルが該アドレス変換バツフアに存在
すれば上記アドレス変換処理は高速に実行し得
る。また、上述のICステージおよびOCステージ
の命令およびオペランドの読出し動作において主
記憶装置のデータの一部の写しを保持するキヤツ
シユメモリを設け必要な命令およびオペランドが
該キヤツシユメモリに存在すればICステージお
よびOCステージの処理は高速に行いうる。情報
処理システムは上述の各処理単位に対応したリソ
ースを必ずしも有する必要はない。しかし、説明
の簡単のためにここでは各処理単位にその機能を
果す回路があるものとする。上述のIT,OTおよ
びIC,OCの各ステージの高速処理が可能なとき
複数の命令の処理の流れを無駄なく実行する8段
のパイプライン制御が可能である。
このときの分岐命令を含む命令の処理の流れを
第16図および第17図を参照しながら説明す
る。
第16図および第17図を参照しながら説明す
る。
第16図は分岐命令の命令先取りにおいて前述
のすべての分岐は“GO”であると予測した場合
の命令の処理の流れを示す。すなわち、命令A0
は分岐命令BCの分岐条件を決定する命令で該分
岐条件は命令A0の実行結果すなわち、時刻t7
において決定される。分岐命令BCは時刻t4に
おいて解読されると命令アドレスの生成回路を用
いて分岐命令B1のアドレスを生成し以後B1命令
を先取りするように動作する。時刻t2,t3,
およびt4には分岐NOGO側の後読命令A1,
A2,およびA3の命令先取りのためのアドレス
生成が開始される。時刻t6およびt7には予測
動作としての分岐GO側の後続命令B2およびB
3の命令先取り動作が開始される。時刻t7にお
いて分岐条件の判定結果により、時刻t8以降は
正しい命令の処理の流れに従つて処理が継続され
る。
のすべての分岐は“GO”であると予測した場合
の命令の処理の流れを示す。すなわち、命令A0
は分岐命令BCの分岐条件を決定する命令で該分
岐条件は命令A0の実行結果すなわち、時刻t7
において決定される。分岐命令BCは時刻t4に
おいて解読されると命令アドレスの生成回路を用
いて分岐命令B1のアドレスを生成し以後B1命令
を先取りするように動作する。時刻t2,t3,
およびt4には分岐NOGO側の後読命令A1,
A2,およびA3の命令先取りのためのアドレス
生成が開始される。時刻t6およびt7には予測
動作としての分岐GO側の後続命令B2およびB
3の命令先取り動作が開始される。時刻t7にお
いて分岐条件の判定結果により、時刻t8以降は
正しい命令の処理の流れに従つて処理が継続され
る。
この場合、分岐命令の出現によるパイプライン
のロスサイクルは 予測的中(分岐GO)のとき 3サイクル 予測失敗(分岐NOGO)のとき 3サイクル である。
のロスサイクルは 予測的中(分岐GO)のとき 3サイクル 予測失敗(分岐NOGO)のとき 3サイクル である。
分岐GO率γ、予測的中率αとしたときこの場
合γ=αであり予測的中率は5分5分である。従
つてγ=α=0.5であり1分岐命令当り平均的な
ロスサイクルは 3×γ+3×(1−γ)=3サイクル である。
合γ=αであり予測的中率は5分5分である。従
つてγ=α=0.5であり1分岐命令当り平均的な
ロスサイクルは 3×γ+3×(1−γ)=3サイクル である。
一方、第17図は分岐命令の命令先取りにおい
て前述の同じ分岐命令の過去の結果に基づいて予
測を行つた場合の命令の処理の流れを示す。すな
わち、分岐命令BCは、時刻t4において解読さ
れるとともに分岐命令のアドレステーブルを探索
しその有無によるかもしくは分岐指示フラグの指
示の予測により、分岐GO側の命令B1を先取り
するか分岐NOGO側の命令A1を先取りするか
を決定する。前回と同様に時刻t2,t3および
t4には分岐NOGO側の後続命令A1,A2お
よびA3の命令先取りのためのアドレス生成が開
始される。時刻t6及びt7には予測による命令
先取りの後続命令B1およびB2もしくはA4お
よびA5の命令のアドレス生成が開始される。時
刻t7において分岐条件の判定結果により時刻t
8以降は正しい命令の処理の流れに従つて処理が
継続される。
て前述の同じ分岐命令の過去の結果に基づいて予
測を行つた場合の命令の処理の流れを示す。すな
わち、分岐命令BCは、時刻t4において解読さ
れるとともに分岐命令のアドレステーブルを探索
しその有無によるかもしくは分岐指示フラグの指
示の予測により、分岐GO側の命令B1を先取り
するか分岐NOGO側の命令A1を先取りするか
を決定する。前回と同様に時刻t2,t3および
t4には分岐NOGO側の後続命令A1,A2お
よびA3の命令先取りのためのアドレス生成が開
始される。時刻t6及びt7には予測による命令
先取りの後続命令B1およびB2もしくはA4お
よびA5の命令のアドレス生成が開始される。時
刻t7において分岐条件の判定結果により時刻t
8以降は正しい命令の処理の流れに従つて処理が
継続される。
この場合分岐命令の出現によるパイプラインの
ロスサイクルは 分岐GOと予測して的中したとき 3サイクル 分岐NOGOと予測して的中したとき
0サイクル 分岐GOと予測して失敗したとき 3サイクル 分岐NOGOと予測して失敗したとき
6サイクル である。従つて、分岐GO率γ=0.5、予測的中率
α=0.8と仮定したとき1分岐命令当りの平均的
なロスサイクルは 3・γ・α+0・(1-γ)・α+3・γ・(1-α) +6・(1−γ)・(1−α)=2.1サイクル を得る。
ロスサイクルは 分岐GOと予測して的中したとき 3サイクル 分岐NOGOと予測して的中したとき
0サイクル 分岐GOと予測して失敗したとき 3サイクル 分岐NOGOと予測して失敗したとき
6サイクル である。従つて、分岐GO率γ=0.5、予測的中率
α=0.8と仮定したとき1分岐命令当りの平均的
なロスサイクルは 3・γ・α+0・(1-γ)・α+3・γ・(1-α) +6・(1−γ)・(1−α)=2.1サイクル を得る。
従つてこの従来の発明は同じ分岐命令の過去の
結果に基づいて予測を行つた場合高い予測的中率
を得るという原理を用いることにより常に分岐
GOと予測する第16図に示す処理に比べ幾分の
改良がみられる。しかしこの改良された発明にお
いてもたとえ予測的中時分岐GOの場合は依然と
して3サイクルのロスサイクルを要することにな
りこれ以上短縮できない。従つて分岐命令が生じ
た場合たとえ予測が的中してもロスサイクルを生
じることになる。
結果に基づいて予測を行つた場合高い予測的中率
を得るという原理を用いることにより常に分岐
GOと予測する第16図に示す処理に比べ幾分の
改良がみられる。しかしこの改良された発明にお
いてもたとえ予測的中時分岐GOの場合は依然と
して3サイクルのロスサイクルを要することにな
りこれ以上短縮できない。従つて分岐命令が生じ
た場合たとえ予測が的中してもロスサイクルを生
じることになる。
第18図、第19図、および第20図は本発明
による命令の処理の流れを示している。
による命令の処理の流れを示している。
本発明における命令の処理単位ICステージは
命令を記憶装置から読出す機能の他に、分岐ヒス
トリテーブルを索引し読出される命令のアドレス
が該分岐ヒストリテーブルに登録されているか否
かを検出し、登録されていれば対応する分岐情報
を読出し、登録されていなければ後続命令の命令
先取りのためのアドレスを生成する機能を有す
る。
命令を記憶装置から読出す機能の他に、分岐ヒス
トリテーブルを索引し読出される命令のアドレス
が該分岐ヒストリテーブルに登録されているか否
かを検出し、登録されていれば対応する分岐情報
を読出し、登録されていなければ後続命令の命令
先取りのためのアドレスを生成する機能を有す
る。
第18図および第19図を参照すると、分岐命
令BCの時刻t1における動作は次のようにして
行なわれる。まず、該分岐命令BCが命令キヤツ
シユメモリから読出されると同時に分岐ヒストリ
テーブルが索引される。該分岐命令BCの命令ア
ドレスが登録されていれば対応する分岐情報が読
出される。該分岐情報を分析した結果、分岐GO
側の予測として該分岐情報中に含まれる分岐先ア
ドレスにより分岐先命令B1の命令先取りを開始
するかもしくは分岐NOGO側の予測として分岐
NOGO側の命令A1の命令アドレスを生成して
命令A1の先取りを開始するかが決定される。以
降時刻t5までは前記分岐命令BCの予測期間で
あり予測側の後続命令が先取りされ時刻t5にお
いて分岐条件が決定される。予測的中時には第1
6図に示すようにパイプラインの流れは乱れを生
ずることなく処理が継続される。予測失敗時には
第19図に示すように時刻t6で前記分岐ヒスト
リテーブルの更新を行つた後に正しい命令の流れ
から命令の取出しを行うように制御される。この
場合分岐命令の出現によるパイプラインのロスサ
イクルは 予測が的中したとき 0サイクル 予測が失敗したとき 5サイクル である。予測的中率αはこの場合分岐方向だけで
なく分岐先アドレスをも予測することから分岐方
向だけの予測に比べ若干低くなるがその割合は
微々たるものである。従つて、予測的中率α=
0.8として1分岐命令当りの平均的なロスサイク
ルは 0・α+5(1−α)=1サイクル となり従来技術に比べて格段に改良される。
令BCの時刻t1における動作は次のようにして
行なわれる。まず、該分岐命令BCが命令キヤツ
シユメモリから読出されると同時に分岐ヒストリ
テーブルが索引される。該分岐命令BCの命令ア
ドレスが登録されていれば対応する分岐情報が読
出される。該分岐情報を分析した結果、分岐GO
側の予測として該分岐情報中に含まれる分岐先ア
ドレスにより分岐先命令B1の命令先取りを開始
するかもしくは分岐NOGO側の予測として分岐
NOGO側の命令A1の命令アドレスを生成して
命令A1の先取りを開始するかが決定される。以
降時刻t5までは前記分岐命令BCの予測期間で
あり予測側の後続命令が先取りされ時刻t5にお
いて分岐条件が決定される。予測的中時には第1
6図に示すようにパイプラインの流れは乱れを生
ずることなく処理が継続される。予測失敗時には
第19図に示すように時刻t6で前記分岐ヒスト
リテーブルの更新を行つた後に正しい命令の流れ
から命令の取出しを行うように制御される。この
場合分岐命令の出現によるパイプラインのロスサ
イクルは 予測が的中したとき 0サイクル 予測が失敗したとき 5サイクル である。予測的中率αはこの場合分岐方向だけで
なく分岐先アドレスをも予測することから分岐方
向だけの予測に比べ若干低くなるがその割合は
微々たるものである。従つて、予測的中率α=
0.8として1分岐命令当りの平均的なロスサイク
ルは 0・α+5(1−α)=1サイクル となり従来技術に比べて格段に改良される。
第20図を参照すると、BCT命令の分岐GO予
測が失敗した場合の実行のようすを示しており、
第19図における分岐命令BCと同じように実行
されるが、時刻t6において命令BCTは分岐ヒ
ストリテーブルを更新しないため、正しい命令の
取出しは時刻t6より開始される。即ち、分岐予
測GO失敗時において、BCT命令は、BCT命令
以外の分岐命令よりも1サイクル早く実行され
る。
測が失敗した場合の実行のようすを示しており、
第19図における分岐命令BCと同じように実行
されるが、時刻t6において命令BCTは分岐ヒ
ストリテーブルを更新しないため、正しい命令の
取出しは時刻t6より開始される。即ち、分岐予
測GO失敗時において、BCT命令は、BCT命令
以外の分岐命令よりも1サイクル早く実行され
る。
第21図を参照すると、BCT命令をループ回
数を管理するために使用したループを構成するプ
ログラムの命令の流れが示してある。第21図に
おいて命令BCTは、このループの中を実行して
いる間は、分岐ヒストリテーブルの保持するGO
側の分岐情報に従つて、分岐予測成功でロスサイ
クルなしに実行される。ループを脱出する際の命
令BCTはBCT GO予測失敗で、分岐ヒストリテ
ーブルの更新は行なわずに、すぐ失敗した命令の
取出しが実行される。プログラムの流れによつて
このループに再び入るとき、命令BCTの分岐情
報はGO側の予測を示しているため、ロスサイク
ルなしにループを実行できる。
数を管理するために使用したループを構成するプ
ログラムの命令の流れが示してある。第21図に
おいて命令BCTは、このループの中を実行して
いる間は、分岐ヒストリテーブルの保持するGO
側の分岐情報に従つて、分岐予測成功でロスサイ
クルなしに実行される。ループを脱出する際の命
令BCTはBCT GO予測失敗で、分岐ヒストリテ
ーブルの更新は行なわずに、すぐ失敗した命令の
取出しが実行される。プログラムの流れによつて
このループに再び入るとき、命令BCTの分岐情
報はGO側の予測を示しているため、ロスサイク
ルなしにループを実行できる。
本発明を適用しない場合、ループ脱出の際に分
岐ヒストリテーブルの命令BCTの分岐情報を分
岐NOGO側に更新するために1サイクルを失い、
さらに再びループに入り、最初にBCTを実行す
る際にも5サイクルを余分に費す。
岐ヒストリテーブルの命令BCTの分岐情報を分
岐NOGO側に更新するために1サイクルを失い、
さらに再びループに入り、最初にBCTを実行す
る際にも5サイクルを余分に費す。
この発明では、分岐命令のアドレスと該分岐命
令の分岐先アドレスを含む分岐情報とを対にして
記憶する分岐ヒストリテーブルを命令先取り時に
索引する。このあとで前記分岐先アドレスで次の
命令先取りを行わせしめることにより命令の解読
を行うことなく前記分岐ヒストリテーブルの記述
に従つて命令語を先取りすることができる。
令の分岐先アドレスを含む分岐情報とを対にして
記憶する分岐ヒストリテーブルを命令先取り時に
索引する。このあとで前記分岐先アドレスで次の
命令先取りを行わせしめることにより命令の解読
を行うことなく前記分岐ヒストリテーブルの記述
に従つて命令語を先取りすることができる。
さらに、分岐ヒストリテーブルを、BCT命令
の性質に基づいて、その分岐情報を更新すること
により命令バツフアには命令の実行の経路に従つ
た命令の待行列を形成せしめ、情報処理システム
のパイプライン制御におけるBCT命令の実行を
極めて少ないロスサイクルで行なうことができる
という効果がある。
の性質に基づいて、その分岐情報を更新すること
により命令バツフアには命令の実行の経路に従つ
た命令の待行列を形成せしめ、情報処理システム
のパイプライン制御におけるBCT命令の実行を
極めて少ないロスサイクルで行なうことができる
という効果がある。
第1図は本発明の一実施例を示す図、第2図は
第1図における分岐ヒストリテーブル410の詳
細な構成を示す図、第3図は第2図の記憶部50
1および502の記憶形成を示す図、第4図は第
2図のテスト回路503−506の詳細な構成を
示す図、第5図は第1図の命令記憶回路408に
おける命令語の配列を示す図、第6図は第2図の
プライオリテイ回路507の詳細な構成を示す
図、第7図は第1図の分岐情報バツフア413お
よびレジスタ416の格納形式を示す図、第8図
は第1図のレジスタ417−419の格納形式を
示す図、第9図は第1図の予測確認回路420の
詳細な構成を示す図、第10図は第1図の命令記
憶回路408における命令と分岐ヒストリテーブ
ル410における分岐情報との対応関係を説明す
るための図、第11図は第10図のテーブル41
0による命令先取り動作を説明するための図、第
12図は予測失敗時における命令先取り動作開始
までの動作を説明するための図、第13図は
BCT命令の予測GO失敗時における命令先取り動
作開始までの動作を説明するための図、第14図
は第1図の命令先取り制御回路424の詳細な構
成を示す図、第15図は命令の処理の流れの概要
を示す図、第16図および第17図は従来の予測
方式を用いた命令の処理の流れを示す図、第18
図は分岐命令の予測が的中したときの命令の処理
の流れを示す図、第19図は分岐命令の予測が失
敗したときの命令の処理の流れを示す図、第20
図は本発明においてBCT命令の分岐GO予測が失
敗したときの命令の処理の流れを示す図、および
第21図は、BCT命令によつてループを構成す
るプログラムの命令の流れを示す図である。 第1図から第21図において、401……命令
アドレス生成回路、402……命令アドレス変換
回路、403……命令解読回路、404……オペ
ランドアドレス生成回路、405……オペランド
アドレス変換回路、406……オペランド読出し
回路、407……命令実行回路、408……命令
記憶回路、409……命令バツフア、410……
分岐ヒストリテーブル(BHT)、411……命令
アドレスレジスタ(IAR)、412……命令アド
レス加算回路,413……分岐情報バツフア、4
14……命令整列回路、415……分岐情報切換
回路、416……分岐情報レジスタ(QR0)、4
17……分岐情報レジスタ(QR1)、418……
分岐情報レジスタ(QR2)、419……分岐情報
レジスタ(QR3)、420……予測確認回路、4
21……アドレス生成回路、422……選択回
路、423……レジスタ(WR)、424……命
令先取り制御回路、425……フリツプフロツ
プ、501,502……記憶部、503,50
4,505,506……テスト回路、507……
プライオリテイ回路、508……選択回路、50
9……オア回路、601−604……アンド回
路、605−608……オア回路、701……一
致回路、702……大小比較回路、703……ア
ンド回路、801……一致回路、802−803
……フリツプフロツプ、804−807……真偽
回路、808−813……アンド回路、814…
…オア回路、1201……フリツプフロツプ、1
202−1205……真偽回路、1206……ア
ンド回路。
第1図における分岐ヒストリテーブル410の詳
細な構成を示す図、第3図は第2図の記憶部50
1および502の記憶形成を示す図、第4図は第
2図のテスト回路503−506の詳細な構成を
示す図、第5図は第1図の命令記憶回路408に
おける命令語の配列を示す図、第6図は第2図の
プライオリテイ回路507の詳細な構成を示す
図、第7図は第1図の分岐情報バツフア413お
よびレジスタ416の格納形式を示す図、第8図
は第1図のレジスタ417−419の格納形式を
示す図、第9図は第1図の予測確認回路420の
詳細な構成を示す図、第10図は第1図の命令記
憶回路408における命令と分岐ヒストリテーブ
ル410における分岐情報との対応関係を説明す
るための図、第11図は第10図のテーブル41
0による命令先取り動作を説明するための図、第
12図は予測失敗時における命令先取り動作開始
までの動作を説明するための図、第13図は
BCT命令の予測GO失敗時における命令先取り動
作開始までの動作を説明するための図、第14図
は第1図の命令先取り制御回路424の詳細な構
成を示す図、第15図は命令の処理の流れの概要
を示す図、第16図および第17図は従来の予測
方式を用いた命令の処理の流れを示す図、第18
図は分岐命令の予測が的中したときの命令の処理
の流れを示す図、第19図は分岐命令の予測が失
敗したときの命令の処理の流れを示す図、第20
図は本発明においてBCT命令の分岐GO予測が失
敗したときの命令の処理の流れを示す図、および
第21図は、BCT命令によつてループを構成す
るプログラムの命令の流れを示す図である。 第1図から第21図において、401……命令
アドレス生成回路、402……命令アドレス変換
回路、403……命令解読回路、404……オペ
ランドアドレス生成回路、405……オペランド
アドレス変換回路、406……オペランド読出し
回路、407……命令実行回路、408……命令
記憶回路、409……命令バツフア、410……
分岐ヒストリテーブル(BHT)、411……命令
アドレスレジスタ(IAR)、412……命令アド
レス加算回路,413……分岐情報バツフア、4
14……命令整列回路、415……分岐情報切換
回路、416……分岐情報レジスタ(QR0)、4
17……分岐情報レジスタ(QR1)、418……
分岐情報レジスタ(QR2)、419……分岐情報
レジスタ(QR3)、420……予測確認回路、4
21……アドレス生成回路、422……選択回
路、423……レジスタ(WR)、424……命
令先取り制御回路、425……フリツプフロツ
プ、501,502……記憶部、503,50
4,505,506……テスト回路、507……
プライオリテイ回路、508……選択回路、50
9……オア回路、601−604……アンド回
路、605−608……オア回路、701……一
致回路、702……大小比較回路、703……ア
ンド回路、801……一致回路、802−803
……フリツプフロツプ、804−807……真偽
回路、808−813……アンド回路、814…
…オア回路、1201……フリツプフロツプ、1
202−1205……真偽回路、1206……ア
ンド回路。
Claims (1)
- 【特許請求の範囲】 1 指定された汎用レジスタの保持する計数値を
計数し該計数結果により分岐の有無を決定して計
数分岐命令を実行する情報処理システムにおける
命令先取り装置において、 読み出された命令を順次実行する命令実行手段
と、 分岐命令のアドレスを指定する情報と該分岐命
令の分岐先アドレスを含む分岐情報とを対にして
複数対記憶する分岐ヒストリテーブル手段と、 命令先取り動作を行う際に該命令先取り動作に
おいて先取りされる分岐命令のアドレスを指定す
る情報が前記分岐ヒストリテーブル手段に登録さ
れているか否かを調べる点検手段と、 該点検手段による登録の判明に応答して前記分
岐ヒストリテーブル手段から対応する分岐情報を
読出し該分岐情報に従つて命令先取り動作を継続
せしめるよう制御する命令先取り制御手段と、 分岐命令の実行結果と該分岐命令に対応する前
記分岐ヒストリテーブル手段の前記分岐情報とが
一致するか否かを判別する第1の判別手段と、 該分岐命令が計数分岐命令であるか否かを判別
する第2の判別手段と、 前記命令実行手段で該計数分岐命令が分岐を行
なつたか否かを判別する第3の判別手段と、 前記第1の判別手段における判別結果が一致を
示すとき前記分岐ヒストリテーブル手段の前記分
岐命令に対応する分岐情報の変更を行わない第1
の制御と、前記第1、第2および第3の判別手段
の判別結果に応じて第1の判別結果が不一致を示
しかつ第2の判別結果が計数分岐命令を示しかつ
第3の判別結果が命令実行手段で該計数分岐命令
が分岐を行わなかつたことを示すとき前記分岐ヒ
ストリテーブル手段の該計数分岐命令に対応する
分岐情報の変更を行わない第2の制御と、第1の
判別結果が不一致を示しかつ第2の判別結果が計
数分岐命令でないことを示すとき前記分岐ヒスト
リテーブル手段の該分岐命令に対応する分岐情報
を該分岐命令の実行結果に基づいて更新する第3
の制御と、第1の判別結果が不一致を示しかつ第
2の判別結果が計数分岐命令を示しかつ第3の判
別結果が命令実行手段で該計数分岐命令が分岐を
行なつたことを示すとき前記分岐ヒストリテーブ
ル手段の該計数分岐命令に対応する分岐情報を該
計数分岐命令の実行結果に基づいて更新する第4
の制御とを行なう更新制御手段と を備えたことを特徴とする命令先取り装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2111484A JPS60164842A (ja) | 1984-02-08 | 1984-02-08 | 命令先取り装置 |
US06/699,328 US4764861A (en) | 1984-02-08 | 1985-02-07 | Instruction fpefetching device with prediction of a branch destination for each branch count instruction |
DE3587811T DE3587811D1 (de) | 1984-02-08 | 1985-02-08 | Befehlsvorausholeinrichtung mit Vorhersage der Verzweigungsbestimmung für jeden Verzweigungszählbefehl. |
EP85101351A EP0157125B1 (en) | 1984-02-08 | 1985-02-08 | Instruction prefetching device with prediction of a branch destination for each branch count instruction |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2111484A JPS60164842A (ja) | 1984-02-08 | 1984-02-08 | 命令先取り装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60164842A JPS60164842A (ja) | 1985-08-27 |
JPH046983B2 true JPH046983B2 (ja) | 1992-02-07 |
Family
ID=12045852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2111484A Granted JPS60164842A (ja) | 1984-02-08 | 1984-02-08 | 命令先取り装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60164842A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62293434A (ja) * | 1986-06-12 | 1987-12-21 | Nec Corp | 分岐先予測制御方式 |
JP2555664B2 (ja) * | 1987-01-22 | 1996-11-20 | 日本電気株式会社 | 分岐ヒストリテーブル書込制御方式 |
JPH0769809B2 (ja) * | 1988-05-25 | 1995-07-31 | 日本電気株式会社 | データ処理装置 |
JP2636088B2 (ja) * | 1991-03-15 | 1997-07-30 | 甲府日本電気株式会社 | 情報処理装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5759253A (en) * | 1980-09-29 | 1982-04-09 | Nec Corp | Branch instruction prefetch system |
JPS5815809A (ja) * | 1981-07-22 | 1983-01-29 | 松下電工株式会社 | ヘア−ドライヤ |
-
1984
- 1984-02-08 JP JP2111484A patent/JPS60164842A/ja active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5759253A (en) * | 1980-09-29 | 1982-04-09 | Nec Corp | Branch instruction prefetch system |
JPS5815809A (ja) * | 1981-07-22 | 1983-01-29 | 松下電工株式会社 | ヘア−ドライヤ |
Also Published As
Publication number | Publication date |
---|---|
JPS60164842A (ja) | 1985-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4764861A (en) | Instruction fpefetching device with prediction of a branch destination for each branch count instruction | |
US4725947A (en) | Data processor with a branch target instruction storage | |
US4477872A (en) | Decode history table for conditional branch instructions | |
US4476525A (en) | Pipeline-controlled data processing system capable of performing a plurality of instructions simultaneously | |
US5742782A (en) | Processing apparatus for executing a plurality of VLIW threads in parallel | |
KR100212204B1 (ko) | 계산기 시스템 내부에서 명령을 처리하는 장치 | |
EP0021399B1 (en) | A method and a machine for multiple instruction execution | |
EP0394624B1 (en) | Multiple sequence processor system | |
EP0352935B1 (en) | Pipelined processor | |
EP0357188B1 (en) | Pipelined processor | |
WO1987005417A1 (en) | Instruction prefetch control apparatus | |
JPS62221036A (ja) | 計算装置 | |
EP0372751B1 (en) | Pipelined data-processing apparatus | |
US6725365B1 (en) | Branching in a computer system | |
JP3486690B2 (ja) | パイプライン方式プロセッサ | |
KR930003124B1 (ko) | 파이프라인방식의 분기명령제어장치 | |
JP3779012B2 (ja) | 分岐による中断のないパイプライン化されたマイクロプロセッサ及びその動作方法 | |
JPH046983B2 (ja) | ||
JPS5991551A (ja) | 分岐先アドレス予測を行なう命令先取り装置 | |
JPS6310451B2 (ja) | ||
JPH0695306B2 (ja) | 命令先取り装置 | |
JPS62159231A (ja) | 命令先取り装置 | |
JPH07200406A (ja) | キャッシュシステム | |
JPS5991554A (ja) | 分岐方向予測を行なう命令先取り装置 | |
JP2542565B2 (ja) | 分岐予測制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |