JPH0469049A - スイッチングレギュレータのソフトスタート回路 - Google Patents
スイッチングレギュレータのソフトスタート回路Info
- Publication number
- JPH0469049A JPH0469049A JP2170286A JP17028690A JPH0469049A JP H0469049 A JPH0469049 A JP H0469049A JP 2170286 A JP2170286 A JP 2170286A JP 17028690 A JP17028690 A JP 17028690A JP H0469049 A JPH0469049 A JP H0469049A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- frequency
- initial state
- gate control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 29
- 230000001419 dependent effect Effects 0.000 claims abstract description 4
- 238000010586 diagram Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
この発明は例えばマイクロポンプ等を駆動する装置にお
いて起動時にその駆動周波数を低くして所定時間経過後
に駆動周波数を高くして定常時の動作を得るようにする
スイッチングレギュレータのソフトスタート回路に関す
る。
いて起動時にその駆動周波数を低くして所定時間経過後
に駆動周波数を高くして定常時の動作を得るようにする
スイッチングレギュレータのソフトスタート回路に関す
る。
[従来の技術及び発明が解決しようとする課題]従来の
スイッチングレギュレータはその起動時において電源電
圧が立ち上がるまでの間は発振周波数が高くなり、この
ため低い電圧での負荷が実質的に増大し、特に電源が電
池の場合にはその消耗が大となる。このようなことから
、起動時には駆動周波数を低くして、電源電圧が立ち上
がってから駆動周波数を所定の値にして駆動する方法が
、考えられている。ところが、コンデンサと抵抗との組
み合わせによりアナログ的に処理しているので、周波数
のバラツキが生じたり、或いはその周波数は一義的に法
定され、任意に周波数を選択することができないという
問題点があった。
スイッチングレギュレータはその起動時において電源電
圧が立ち上がるまでの間は発振周波数が高くなり、この
ため低い電圧での負荷が実質的に増大し、特に電源が電
池の場合にはその消耗が大となる。このようなことから
、起動時には駆動周波数を低くして、電源電圧が立ち上
がってから駆動周波数を所定の値にして駆動する方法が
、考えられている。ところが、コンデンサと抵抗との組
み合わせによりアナログ的に処理しているので、周波数
のバラツキが生じたり、或いはその周波数は一義的に法
定され、任意に周波数を選択することができないという
問題点があった。
この発明は、このような問題点を解決するためになされ
たものであり、周波数にバラツキかなく、またその周波
数を適当に選択できるようにしたスイッチングレギュレ
ータのソフトスタート回路を提供することを目的とする
。
たものであり、周波数にバラツキかなく、またその周波
数を適当に選択できるようにしたスイッチングレギュレ
ータのソフトスタート回路を提供することを目的とする
。
[課題を解決するための手段〕
この発明に係るスイッチレギュレータのソフトスタート
回路は起動信号の入力に基づいて所定時間後に初期状態
解除信号を出力するタイマと、発振周波数を分周する分
周回路と、分周回路の出力信号及び初期状態解除信号を
入力して、初期状態解除信号がオフのとき分周回路の出
力信号に依存した周波数のゲート制御信号を送出し、初
期状態解除信号がオンのときは入力信号を全て送出させ
るゲート制御信号を送出するゲート制御回路と、発振周
波数信号及びゲート制御信号を入力して出力信号を送出
するゲート回路とを有する。
回路は起動信号の入力に基づいて所定時間後に初期状態
解除信号を出力するタイマと、発振周波数を分周する分
周回路と、分周回路の出力信号及び初期状態解除信号を
入力して、初期状態解除信号がオフのとき分周回路の出
力信号に依存した周波数のゲート制御信号を送出し、初
期状態解除信号がオンのときは入力信号を全て送出させ
るゲート制御信号を送出するゲート制御回路と、発振周
波数信号及びゲート制御信号を入力して出力信号を送出
するゲート回路とを有する。
また、この発明に係るスイッチレギュレータのソフトス
タート回路は、起動信号の入力に基づいて所定時間後に
初期状態解除信号を出力するタイマと、発振周波数を多
段階に分周して複数の分周出力を送出する分周回路と、
分周回路がらの複数の分周出力、初期状態解除信号及び
第1の制御信号を入力して、初期状態解除信号がオフの
とき、複数の分周出力を第1の制御信号に基づいて組み
合わせたゲート制御信号を送出し、初期状態解除信号が
オンのときは入力信号を全て送出させるゲート制御信号
を送出するゲート制御回路と、発振周波数信号とゲート
制御信号と入力して出力信号を送出するゲート回路とを
有する。
タート回路は、起動信号の入力に基づいて所定時間後に
初期状態解除信号を出力するタイマと、発振周波数を多
段階に分周して複数の分周出力を送出する分周回路と、
分周回路がらの複数の分周出力、初期状態解除信号及び
第1の制御信号を入力して、初期状態解除信号がオフの
とき、複数の分周出力を第1の制御信号に基づいて組み
合わせたゲート制御信号を送出し、初期状態解除信号が
オンのときは入力信号を全て送出させるゲート制御信号
を送出するゲート制御回路と、発振周波数信号とゲート
制御信号と入力して出力信号を送出するゲート回路とを
有する。
また、この発明に係るスイッチレギュレータのソフトス
タートは、上記のゲート制御回路に代えて、分周回路か
らの複数の分周出力、初期状態解除信号、第1の制御信
号及び第2の制御信号を入力して、初期状態解除信号が
オフのとき、複数の分周出力を第1の制御信号に基づい
て組み合わせた第1のゲート制御信号をゲート回路に送
出し、初期状態解除信号がオンのときは複数の分周出力
を第2の制御信号に基づいて組み合わせた第2のゲート
制御信号をゲート回路に送出し、第1のゲート制御信号
の周波数<第2のゲート制御信号の周波数としたゲート
制御回路を有する。
タートは、上記のゲート制御回路に代えて、分周回路か
らの複数の分周出力、初期状態解除信号、第1の制御信
号及び第2の制御信号を入力して、初期状態解除信号が
オフのとき、複数の分周出力を第1の制御信号に基づい
て組み合わせた第1のゲート制御信号をゲート回路に送
出し、初期状態解除信号がオンのときは複数の分周出力
を第2の制御信号に基づいて組み合わせた第2のゲート
制御信号をゲート回路に送出し、第1のゲート制御信号
の周波数<第2のゲート制御信号の周波数としたゲート
制御回路を有する。
[作 用コ
この発明においては、初期状態においてはそのときのゲ
ート制御信号により分周回路の分周出力に基づいた出力
信号がゲート回路より送出される。
ート制御信号により分周回路の分周出力に基づいた出力
信号がゲート回路より送出される。
また、定常時においてはそのときのゲート制御信号によ
りゲート回路から発振周波数の信号又は初期状態室より
高い周波数の出力信号が送出される。
りゲート回路から発振周波数の信号又は初期状態室より
高い周波数の出力信号が送出される。
[実施例コ
第1図はこの発明の一実施例に係るスイッチングレギュ
レータのソフトスタート回路を示す回路図である。(l
O)は初期状態解除信号を発生するタイマ回路であり、
D型フリップフロップ回路(11)〜(13)、ゲート
回路(14)及びインバータ(15)から構成されてい
る。(2I)はインバータ回路、(22)は09799
17071回路、(23)はインバータ回路である。(
24)はスイッチングレギュレータコントローラであり
、インバータ回路(21)、0979917071回路
(22)及びインバータ回路(23)を介して駆動指令
信号を入力する。
レータのソフトスタート回路を示す回路図である。(l
O)は初期状態解除信号を発生するタイマ回路であり、
D型フリップフロップ回路(11)〜(13)、ゲート
回路(14)及びインバータ(15)から構成されてい
る。(2I)はインバータ回路、(22)は09799
17071回路、(23)はインバータ回路である。(
24)はスイッチングレギュレータコントローラであり
、インバータ回路(21)、0979917071回路
(22)及びインバータ回路(23)を介して駆動指令
信号を入力する。
(25)は分周回路であり、0979917071回路
(26)〜(28)から構成され、スイッチチングレギ
ュレータ(24)の発振周波数を分周する。
(26)〜(28)から構成され、スイッチチングレギ
ュレータ(24)の発振周波数を分周する。
(30)はゲート制御回路であり、論理ゲート回路(3
1)〜(35)、 (37)、 (38)及びイン
バータ(3B)。
1)〜(35)、 (37)、 (38)及びイン
バータ(3B)。
(39)から構成されている。(40)はナンド回路か
らなるゲート回路である。(41)〜(45)はそれぞ
れインバータ回路であり、(46)はスイッチイングト
ランジスタである。
らなるゲート回路である。(41)〜(45)はそれぞ
れインバータ回路であり、(46)はスイッチイングト
ランジスタである。
第2図はタイマ回路(lO)及び0979917071
回路(22)の動作を示すタイミングチャートである。
回路(22)の動作を示すタイミングチャートである。
周波数がIHzのクロック信号(51)が097991
7071回路(11)及び(22)のクロック端子に入
力し、この状態でスタート信号(52)がr HJにな
ると、スタート信号(52)はインバータ回路(21)
で反転されて0979917071回路(11)〜(1
3)、 (22)のリセット端子に供給され、これら
の回路のリセットか解除される。そして、097991
7071回路(22)がクロック信号(51)の立ち下
がりをラッチしてその反転出力をインバータ(23)を
介して駆動指令信号(53)としてスイッチングレギュ
レータコントローラ(24)に出力する。
7071回路(11)及び(22)のクロック端子に入
力し、この状態でスタート信号(52)がr HJにな
ると、スタート信号(52)はインバータ回路(21)
で反転されて0979917071回路(11)〜(1
3)、 (22)のリセット端子に供給され、これら
の回路のリセットか解除される。そして、097991
7071回路(22)がクロック信号(51)の立ち下
がりをラッチしてその反転出力をインバータ(23)を
介して駆動指令信号(53)としてスイッチングレギュ
レータコントローラ(24)に出力する。
また、タイマ回路(10)においては、クロック信号(
51)を1/4分周しその出力を0979917071
回路(13)にラッチし、インバータ(15)を介して
初期状態解除信号(54)として送出する。すなわち、
スタート(52)が入力してから4秒間は初期状態解除
信号(54)がrLJであり、この間は後述するように
ゲート制御回路(30)が初期状態として動作すること
になる。そして、4秒後には初期状態解除信号(54)
かrHJになり、初期状態が解除されてゲート制御回路
(30)が定常状態として動作することになる。
51)を1/4分周しその出力を0979917071
回路(13)にラッチし、インバータ(15)を介して
初期状態解除信号(54)として送出する。すなわち、
スタート(52)が入力してから4秒間は初期状態解除
信号(54)がrLJであり、この間は後述するように
ゲート制御回路(30)が初期状態として動作すること
になる。そして、4秒後には初期状態解除信号(54)
かrHJになり、初期状態が解除されてゲート制御回路
(30)が定常状態として動作することになる。
第3図は初期状態の動作を示すタイミングチャートであ
る。
る。
スイッチングレギュレータコントローラ(24)の発振
パルス(55)が分周回路(25)に入力して0979
917071回路(26)〜(28)においてそれぞれ
ぞれ分周されて出力信号(56)〜(58)を得る。こ
のとき、制御信号(61)はrHJ又はrLJが入力し
ており、制御信号(62)はrHJが入力しているもの
とする。なお、制御信号(61)は定常時における出力
の周波数を規定する信号であり、制御信号(62)は初
期状態における出力の周波数を規定する信号である。制
御信号(62)が「H」のときには発振パルス(53)
の周波数を1/4分周した周波数の出力が取り出され、
「L」のときには発振パルス(53)の周波数を1/8
分周した周波数の出力が取り出されるように動作する。
パルス(55)が分周回路(25)に入力して0979
917071回路(26)〜(28)においてそれぞれ
ぞれ分周されて出力信号(56)〜(58)を得る。こ
のとき、制御信号(61)はrHJ又はrLJが入力し
ており、制御信号(62)はrHJが入力しているもの
とする。なお、制御信号(61)は定常時における出力
の周波数を規定する信号であり、制御信号(62)は初
期状態における出力の周波数を規定する信号である。制
御信号(62)が「H」のときには発振パルス(53)
の周波数を1/4分周した周波数の出力が取り出され、
「L」のときには発振パルス(53)の周波数を1/8
分周した周波数の出力が取り出されるように動作する。
分周回路(25)の0979917071回路(2B)
及び(27)の反転出力信号(56a)及び(57a)
はゲート制御回路(30)のノア回路(31)に入力し
て、また0979917071回路(28)の反転出力
信号(58a)と制御信号(62)のインバータ回路(
43)で反転された信号(rLJ )とがナンド回路(
32)に入力する。ノア回路(31)の出力とナンド回
路(32)の出力とがナンド回路(33)に入力するが
、ナンド回路(32)の出力は「H」に固定されるので
(これにより0979917071回路(28)の出力
信号はそれ以降無視されることになる。)、ナンド回路
(33)の出力はノア回路(31)の出力を反転した出
力信号となる。ノア回路(34)には初期状態解除信号
(54) (ここでは「L」)が入力するので、この出
力信号はナンド回路(33)の出力を反転した信号が出
力する。
及び(27)の反転出力信号(56a)及び(57a)
はゲート制御回路(30)のノア回路(31)に入力し
て、また0979917071回路(28)の反転出力
信号(58a)と制御信号(62)のインバータ回路(
43)で反転された信号(rLJ )とがナンド回路(
32)に入力する。ノア回路(31)の出力とナンド回
路(32)の出力とがナンド回路(33)に入力するが
、ナンド回路(32)の出力は「H」に固定されるので
(これにより0979917071回路(28)の出力
信号はそれ以降無視されることになる。)、ナンド回路
(33)の出力はノア回路(31)の出力を反転した出
力信号となる。ノア回路(34)には初期状態解除信号
(54) (ここでは「L」)が入力するので、この出
力信号はナンド回路(33)の出力を反転した信号が出
力する。
一方、初期状態解除信号(54)がインバータ回路(3
6)を介してノア回路(37)に入力するのでその出力
は「L」に固定され、制御信号(61)が無視された状
態になる。そして、ノア回路(38)にはノア回路(3
4)の出力とノア回路(37)の出力(L)とが入力し
て、ノア回路(34)の出力の反転信号がインバータ(
39)を介してゲート制御信号として送り出される。
6)を介してノア回路(37)に入力するのでその出力
は「L」に固定され、制御信号(61)が無視された状
態になる。そして、ノア回路(38)にはノア回路(3
4)の出力とノア回路(37)の出力(L)とが入力し
て、ノア回路(34)の出力の反転信号がインバータ(
39)を介してゲート制御信号として送り出される。
ゲート回路(40)には駆動指令信号(53)、発振パ
ルス(55)及び上記のゲート制御信号が入力し、従っ
て、ゲート回路(40)からはパルス幅が発振パルス(
53)の幅で、発振パルス(53)の周波数に対して1
/4分周された出力信2号(63)が送出され、インバ
ータ(44)、 (45)を介してスイッチングトラ
ンジスタ(46)を駆動する。
ルス(55)及び上記のゲート制御信号が入力し、従っ
て、ゲート回路(40)からはパルス幅が発振パルス(
53)の幅で、発振パルス(53)の周波数に対して1
/4分周された出力信2号(63)が送出され、インバ
ータ(44)、 (45)を介してスイッチングトラ
ンジスタ(46)を駆動する。
制御信号(62)をrLJにした場合には、ナンド回路
(32)にrHJが入力するので、その出力はD型フリ
ップフロップ回路(28)の反転出力信号(58a)の
反転信号が得られ、以下上述の場合と同様にして動作し
、ゲート回路(40)からはパルス幅が発振パルス(5
5)の幅で、発振パルス(55)の周波数に対して1/
8分周された出力信号(63)が送出される。
(32)にrHJが入力するので、その出力はD型フリ
ップフロップ回路(28)の反転出力信号(58a)の
反転信号が得られ、以下上述の場合と同様にして動作し
、ゲート回路(40)からはパルス幅が発振パルス(5
5)の幅で、発振パルス(55)の周波数に対して1/
8分周された出力信号(63)が送出される。
以上のようにして初期状態、すなわち初期状態解除信号
(54)がrLJの間は発振パルス(55)の1/4又
は1/8の周波数の田カバルスが得られる。
(54)がrLJの間は発振パルス(55)の1/4又
は1/8の周波数の田カバルスが得られる。
第4図は定常状態における動作を示すタイミングチャー
トである。ここでは初期状態解除信号(54)かrHJ
になっており、また制御信号(61)はrHJに設定さ
れているものとする。
トである。ここでは初期状態解除信号(54)かrHJ
になっており、また制御信号(61)はrHJに設定さ
れているものとする。
制御信号([il) (ここでは「H」)はインバータ
(41)、 <42)を介してノア回路(35)に入力
するのでその出力はrLJに固定され、そしてノア回路
(35)の出力rLJと、初期状態解除信号(54)が
インバータ(36)で反転された信号「L」とがノア回
路(37)に入力するのでその出力はrHJとなり、ノ
ア回路(38)及びインバータ(39)を介してゲート
制御信号(ここては「H」)がゲート回路(40)に送
り出され、このためゲート回路(40)からは発振パル
ス(53)の反転信号が出力信号(63)として取り出
される。
(41)、 <42)を介してノア回路(35)に入力
するのでその出力はrLJに固定され、そしてノア回路
(35)の出力rLJと、初期状態解除信号(54)が
インバータ(36)で反転された信号「L」とがノア回
路(37)に入力するのでその出力はrHJとなり、ノ
ア回路(38)及びインバータ(39)を介してゲート
制御信号(ここては「H」)がゲート回路(40)に送
り出され、このためゲート回路(40)からは発振パル
ス(53)の反転信号が出力信号(63)として取り出
される。
また、制御信号(61)を「L」に設定した場合には、
ノア回路(34)に初期状態解除信号(54) (ここ
では「H」)が入力してその出力は「L」に固定され、
制御信号(61)がインバータ(41)、 (42)を
介してノア回路(35)に入力するので、ノア回路(3
1)の出力の反転信号がそれ以降の回路に送り出され上
述の場合と同様にして動作してゲート回路(40)には
発振パルス(53)の1/4分周されてパルス幅カ発振
パルス(53)の2倍のゲート制御信号が供給され、ゲ
ート回路(40)から周波数か発振パルス(55)の1
/4で、パルス幅が発振パルス(55)と同じ出力信号
(63)が取り出される。
ノア回路(34)に初期状態解除信号(54) (ここ
では「H」)が入力してその出力は「L」に固定され、
制御信号(61)がインバータ(41)、 (42)を
介してノア回路(35)に入力するので、ノア回路(3
1)の出力の反転信号がそれ以降の回路に送り出され上
述の場合と同様にして動作してゲート回路(40)には
発振パルス(53)の1/4分周されてパルス幅カ発振
パルス(53)の2倍のゲート制御信号が供給され、ゲ
ート回路(40)から周波数か発振パルス(55)の1
/4で、パルス幅が発振パルス(55)と同じ出力信号
(63)が取り出される。
なお、上述の実施例においては初期状態として4秒を設
定した場合について説明したがその期間は任意に設定し
得るものであり、またそのときの出力周波数も任意に設
定し得る。
定した場合について説明したがその期間は任意に設定し
得るものであり、またそのときの出力周波数も任意に設
定し得る。
[発明の効果]
以上のようにこの発明によれば、初期状態と定常状態と
てその出力周波数を任意に変更できるようにしたので、
電源電圧が十分立ち上がってから出力周波数を高くする
ことができ、またディジタル的に処理しているので周波
数にバラツキがなく、また周波数も適宜設定できるとい
う効果が得られている。
てその出力周波数を任意に変更できるようにしたので、
電源電圧が十分立ち上がってから出力周波数を高くする
ことができ、またディジタル的に処理しているので周波
数にバラツキがなく、また周波数も適宜設定できるとい
う効果が得られている。
第1図はこの発明の一実施例に係るスイッチイングレギ
ュレータのソフトスタート回路の回路構成図、第2図〜
第4図はその動作を示すタイミングチャートである。 図において、(1)はタイマ回路、(25)は分周回路
、(30)はゲート制御回路、(40)はゲート回路で
ある。 代理人 弁理士 佐 々 木 宗 治
ュレータのソフトスタート回路の回路構成図、第2図〜
第4図はその動作を示すタイミングチャートである。 図において、(1)はタイマ回路、(25)は分周回路
、(30)はゲート制御回路、(40)はゲート回路で
ある。 代理人 弁理士 佐 々 木 宗 治
Claims (3)
- (1)起動信号の入力に基づいて所定時間後に初期状態
解除信号を出力するタイマと、 発振周波数を分周する分周回路と、 分周回路の出力信号及び初期状態解除信号を入力して、
初期状態解除信号がオフのとき分周回路の出力信号に依
存した周波数のゲート制御信号を送出し、初期状態解除
信号がオンのときは入力信号を全て送出させるゲート制
御信号を送出するゲート制御回路と、 発振周波数信号及び前記ゲート制御信号を入力して出力
信号を送出するゲート回路と を有することを特徴とするスイッチレギュレータのソフ
トスタート回路。 - (2)起動信号の入力に基づいて所定時間後に初期状態
解除信号を出力するタイマと、 発振周波数を多段階に分周して複数の分周出力を送出す
る分周回路と、 分周回路からの複数の分周出力、初期状態解除信号及び
第1の制御信号を入力して、初期状態解除信号がオフの
とき、複数の分周出力を第1の制御信号に基づいて組み
合わせたゲート制御信号を送出し、初期状態解除信号が
オンのときは入力信号を全て送出させるゲート制御信号
を送出するゲート制御回路と、 発振周波数信号及び前記ゲート制御信号を入力して出力
信号を送出するゲート回路と を有することを特徴とするスイッチレギュレータのソフ
トスタート回路。 - (3)請求項2記載のゲート制御回路に代えて、分周回
路の複数の分周出力、初期状態解除信号、第1の制御信
号及び第2の制御信号を入力して、初期状態解除信号が
オフのとき、複数の分周出力を第1の制御信号に基づい
て組み合わせた第1のゲート制御信号を送出し、初期状
態解除信号がオンのときは複数の分周出力を第2の制御
信号に基づいて組み合わせた第2のゲート制御信号を送
出し、第1のゲート制御信号の周波数<第2のゲート制
御信号の周波数としたゲート制御回路を有する請求項2
記載のスイッチレギュレータのソフトスタート回路。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2170286A JP2995804B2 (ja) | 1990-06-29 | 1990-06-29 | スイッチングレギュレータのソフトスタート回路 |
KR1019910000871A KR910014609A (ko) | 1990-01-23 | 1991-01-19 | 마이크로 펌프 관리 제어 방법 및 장치 |
DE69118216T DE69118216T2 (de) | 1990-01-23 | 1991-01-22 | System und Verfahren zur Regelung einer Micropumpe |
EP91300474A EP0439327B1 (en) | 1990-01-23 | 1991-01-22 | A system and method for controlling a micro-pump |
US07/644,704 US5157699A (en) | 1990-01-23 | 1991-01-23 | Watchdog timer employing plural counters and discriminator for determining normal operating frequency range of input |
CN91100509A CN1053664A (zh) | 1990-01-23 | 1991-01-23 | 微电化泵的监控方法和装置 |
US07/963,888 US5248904A (en) | 1990-01-23 | 1992-10-19 | Switching regulator soft start circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2170286A JP2995804B2 (ja) | 1990-06-29 | 1990-06-29 | スイッチングレギュレータのソフトスタート回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0469049A true JPH0469049A (ja) | 1992-03-04 |
JP2995804B2 JP2995804B2 (ja) | 1999-12-27 |
Family
ID=15902135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2170286A Expired - Fee Related JP2995804B2 (ja) | 1990-01-23 | 1990-06-29 | スイッチングレギュレータのソフトスタート回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2995804B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040021887A (ko) * | 2002-09-05 | 2004-03-11 | 페어차일드코리아반도체 주식회사 | 외부에 커패시터가 없는 소프트 스타트 장치 및 그를 갖는파워 서플라이 |
-
1990
- 1990-06-29 JP JP2170286A patent/JP2995804B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2995804B2 (ja) | 1999-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5072134A (en) | Internal voltage converter in semiconductor integrated circuit | |
JPH04222455A (ja) | インタフェース回路 | |
JPH0562705B2 (ja) | ||
US4945300A (en) | Power source control apparatus | |
US5329169A (en) | Voltage dropping circuit for semiconductor device | |
JPH0469049A (ja) | スイッチングレギュレータのソフトスタート回路 | |
JPH0563518A (ja) | 半導体集積回路 | |
JPS6148726B2 (ja) | ||
JPS55105407A (en) | Oscillation circuit | |
JPH05303444A (ja) | クロック信号供給装置 | |
US5247266A (en) | Oscillation inducing cicuit | |
JPH03274810A (ja) | 半導体集積回路 | |
JPH0763146B2 (ja) | スタンバイ回路 | |
JPH05276030A (ja) | 位相同期回路 | |
JPH0230929Y2 (ja) | ||
JPH1022819A (ja) | 半導体装置 | |
JPH0426221A (ja) | 発振回路 | |
JP2579191B2 (ja) | 発振回路 | |
JPS58688B2 (ja) | 選局装置 | |
JPH0568892B2 (ja) | ||
JPH1068763A (ja) | タイミング信号発生回路 | |
JPH03165618A (ja) | 初期時クロック発生回路 | |
JPH02141025A (ja) | 外部制御分周器 | |
JPS6122488B2 (ja) | ||
JPS6148727B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |