JPH0465558B2 - - Google Patents

Info

Publication number
JPH0465558B2
JPH0465558B2 JP62143034A JP14303487A JPH0465558B2 JP H0465558 B2 JPH0465558 B2 JP H0465558B2 JP 62143034 A JP62143034 A JP 62143034A JP 14303487 A JP14303487 A JP 14303487A JP H0465558 B2 JPH0465558 B2 JP H0465558B2
Authority
JP
Japan
Prior art keywords
layer
photoresist
copper
chromium
plating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62143034A
Other languages
English (en)
Other versions
JPS62293689A (ja
Inventor
Baajesute Hamitsudo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3M Co
Original Assignee
Minnesota Mining and Manufacturing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Minnesota Mining and Manufacturing Co filed Critical Minnesota Mining and Manufacturing Co
Publication of JPS62293689A publication Critical patent/JPS62293689A/ja
Publication of JPH0465558B2 publication Critical patent/JPH0465558B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Non-Silver Salt Photosensitive Materials And Non-Silver Salt Photography (AREA)
  • Laminated Bodies (AREA)

Description

【発明の詳細な説明】 発明の背景 本発明は回路材料、特にプレセンシタイズド回
路材料を製造する方法に関する。
フオトレジスト組成物およびその用途は当業者
に周知である。例えば、フオトレジスト組成物は
基体へ被膜として適用されることができる。それ
から、この被膜は化学線で像様露光されることが
でき、そしてフオトレジスト組成物がポジ型であ
るように選択されているか又はネガ型であるよう
に選択されているかに依つて、被膜はそれぞれ照
射領域または非照射領域どちらかを選択的に除去
されることができる。
フオトレジスト組成物は電気回路の製作に広く
使用されてきた。例えば、電気絶縁性支持体に塗
布または貼合せによつて導電性金属の表面層を付
与することができる。それから、フオトレジス層
が導電性表面層の上に適用され、像様露光され、
それから選択的に除去即ち現像されて所与電気回
路パターンを定めることができる。それから、ア
デイテイブ法またはサブトラクテイブ法のどちら
かを使用して実際の回路を形成することができ
る。サブトラクテイブ法においては、現像後にフ
オトレジスト層によつて保護されていない部分の
導電層がエツチング除去される。それから、残存
フオトレジスト層のパターン形成部分の下にある
導電層の部分が電気回路の導電性要素を構成する
ことになる。アデイテイブ法においては、フオト
レジスト層の除去によつて露出された導電層の部
分がさらに例えばエツチングによつて清浄にさ
れ、そしてその部分に金属がめつきされる。代表
的には、めつき金属はエツチング抵抗性であるよ
うに選択されるか又は最初から存在する導電層よ
りもずつと厚くめつきされる。めつきされ、そし
て残存フオトレジストが剥離された後に、その残
存部分の導電層がエツチング剤によつて除去され
る。この電気回路の導電性要素は主にめつき金属
と、わずかに、めつき金属の下に存在する残余導
電層とから構成されている。
現在では、多層プリント回路板およびフレキシ
ブルプリント回路の内層はフオトレジスト−イメ
ージド銅張積層板の大きなシートのサブトラクテ
イブエツチングによつて製作されている。この方
法は銅廃液および環境汚染問題からコスト高にな
る。さらに、この方法から得られる回路は使用さ
れた積層板およびイメージング材料の性質によつ
て制限される。従つて、電子工業では可能ならば
アデイテイブ電気めつき法を使用することが望ま
しい。
バーストレート等の米国特許第3832176号には、
プリント回路前駆材料が記載されている。しかし
ながら、そこに記載されているプリント回路前駆
体はポリマーフイルム支持体に対するデポジツト
回路構成要素の接着性(adhesion)が悪いこと
及びネガ型フオトレジストシステムに限定される
ことから満足なものではなかつた。支持フイルム
とデポジツト回路構成要素との間の接着性を助長
するためのよりよい手段を提供することが望まれ
ている。加えて、ポジ型フオトレジストを使用す
ることが望まれている。その理由はポジ型フオト
レジストの方がネガ型フオトレジストよりも次の
ような利点を有しているからである:より高い分
解能、完全除去能力、および多段階露光能力。
発明の概要 本発明は、 不活性ガスと5%酸素の雰囲気下でクロムター
ゲツトから層を電気絶縁性支持体フイルム上にス
パツタリングして25〜150Åの厚さのクロム/酸
化クロムの層すなわち接着剤(adhesive layer)
を付与し、 前記クロム/酸化クロム層の上に10000Å未満
の厚さの銅の層すなわちめつき用層をスパツタリ
ングし、そして 前記銅層にフオトレジスト組成物を塗布する 工程を包含する、改良した回路材料の製造方法に
関する。フオトレジスト層は好ましくは、非露光
部では該めつき用層を保護しながら露光部では該
めつき用層から実質的に微小残留物なしで除去で
きるフオトレジスト層である。フオトレジスト画
像はレジストが除去されている領域に金属層を選
択的にデポジツトさせることによつて導電性回路
の製作を促進する。
電気絶縁性支持体として好ましい材料はポリイ
ミドフイルムである。電気絶縁性支持体と接着層
との間の結合強さは回路の加工工程中および使用
中に回路に加わる機械的応力に耐えるのに十分で
あるべきである。接着層の必須要件は電気めつき
に先立つ通常のプレクリーニング処理によつて有
意に除去されないことである。めつき用層として
好ましい材料は銅である。フオトレジスト層は好
ましくはポジ型であるが、ネガ型フオトレジスト
層も使用できる。
詳 細 理解しやすいように図面を参考にしながら、本
発明を説明する。図面はいずれも断面図である。
第1図に示されている本発明の方法によつて製
造される製品の一態様は、電気絶縁性支持体10
と、クロム/酸化クロムからなる接着層12と、
薄い金属のめつき用層14と、フオトレジスト層
16からなる。
本発明の実施にはあらゆる慣用の電気絶縁性支
持体10が使用できる。本発明の範囲内で絶縁性
であるとみなされる支持体は接着層に少なくとも
隣接して、108Ω/□を越す(好ましくは、少な
くとも1012Ω/□)の表面抵抗率を示すものであ
る。当業者には十分理解されているように、表面
抵抗率は表面に沿つて所与長さの2つの平行な電
極をそれと同じ長さの間隔を置いて並べその間の
抵抗を測定することによつて求められる。電極の
長さの増大は、同様の増分だけ電極間の間隔を長
くすることによつて抵抗が増大するであろう量と
等しい量だけ、観測される抵抗を減少させる傾向
があるので、電極の長さと間隔はそれ等が等しい
限り重要でないことは明白である。従つて、Ω/
□で表わされる表面抵抗率は電極の長さと間隔が
等しいので相殺パラメータになる特殊な状態で行
われた抵抗測定である。
好ましい形態では、絶縁性支持体10はフレキ
シブルな電気絶縁性シート(好ましくは、それか
ら製造された回路材料が損傷なしで取り扱うこと
ができるように十分な強靭性を有している)から
構成されている。約10〜約500μmの厚さを有する
フレキシブルプラスチツクシートが好ましく、な
かでも、約25〜125μmの厚さを有するものは大抵
の用途に好ましい。特に好ましいのは、高い寸法
安定性、高い熱崩壊抵抗、高い引張強さ、高い絶
縁耐力、および化学的不活性を示すプラスチツク
シートからなるものである。特に、シートははん
だ処理およびその他高温度の回路製作プロセスに
耐え得るように十分高い温度安定性を示すべきで
ある。シートの絶縁耐力は数個のプリント回路が
多層プリント回路板のようにスタツクされている
場合に各回路要素間の電気的干渉を阻止するよう
に十分高くあるべきである。本発明の実施に適す
るポリマーフイルムは1KHzで約3.5〜約4.5の誘電
率、約0.003〜約0.005の誘電正接、約3000〜約
5000ボルト/ミルの絶縁耐力、約2500〜約
3500psiの引張強さ、および約45%〜約55%の伸
びを有することができる。
特に好ましい支持体10は約25〜約125μmの厚
さを有するポリイミドである。このシートは薄く
てプレキシブルで比較的寸法安定性であり、そし
て損傷なしで容易に取り扱うことができる本発明
のドライフオトレジスト製品を製造できる。その
他の寸法的および熱的に安定なポリマーも考慮さ
れているが、この工業分野では広く使用されるに
至つていない。かかるポリマーはポリスルホン、
ポリベンズイミダゾール、ポリベンゾオキサゾー
ル、ポリベンゾチアゾールなどである。
本発明の改善された構成物を提供するには、め
つき用層14が支持体10に強く付着することが
必要である。かかる付着性は、電気絶縁性支持体
フイルム10の上にまず、不活性ガスと5%酸素
の雰囲気下でクロムターゲツトから層をスパツタ
リングして約25〜約150Åの厚さのクロム/酸化
クロムからなる接着層12を付与し、それから、
そのクロム/酸化クロム層の上に10000Å未満の
厚さの銅の層をスパツタリングしてめつき用層1
4とすることによつて十分なレベルに改善される
ことが判明した。この接着層12として許容でき
る材料は2つの重要な要件を有する: (1)それ等は支持体10と金属めつき用層14と
の間に有効な結合を形成することが可能でなけれ
ばならず、かつ(2)それ等はめつき用層14を電着
用に準備するのに使用される代表的なクリーニン
グ用薬品に対して抵抗性でなければならない。特
に、接着層12は好ましくは酸化銅を除去するよ
うに設計された薬品に対して抵抗性であり、かつ
好ましくは塩化第二鉄または塩化第二銅のような
銅エツチング剤中でエツチング可能である。本願
の参考になる米国特許第3981961号に記載されて
いるような、クロムと酸化クロムの合金の層はこ
れ等好ましい性質を有していることがわかつた。
米国特許第3981961号では、クロム/酸化クロム
合金は「ブラツク−クロム」と呼ばれている。こ
の合金はクロムをベースにしているが酸素原子を
有意な割合(しばしば、例えば、層の25重量%を
占める)で含有している(好ましくは、金属酸化
物分子として存在する)電着層であるので、層は
様々な陰影の黒色外観を有するであろう。概し
て、層中の金属原子の少なくとも大半はクロム原
子である。本発明においては、不活性ガスと5%
酸素の雰囲気下でクロムターゲツトから層をスパ
ツタリングして約25〜150Åの厚さのクロム/酸
化クロムの層を得ることが好ましいことが判明し
た。
めつき用層14は総合厚さ10000Å未満(材料
の最大節約のためには5000Å未満)を有し、かつ
後の加工工程(例えば電気めつきまたは無電解デ
ポジシヨン)中にその上にデポジツトされる金属
層18即ちめつき層に対して強固な付着結合を形
成することができる単一層または組み合わせ層で
ある。めつき用層14はまたエツチング剤によつ
て除去可能であるべきである。
めつき層18を電気めつきによつて形成するよ
うな場合には、めつき用層14はカソードとし
て、作用するように十分に導電性でなければなら
ない:従つて、それは好ましくは金属から構成さ
れる。
めつき層18を無電解デポジシヨンによつて形
成するような場合には、めつき用層14はめつき
される金属のデポジシヨンを触媒することが知ら
れている材料から構成されることができる。めつ
用層14が銅からなる場合には、それはめつき層
18を形成する銅の無電解デポジシヨンを触媒す
る。
めつき用層14は薄い金属層を形成するための
公知手法、スパツタリングよつて簡便に形成でき
る。めつき用層14のために最も好ましい材料は
銅である。
めつき用層14に使用される材料は慣用されて
いるエツチング剤(例えば塩化第二鉄や塩化第二
銅など)中でエツチング可能であるものが好まし
い。また、めつき用層14とめつき層18の間に
良好な付着結合を形成するためには、電気めつき
に先立つてめつき用層14の表面から酸化物例え
ば酸化銅を除去することが必要であるので、メツ
キ用層14の一部はクリーニング用に設計された
溶液によつてエツチング除去されることなく適切
にクリーニングされて電気めつき用に単備される
ことが可能であることが好ましい。クロムと酸化
クロムの合金から構成された接着層12は通常の
めつき前クリーニング溶液中では急速にはエツチ
ングされないので、酸化物クリーニング処理が不
注意にもめつき層14の全部を除去してしまつた
ような場合でさえ、導電性は維持される。
めつき用層の露出表面上にデポジシヨンによつ
て形成された各めつき層18は一層以上の金属層
から成る。めつき層18はめつき用層14に対し
て及びその下に設けられている絶縁性支持体に対
して強固に付着性である導電性金属からなること
が好ましい。大抵の用途には、めつき層のための
金属は銅、銀、金、ニツケル、または優れた導電
性を有することが知られているその他金属から選
択されることが好ましい。多くの場合、めつき層
18の少なくとも一部分はそれに対する他の導電
体の付着を可能にさせるように選択される。例え
ば、めつき層18ははんだ被覆や、はんだ処理に
先立つて酸化を低減するための貴金属表面被覆を
包含できる。銅やニツケルのような容易に無電解
デポジツトまたは電気めつきできる金属のめつき
層18を形することが好ましい。
フオトレジスト層16はクリーンな現像特性を
有することが知られているあらゆるフオトレジス
ト組成物、即ち、実質的に微小残留物を残さない
ように現像可能であるあらゆる組成物から構成す
ることができる。好ましくは、フオトレジスト組
成物は金属表面のエツチングやその他損傷を生じ
させることなく金属表面から実質的に完全に除去
可能であるべきである。好ましくは、フオトレジ
スト層16はアルカリ金属炭酸塩、珪酸塩、燐酸
塩などの水溶液や、希釈(0.1N以下の)アルカ
リ金属水酸化物のような穏やかな水性現像剤によ
つて、その下に設けられている金属層をそこなう
ことなく容易に除去可能である。この方法では、
フオトレジスト層16は薄いめつき用層14をそ
こなうことなく現像可能であり、それは金属めつ
きに先立つ金属表面のクリーニングに通常使用さ
れているエツチング剤で容易に破壊されることが
できる。
画像形成層16として好ましいフオトレジスト
組成物は米国特許第4247616号(本願の参考にな
る)に記載されているポジ型フオトレジスト組成
物である。この組成物は(a)非熱反応性ノボラツク
フエノール樹脂とジイソシアネート化合物との触
媒架橋によつて生成された架橋ウレタン樹脂;(b)
約400未満のエポキシド当量を有するエポキシ樹
脂とその硬化剤;および(c)ポジ型感光剤からな
る。その他のフオトレジスト組成物も使用できる
が、先に述べて理由からポジ型組成物が好まし
い。
次に本発明を非限定的な実施例によつてさらに
説明するが、部およびパーセントは別に指定され
ていない限りいずれも重量による。
実施例 1 厚さ100μmのポリイミドフイルムシート上に、
圧力5μmでアルゴン95%と酸素5%の雰囲気中で
クロムターゲツトを使用して2.2KWのRFスパツ
タリングによつて、厚さ100Åのクロム/酸化ク
ロム合金層を設けた。このクロム/酸化クロム合
金層の上に、圧力1μmでアルゴンの雰囲気中で銅
ターゲツトを使用して600ボルトおよび14アンペ
アでDCスパツタリングによつて、厚さ100Åの銅
の層を設けた。それから、この銅の層の上にフオ
トレジスト層を設けた。これは米国特許第
4247616号の実施例1に記載されているようなポ
ジ型フオトレジストの被覆性組成物を用意するこ
とによつて遂行された。このフオトレジスト被覆
性組成物は#10の線巻ロツドによつて銅層上に塗
布され、100℃の炉内で1.5分間燥された。得られ
たフオトレジスト層の厚さは0.5ミルであつた
(第1図参照)。
それから、このフオトレジスト層を、パターン
ドフイルムマスクを介して、波長360〜440nmの
紫外光源を露光した。像の現像は水酸化ナトリウ
ムの1.2%水溶液を用いて行われた(第2図参
照)。
露出された銅表面は過硫酸アンモニウムの3%
水溶液中に製品を浸漬することによつて電気めつ
きの準備をされた。それから、その清浄になつた
銅表面に、室温(25℃)で25アンペア/平方フイ
ートで操作される硫酸銅浴中で電気めつきを施し
た(第3図参照)。
フオトレジスト層の残りの部分を60℃の水酸化
ナトリウム5%水溶液で洗うことによつて剥離し
た(第4図参照)。
最後に、この電鋳された回路要素間の銅層は製
品を室温(25℃)の塩化第二鉄4%水溶液中に30
秒間浸漬することによつてエツチング除去された
(第5図参照)。線解像性(解像力)および接着性
が優れていた。
実施例2 (比較) 厚さ100μmのポリイミドフイルムシートに厚さ
100Åのニツケル層をスパツタリングによつて設
けた。このニツケル層の上に厚さ1500Åの銅の層
をやはりスパツタリングによつて設けた。フオト
レジスト層を実施例1と同じような調製し、設
け、露光し、現像処理した。線解像性は優れてい
たが、回路要素の接着性は実施例1の製品によつ
て立証された接着性よりも劣つていた。
当業者には本発明の範囲および思想を逸脱する
ことなく本発明の様々な変形が明らかになろう
し、本発明がここに記載されている例示的な実施
例に不当に限定されるべきものでないことが理解
されよう。
【図面の簡単な説明】
第1図は本発明の製品を表わし;第2図は第1
図の製品の、フオトレジスト層の露光/現像後を
表わし;第3図は第2図の製品のめつき後を表わ
し;第4図は第3図の製品の、フオトレジスト層
の残存部分の剥離後を表わし、;第5図は第4図
の製品の、めつき用層の非保護部分のエツチング
除去を表わす。

Claims (1)

  1. 【特許請求の範囲】 1 不活性ガスと5%酸素の雰囲気下でクロムタ
    ーゲツトから層を電気絶縁性支持体フイルム上に
    スパツタリングして25〜150Åの厚さのクロム/
    酸化クロムの層を付与し、 前記クロム/酸化クロムの層の上に10000Å未
    満の厚さの銅の層をスパツタリングし、そして 前記銅層にフオトレジスト組成物を塗布する工
    程を包含する、改良した回路材料の製造方法。 2 前記銅層が5000Å以下の厚さを有しており、
    そして前記フオトレジスト層が0.1mmの厚さであ
    る、特許請求の範囲第1項に記載の方法。 3 前記フオトレジスト層を、パターン化された
    マスクを通して紫外光に露光する工程をさらに含
    んでいる、特許請求の範囲第1項または第2項に
    記載の方法。 4 適切な水溶液を使用することによつてフオト
    レジスト層の潜像を現像し、そして 存在する銅層の露光された表面の上に追加の銅
    をめつきし、その後で、前記存在する銅層からフ
    オトレジストの残存部分を除去する 工程を含んでいる、特許請求の範囲第3項に記載
    の方法。 5 前記追加の銅を適用する前記工程が電気めつ
    きによつて行われる、特許請求の範囲第4項に記
    載の方法。
JP62143034A 1986-06-09 1987-06-08 改良した回路材料の製造方法 Granted JPS62293689A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US87184386A 1986-06-09 1986-06-09
US871843 1986-06-09

Publications (2)

Publication Number Publication Date
JPS62293689A JPS62293689A (ja) 1987-12-21
JPH0465558B2 true JPH0465558B2 (ja) 1992-10-20

Family

ID=25358267

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62143034A Granted JPS62293689A (ja) 1986-06-09 1987-06-08 改良した回路材料の製造方法

Country Status (5)

Country Link
EP (1) EP0257737A3 (ja)
JP (1) JPS62293689A (ja)
KR (1) KR960001355B1 (ja)
CA (1) CA1263763A (ja)
MY (1) MY101308A (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1286586C (en) * 1987-03-26 1991-07-23 Shigeki Yokoyama Finish laminates for high frequency circuits
DE3907004A1 (de) * 1989-03-04 1990-09-06 Contraves Ag Verfahren zum herstellen von duennschichtschaltungen
JP2795702B2 (ja) * 1989-10-26 1998-09-10 イビデン株式会社 高密度配線板の製造方法
JPH05129760A (ja) * 1991-11-06 1993-05-25 Fujitsu Ltd 導体パターンの形成方法
JPH08330728A (ja) * 1995-05-26 1996-12-13 Toyo Metaraijingu Kk フレキシブルプリント配線用基板
MY139405A (en) 1998-09-28 2009-09-30 Ibiden Co Ltd Printed circuit board and method for its production
CA2327801A1 (en) * 2000-03-21 2001-09-21 Rocky L. Hilburn Copper on polymer component having improved adhesion
WO2002003767A1 (en) * 2000-06-29 2002-01-10 3M Innovative Properties Company Multi-metal layer circuit
KR100912920B1 (ko) 2001-09-05 2009-08-20 니폰 제온 가부시키가이샤 다층 회로 기판, 수지 기재 및 그의 제조 방법
KR100464559B1 (ko) * 2002-03-22 2005-01-03 정남교 벨크로 테이프 제조장치
JP4298597B2 (ja) 2004-07-01 2009-07-22 日東電工株式会社 配線回路基板および配線回路基板の製造方法
SG126776A1 (en) * 2005-04-08 2006-11-29 3M Innovative Properties Co Flexible circuit substrate
US9953908B2 (en) 2015-10-30 2018-04-24 International Business Machines Corporation Method for forming solder bumps using sacrificial layer
JP2021056162A (ja) * 2019-10-01 2021-04-08 日東電工株式会社 導電フィルムおよび温度センサフィルム
CN110676156A (zh) * 2019-10-21 2020-01-10 昆山百利合电子材料有限公司 一种光刻半导体加工工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5018978A (ja) * 1973-04-06 1975-02-27
US3981691A (en) * 1974-07-01 1976-09-21 Minnesota Mining And Manufacturing Company Metal-clad dielectric sheeting having an improved bond between the metal and dielectric layers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5018978A (ja) * 1973-04-06 1975-02-27
US3981691A (en) * 1974-07-01 1976-09-21 Minnesota Mining And Manufacturing Company Metal-clad dielectric sheeting having an improved bond between the metal and dielectric layers

Also Published As

Publication number Publication date
JPS62293689A (ja) 1987-12-21
KR960001355B1 (ko) 1996-01-26
KR880001182A (ko) 1988-03-31
EP0257737A2 (en) 1988-03-02
CA1263763A (en) 1989-12-05
EP0257737A3 (en) 1989-07-19
MY101308A (en) 1991-09-05

Similar Documents

Publication Publication Date Title
US5017271A (en) Method for printed circuit board pattern making using selectively etchable metal layers
US4204187A (en) Printed circuit substrate with resistance elements
US3698940A (en) Method of making additive printed circuit boards and product thereof
JPH0465558B2 (ja)
JP2004502304A (ja) 被めっき抵抗体を含むプリント回路基板の製造プロセス
US20040075528A1 (en) Printed circuit heaters with ultrathin low resistivity materials
KR100899588B1 (ko) 인쇄 회로 기판 제조에서 옥사이드 공정을 대체하고 미세라인을 제조하기 위해 구리 포일을 금속 처리하는 인쇄회로 기판 제조 방법
JP3650514B2 (ja) メッキした抵抗体をもつ印刷回路板の製造方法
GB2096402A (en) Making printed circuit boards
JPS6276586A (ja) 極薄複合箔積層体および箔の製法
JP2004039771A (ja) 配線回路基板の製造方法
JP3593351B2 (ja) 多層配線基板の製造方法
JP2531466B2 (ja) 印刷配線板の製造方法
JP2002353593A (ja) プリント配線板およびその製造方法
JPH07123178B2 (ja) フレキシブル配線基板およびその製造方法
JP3191686B2 (ja) 印刷配線板の製造方法
JPS6233316B2 (ja)
JPH02122690A (ja) プリント配線板の製造方法
JPH11266070A (ja) 転写用部材及びプリント配線板の製造方法
JPH04277421A (ja) 2層tabテープの製造方法
JPH02875B2 (ja)
JP2000183523A (ja) 多層配線基板の製造方法
JPH05218620A (ja) プリント配線板の製造方法
JPH10107447A (ja) 多層プリント配線板の製造方法
JPH02874B2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071020

Year of fee payment: 15