JPH0461497B2 - - Google Patents
Info
- Publication number
- JPH0461497B2 JPH0461497B2 JP62114636A JP11463687A JPH0461497B2 JP H0461497 B2 JPH0461497 B2 JP H0461497B2 JP 62114636 A JP62114636 A JP 62114636A JP 11463687 A JP11463687 A JP 11463687A JP H0461497 B2 JPH0461497 B2 JP H0461497B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- concentration
- impurity region
- impurity
- implanted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000012535 impurity Substances 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 4
- 230000005669 field effect Effects 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置における拡散領域の不純
物濃度分布の形状とその形成法に関し、高耐圧化
構造、低抵抗の配線、加工性が容易、ならびに素
子特性が安定な半導体装置の製造方法に関する。
物濃度分布の形状とその形成法に関し、高耐圧化
構造、低抵抗の配線、加工性が容易、ならびに素
子特性が安定な半導体装置の製造方法に関する。
〔従来の技術〕
半導体装置の微細化にともない、拡散層深さを
浅く形成することが要求されており、そのために
拡散係数の小さい不純物が用いられる傾向にあ
る。その際、形成される接合の不純物濃度が急激
に変わるため接合耐圧が低下する。この現象は結
局素子の動作電源範囲の低下につながるばかり
か、素子の安定動作の寿命をも低下させてしま
う。
浅く形成することが要求されており、そのために
拡散係数の小さい不純物が用いられる傾向にあ
る。その際、形成される接合の不純物濃度が急激
に変わるため接合耐圧が低下する。この現象は結
局素子の動作電源範囲の低下につながるばかり
か、素子の安定動作の寿命をも低下させてしま
う。
また、チヤンネル長を短縮する例として、特開
昭51−19980号公報が挙げられる。
昭51−19980号公報が挙げられる。
従来の製造方法では、チヤンネル長を正確に制
御しながら、低濃度領域と高濃度領域を自己整合
的に設けることについては、配慮がされておら
ず、微細なMOSトランジスタを製造することは、
極めて困難であつた。
御しながら、低濃度領域と高濃度領域を自己整合
的に設けることについては、配慮がされておら
ず、微細なMOSトランジスタを製造することは、
極めて困難であつた。
本発明は、ドレインの低濃度領域と高濃度領域
とが自己整合的に設けられた高密度で高耐圧化構
造の半導体装置の製造方法を提供することを目的
とする。
とが自己整合的に設けられた高密度で高耐圧化構
造の半導体装置の製造方法を提供することを目的
とする。
〔問題点を解決するための手段〕
上記の目的は、２回にわたつて低濃度と高濃度
の不純物を導入してドレイン領域を形成する際、
ゲート電極を２回自己整合的に使用することによ
り達成される。
の不純物を導入してドレイン領域を形成する際、
ゲート電極を２回自己整合的に使用することによ
り達成される。
ドレインの低濃度領域と高濃度領域とがゲート
電極に対して自己整合的に形成されるため、両領
域の位置合わせ誤差が原理的にゼロとなり、高密
度、高耐圧化構造の半導体装置が提供できる。
電極に対して自己整合的に形成されるため、両領
域の位置合わせ誤差が原理的にゼロとなり、高密
度、高耐圧化構造の半導体装置が提供できる。
以下、本発明を実施例を参照して詳細に説明す
る。実施例を述べる。
る。実施例を述べる。
実施例は、第１図のＡおよびＢに半導体装置と
その製造方法を述べる。第１図のＡは基板１上に
1000℃、60分の熱酸化で酸化膜を形成し、その上
に厚さ4000Åに高濃度にリンが含まれた多結晶シ
リコンを堆積した後ホトレジスト加工技術によつ
てゲート絶縁膜２およびゲート電極３とを形成
し、その後不純物としてリンを加速電圧40keVで
１×1014cm-2イオン打込みして熱処理工程を経た
のち最終的な拡散深さ0.2μの低濃度領域４−１お
よび４−２と形成したところまでを示す。リン
は、後述するヒ素より拡散係数が大きいので、不
純物濃度勾配がゆるやかになる。
その製造方法を述べる。第１図のＡは基板１上に
1000℃、60分の熱酸化で酸化膜を形成し、その上
に厚さ4000Åに高濃度にリンが含まれた多結晶シ
リコンを堆積した後ホトレジスト加工技術によつ
てゲート絶縁膜２およびゲート電極３とを形成
し、その後不純物としてリンを加速電圧40keVで
１×1014cm-2イオン打込みして熱処理工程を経た
のち最終的な拡散深さ0.2μの低濃度領域４−１お
よび４−２と形成したところまでを示す。リン
は、後述するヒ素より拡散係数が大きいので、不
純物濃度勾配がゆるやかになる。
第１図のＢは、その後の製造工程すなわち、ま
ず750℃の湿式酸化法によつて基板上に厚さ500Å
の酸化膜５−１および５−２を形成する。このと
き多結晶シリコン中に高濃度に不純物リンが含ま
れいるため、ゲート電極３の周辺には厚さ3000Å
の酸化膜５−３，５−４および５−５が形成され
る。すなわち、ゲート電極に対して自己整合的に
ゲート電極の側面に絶縁膜５−４及び５−５が形
成される。しかる後、絶縁膜５−４及び５−５を
マスクとして利用してヒ素を加速電圧150keVで
１×1016cm-2イオン打込みして熱処理工程を経た
のち最終的な拡散深さ0.4μの高濃度領域６−１お
よび６−２を形成したMOS型電界効果トランジ
スタが実現したところまでを示す。このときゲー
ト電極３と接する拡散層４−１および４−２が浅
く低濃度に形成されているため接合境界面の不純
物の濃度勾配がゆるやかとなりドレイン領域端で
動作バイアスによる電界集中が緩和された構造に
なつている。そのため素子の高耐圧化が実現され
ている。
ず750℃の湿式酸化法によつて基板上に厚さ500Å
の酸化膜５−１および５−２を形成する。このと
き多結晶シリコン中に高濃度に不純物リンが含ま
れいるため、ゲート電極３の周辺には厚さ3000Å
の酸化膜５−３，５−４および５−５が形成され
る。すなわち、ゲート電極に対して自己整合的に
ゲート電極の側面に絶縁膜５−４及び５−５が形
成される。しかる後、絶縁膜５−４及び５−５を
マスクとして利用してヒ素を加速電圧150keVで
１×1016cm-2イオン打込みして熱処理工程を経た
のち最終的な拡散深さ0.4μの高濃度領域６−１お
よび６−２を形成したMOS型電界効果トランジ
スタが実現したところまでを示す。このときゲー
ト電極３と接する拡散層４−１および４−２が浅
く低濃度に形成されているため接合境界面の不純
物の濃度勾配がゆるやかとなりドレイン領域端で
動作バイアスによる電界集中が緩和された構造に
なつている。そのため素子の高耐圧化が実現され
ている。
以上説明したごとく本発明によれば、素子の高
耐圧化が実現し、チヤンネル長5μのMOS型電界
効果トランジスタにおいて、従来構造の素子耐圧
13.0Vが本構造によつて15.5Vとなり、20％近く
の高耐圧化が実現した。この改善分は素子を最大
8Vで使用した場合、素子特性の安定性あるいは
動作寿命が10倍以上向上したことに相当する。
耐圧化が実現し、チヤンネル長5μのMOS型電界
効果トランジスタにおいて、従来構造の素子耐圧
13.0Vが本構造によつて15.5Vとなり、20％近く
の高耐圧化が実現した。この改善分は素子を最大
8Vで使用した場合、素子特性の安定性あるいは
動作寿命が10倍以上向上したことに相当する。
更に本発明によれば、高耐圧構造の不純物分布
を形成するときにゲート電極を２回自己整合的に
使用し、高密度設計を実現する。すなわち、ゲー
ト電極を使用して不純物の導入を行うこととゲー
ト電極から自己整合的に形成された絶縁膜を使用
して不純物を導入するという２回の不純物導入に
よつて高密度設計を実現する。従来に比し、1/1.
５〜1/2のゲートエリアで実現できる。更に自己整
合的であるので、高耐圧化効果についてバラツキ
が低減できる均一な特性を実現できる。
を形成するときにゲート電極を２回自己整合的に
使用し、高密度設計を実現する。すなわち、ゲー
ト電極を使用して不純物の導入を行うこととゲー
ト電極から自己整合的に形成された絶縁膜を使用
して不純物を導入するという２回の不純物導入に
よつて高密度設計を実現する。従来に比し、1/1.
５〜1/2のゲートエリアで実現できる。更に自己整
合的であるので、高耐圧化効果についてバラツキ
が低減できる均一な特性を実現できる。
第１図Ａ，Ｂは本発明を説明する断面図であ
る。 １……基板、２……ゲート絶縁膜、４−１，４
−２……低濃度領域、６−１，６−２……高濃度
領域。
る。 １……基板、２……ゲート絶縁膜、４−１，４
−２……低濃度領域、６−１，６−２……高濃度
領域。
Claims (1)
- 【特許請求の範囲】 １ 電界効果トランジスタ用のゲート電極をマス
クとして、第１の濃度の不純物を半導体基板表面
に注入して第１の不純物領域を形成した後、該ゲ
ート電極を酸化し、該酸化後のゲート電極をマス
クとして、該第１の濃度より大きい濃度の第２の
不純物を該基板表面に注入して、第１の不純物領
域より深い第２の不純物領域を形成することによ
り第１、第２の不純物領域からなるソース又はド
レイン領域を形成することを特徴とする半導体装
置の製造方法。 ２ 該ゲート電極が不純物を注入した多結晶シリ
コンより形成されてなることを特徴とする第１項
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11463687A JPS6323362A (ja) | 1987-05-13 | 1987-05-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11463687A JPS6323362A (ja) | 1987-05-13 | 1987-05-13 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15337376A Division JPS5378181A (en) | 1976-12-22 | 1976-12-22 | Semiconductor device and its manufacture |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6323362A JPS6323362A (ja) | 1988-01-30 |
| JPH0461497B2 true JPH0461497B2 (ja) | 1992-10-01 |
Family
ID=14642775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11463687A Granted JPS6323362A (ja) | 1987-05-13 | 1987-05-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6323362A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2888462B2 (ja) * | 1991-08-26 | 1999-05-10 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型半導体装置の作製方法 |
| JPH0766393A (ja) * | 1993-08-23 | 1995-03-10 | Nec Kansai Ltd | 半導体装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5169985A (en) * | 1974-12-16 | 1976-06-17 | Hitachi Ltd | Handotaisochino seizohoho |
| JPS6129554A (ja) * | 1984-07-20 | 1986-02-10 | Nec Corp | サ−マルプリントヘツド |
-
1987
- 1987-05-13 JP JP11463687A patent/JPS6323362A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5169985A (en) * | 1974-12-16 | 1976-06-17 | Hitachi Ltd | Handotaisochino seizohoho |
| JPS6129554A (ja) * | 1984-07-20 | 1986-02-10 | Nec Corp | サ−マルプリントヘツド |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6323362A (ja) | 1988-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61179567A (ja) | 自己整合積層ｃｍｏｓ構造の製造方法 | |
| JPS6116571A (ja) | 半導体装置の製造方法 | |
| JPS5843912B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2596117B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0461497B2 (ja) | ||
| JPS62160770A (ja) | 絶縁ゲート型電界効果トランジスタおよびその製造方法 | |
| JPS6129554B2 (ja) | ||
| JPS6025028B2 (ja) | 半導体装置の製造方法 | |
| JPS6346586B2 (ja) | ||
| JP3038857B2 (ja) | 半導体装置の製造方法 | |
| JPH08213601A (ja) | 半導体装置とその製造方法 | |
| JPS60121771A (ja) | 半導体装置 | |
| JPH01122167A (ja) | 半導体装置の製造方法 | |
| JPH03153081A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| JPS5826177B2 (ja) | 半導体装置の製造方法 | |
| JPS626664B2 (ja) | ||
| JPH02114537A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6057970A (ja) | 半導体装置の製造方法 | |
| JPH027441A (ja) | 半導体装置の製造方法 | |
| JPS6057969A (ja) | 半導体装置の製造方法 | |
| JPH04171942A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS5842272A (ja) | 半導体装置の製造方法 | |
| JPS612367A (ja) | 半導体装置及びその製造方法 | |
| JPS6266678A (ja) | 半導体装置の製造方法 | |
| JPS61176154A (ja) | 半導体装置の製造方法 |