JPH0461494B2 - - Google Patents
Info
- Publication number
- JPH0461494B2 JPH0461494B2 JP61168233A JP16823386A JPH0461494B2 JP H0461494 B2 JPH0461494 B2 JP H0461494B2 JP 61168233 A JP61168233 A JP 61168233A JP 16823386 A JP16823386 A JP 16823386A JP H0461494 B2 JPH0461494 B2 JP H0461494B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- layer
- bird
- oxide
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 70
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 40
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 40
- 229910052710 silicon Inorganic materials 0.000 claims description 40
- 239000010703 silicon Substances 0.000 claims description 40
- 235000012239 silicon dioxide Nutrition 0.000 claims description 31
- 239000000377 silicon dioxide Substances 0.000 claims description 31
- 238000002955 isolation Methods 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 30
- 238000005530 etching Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 238000000992 sputter etching Methods 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 description 24
- 238000007254 oxidation reaction Methods 0.000 description 24
- 229920005591 polysilicon Polymers 0.000 description 24
- 241000293849 Cordylanthus Species 0.000 description 18
- 210000003739 neck Anatomy 0.000 description 16
- 238000001020 plasma etching Methods 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- YCIMNLLNPGFGHC-UHFFFAOYSA-N catechol Chemical compound OC1=CC=CC=C1O YCIMNLLNPGFGHC-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910003923 SiC 4 Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 210000003323 beak Anatomy 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 239000000376 reactant Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- FRIKWZARTBPWBN-UHFFFAOYSA-N [Si].O=[Si]=O Chemical compound [Si].O=[Si]=O FRIKWZARTBPWBN-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 229940117975 chromium trioxide Drugs 0.000 description 1
- WGLPBDUCMAPZCE-UHFFFAOYSA-N chromium trioxide Inorganic materials O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 1
- GAMDZJFZMJECOS-UHFFFAOYSA-N chromium(6+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Cr+6] GAMDZJFZMJECOS-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- -1 silicon oxide nitride Chemical class 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910001930 tungsten oxide Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
- H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
- H01L21/7621—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region the recessed region having a shape other than rectangular, e.g. rounded or oblique shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Weting (AREA)
- Local Oxidation Of Silicon (AREA)
Description
【発明の詳細な説明】
Ａ 産業上の利用分野
本発明は最適な絶縁層分離を有する半導体構造
の製造に関するものであり、特にシリコン基板の
バーズ・ネツクが少ない、埋込酸化物分離構造を
形成する方法に関するものである。
の製造に関するものであり、特にシリコン基板の
バーズ・ネツクが少ない、埋込酸化物分離構造を
形成する方法に関するものである。
Ｂ 従来技術
半導体集積回路の生産において、通常は、様々
な能動デバイスまたは受動デバイス、あるいはこ
れらの両者を、集積回路構造内で互いに分離する
必要がある。これらのデバイスはバツク・バイア
スPN接合、部分的な絶縁層分離、および完全な
絶縁層分離によつて分離されている。使用される
誘電体材料は二酸化シリコンなどである。これら
の能動デバイスおよび回路の好ましい分離は、幾
つかの絶縁層分離であつて、これにはPN接合分
離と組み合わせたものが含まれている。絶縁層分
離はPN接合分離を大幅に上回る利点を有してい
るが、これは絶縁層分離によつて分離部に対する
回路素子の突合わせが可能となり、集積回路チツ
プ上での能動デバイスまたは受動デバイス、ある
いはこの両者の充填密度を高められるからであ
る。
な能動デバイスまたは受動デバイス、あるいはこ
れらの両者を、集積回路構造内で互いに分離する
必要がある。これらのデバイスはバツク・バイア
スPN接合、部分的な絶縁層分離、および完全な
絶縁層分離によつて分離されている。使用される
誘電体材料は二酸化シリコンなどである。これら
の能動デバイスおよび回路の好ましい分離は、幾
つかの絶縁層分離であつて、これにはPN接合分
離と組み合わせたものが含まれている。絶縁層分
離はPN接合分離を大幅に上回る利点を有してい
るが、これは絶縁層分離によつて分離部に対する
回路素子の突合わせが可能となり、集積回路チツ
プ上での能動デバイスまたは受動デバイス、ある
いはこの両者の充填密度を高められるからであ
る。
絶縁層分離の一形態は埋込酸化物分離（ROI）
である。この方法は1970年代初頭まで遡るもので
あつて、シリコン中の化学的エツチング溝ないし
凹部を包含しており、該溝に分離領域が形成され
る。溝の形成中、シリコン表面の他の部分はROI
マスクというマスクによつて保護され、該マスク
はシリコンに溝を形成するために使用されるエツ
チング液の影響をほとんど受けない。溝の形成
後、シリコン本体を熱酸化し、これによつて溝領
域内のシリコンを二酸化シリコンに変換し、溝を
満たし、同時にシリコンをさらに酸化して、埋込
酸化物分離領域を形成する。それ故、ROI形成の
場合、ROIマスクはまず、凹部をマスクの開口を
介してシリコンに形成する際のエツチング・バリ
ヤとして使用され、次いで凹部の熱酸化の際の酸
化マスクとして使用される。二酸化シリコン−チ
ツ化シリコン複合マスクが、この二重の役割に広
く使用されている。ROI処理については、E.コオ
イ（E.Kooi）に対して授与された米国特許第
3970486号、ペルツア（Peltzer）に対する米国特
許第3534264号、および1971年７月７日出願のI.
マグド等（Ｉ Magdoet al）による米国特許出
願第150609号に詳述されている。
である。この方法は1970年代初頭まで遡るもので
あつて、シリコン中の化学的エツチング溝ないし
凹部を包含しており、該溝に分離領域が形成され
る。溝の形成中、シリコン表面の他の部分はROI
マスクというマスクによつて保護され、該マスク
はシリコンに溝を形成するために使用されるエツ
チング液の影響をほとんど受けない。溝の形成
後、シリコン本体を熱酸化し、これによつて溝領
域内のシリコンを二酸化シリコンに変換し、溝を
満たし、同時にシリコンをさらに酸化して、埋込
酸化物分離領域を形成する。それ故、ROI形成の
場合、ROIマスクはまず、凹部をマスクの開口を
介してシリコンに形成する際のエツチング・バリ
ヤとして使用され、次いで凹部の熱酸化の際の酸
化マスクとして使用される。二酸化シリコン−チ
ツ化シリコン複合マスクが、この二重の役割に広
く使用されている。ROI処理については、E.コオ
イ（E.Kooi）に対して授与された米国特許第
3970486号、ペルツア（Peltzer）に対する米国特
許第3534264号、および1971年７月７日出願のI.
マグド等（Ｉ Magdoet al）による米国特許出
願第150609号に詳述されている。
近年、シリコンに溝を形成し、これらを誘電体
で充填することが、ROIマスクに酸化物−チツ化
物複合体以外の材料を使用し、湿式エツチングの
代りに乾式反応性イオン・エツチング（RIE）手
法を使用して溝をエツチングし、かつ酸化物以外
の誘電体材料で溝を充填してデバイスの分離を形
成することによつて、大幅に改善された。これに
関しては、G.ダス他（G.Das et al）による“反
応性イオン・エツチング・トレンチによつて生じ
る欠陥の除去（Elimination of Reactive
IonEtching Trench Induced Defects）”、IBM
テクニカル・デイスクロージヤ・ブレテン、
Vol.23，No.12，5344ページ、1981年５月なる記
事、および本願出願人に譲渡されたJ.A.ボンダ他
（J.A.Bondur et al）に対する米国特許第
4104086号を参照されたい。
で充填することが、ROIマスクに酸化物−チツ化
物複合体以外の材料を使用し、湿式エツチングの
代りに乾式反応性イオン・エツチング（RIE）手
法を使用して溝をエツチングし、かつ酸化物以外
の誘電体材料で溝を充填してデバイスの分離を形
成することによつて、大幅に改善された。これに
関しては、G.ダス他（G.Das et al）による“反
応性イオン・エツチング・トレンチによつて生じ
る欠陥の除去（Elimination of Reactive
IonEtching Trench Induced Defects）”、IBM
テクニカル・デイスクロージヤ・ブレテン、
Vol.23，No.12，5344ページ、1981年５月なる記
事、および本願出願人に譲渡されたJ.A.ボンダ他
（J.A.Bondur et al）に対する米国特許第
4104086号を参照されたい。
上記のROI処理に伴う重大な問題のひとつは、
「バーズ・ビーク」というものである。「バーズ・
ビーク」とは溝の頂部周縁に形成された二酸化シ
リコンを指すものであり、チツ化シリコン層の下
で酸化が横方向に行われることによつて生じるも
のである。特定の厚さのシリコンを酸化するのに
は、拡張するためのほぼ同じ量の自由空間が必要
であり、またチツ化物が無制限な拡張を制限する
から、結果として溝の縁部でチツ化シリコンが上
方へ押上げられることになる。バーズ・ビークに
はバーズ・ヘツドが伴つているが、これはチツ化
シリコン・マスクに隣接した厚い酸化物層の縁部
に形成された、高さ400−500nm程度の望ましく
ない***である。バーズ・ヘツドおよびバーズ・
ネツク現像の裏付けとなる理論をより完全に理解
するには、J.A.アツペル他（J.A.Appel et al）
に対する米国特許第3900350号を参照されたい。
バーズ・ネツクには、ROIマスクの除去の際に、
ROIの平坦な表面部分を過剰にエツチングするこ
とによつて生じる極めて急勾配のバーズ・ネツク
が伴う場合もある。
「バーズ・ビーク」というものである。「バーズ・
ビーク」とは溝の頂部周縁に形成された二酸化シ
リコンを指すものであり、チツ化シリコン層の下
で酸化が横方向に行われることによつて生じるも
のである。特定の厚さのシリコンを酸化するのに
は、拡張するためのほぼ同じ量の自由空間が必要
であり、またチツ化物が無制限な拡張を制限する
から、結果として溝の縁部でチツ化シリコンが上
方へ押上げられることになる。バーズ・ビークに
はバーズ・ヘツドが伴つているが、これはチツ化
シリコン・マスクに隣接した厚い酸化物層の縁部
に形成された、高さ400−500nm程度の望ましく
ない***である。バーズ・ヘツドおよびバーズ・
ネツク現像の裏付けとなる理論をより完全に理解
するには、J.A.アツペル他（J.A.Appel et al）
に対する米国特許第3900350号を参照されたい。
バーズ・ネツクには、ROIマスクの除去の際に、
ROIの平坦な表面部分を過剰にエツチングするこ
とによつて生じる極めて急勾配のバーズ・ネツク
が伴う場合もある。
バーズ・ヘツドやバーズ・ビークが存在する
と、不利益が生じることもある。バーズ・ビーク
によつてデバイスの能動領域が減少し、分離領域
が増加する。これが不利なのは、チツプの実領
域、特に超大規模集積回路（VLSI）における実
領域が重要だからである。バーズ・ビークによ
り、得られるROI構造体の頂面がシリコンの頂面
とほぼ同一面をなすことがなくなる。結果とし
て、ROI領域に形成される電極の相互接続が破壊
されたり、分離したりしやすくなる。非平坦性の
他の欠点は表面の微細構成のコーナー部および縁
部に対する金属ランドによる被覆が不完全とな
り、集積回路の信頼性の欠如をもたらすことであ
る。さらに、他の欠点は非平坦表面が、高性能の
VLSI回路で必要とされる多重レベルの導電性パ
ーソナライゼーシヨンに対して導電性でなくなる
ことである。極めて急勾配なバーズ・ネツクの直
接の結果であり、かつC.G.ジヤムボツカ他（C.G.
Jambotkar et al）の“ポリシリコン・レールの
形成の阻止（Preventing Formation of
Polysilicon Rails）”、IBMテクニカル・デイス
クロージヤ・ブレテン、Vol.25，No.12，6606−
6609ページ、1983年５月という記事で詳細に論じ
られている。さらに他の問題は、非平坦面上にポ
リシリコン層を形成し、バイポーラ・トランジス
タのポリシリコンのベース接点またはエミツタ接
点、あるいはこれら両者に対してRIEによつてエ
ツチングを行つたのち、ポリシリコン・レールが
形成されることである。ポリシリコン・レールは
隣接するデバイスを電気的に短絡させ、ROIの利
点を損なうおそれがある。
と、不利益が生じることもある。バーズ・ビーク
によつてデバイスの能動領域が減少し、分離領域
が増加する。これが不利なのは、チツプの実領
域、特に超大規模集積回路（VLSI）における実
領域が重要だからである。バーズ・ビークによ
り、得られるROI構造体の頂面がシリコンの頂面
とほぼ同一面をなすことがなくなる。結果とし
て、ROI領域に形成される電極の相互接続が破壊
されたり、分離したりしやすくなる。非平坦性の
他の欠点は表面の微細構成のコーナー部および縁
部に対する金属ランドによる被覆が不完全とな
り、集積回路の信頼性の欠如をもたらすことであ
る。さらに、他の欠点は非平坦表面が、高性能の
VLSI回路で必要とされる多重レベルの導電性パ
ーソナライゼーシヨンに対して導電性でなくなる
ことである。極めて急勾配なバーズ・ネツクの直
接の結果であり、かつC.G.ジヤムボツカ他（C.G.
Jambotkar et al）の“ポリシリコン・レールの
形成の阻止（Preventing Formation of
Polysilicon Rails）”、IBMテクニカル・デイス
クロージヤ・ブレテン、Vol.25，No.12，6606−
6609ページ、1983年５月という記事で詳細に論じ
られている。さらに他の問題は、非平坦面上にポ
リシリコン層を形成し、バイポーラ・トランジス
タのポリシリコンのベース接点またはエミツタ接
点、あるいはこれら両者に対してRIEによつてエ
ツチングを行つたのち、ポリシリコン・レールが
形成されることである。ポリシリコン・レールは
隣接するデバイスを電気的に短絡させ、ROIの利
点を損なうおそれがある。
上記したところは、バーズ・ビークおよびバー
ズ・ネツクに関連した多数の欠点の代表的なもの
である。それ故、ROIに関連したバーズ・ビーク
およびバーズ・ネツクを削減または除去すること
が望ましいのは、明らかである。バーズ・ヘツド
を削減することは一般に、バーズ・ネツクの勾配
のある程度の削減をもたらす。
ズ・ネツクに関連した多数の欠点の代表的なもの
である。それ故、ROIに関連したバーズ・ビーク
およびバーズ・ネツクを削減または除去すること
が望ましいのは、明らかである。バーズ・ヘツド
を削減することは一般に、バーズ・ネツクの勾配
のある程度の削減をもたらす。
バーズ・ビークおよびバーズ・ヘツドの問題を
削減する試みが、従来技術においてなされてい
る。たとえば、上記のJ.A.アツペル他に対する米
国特許は、バーズ・ビークの問題を克服するため
の方法を記載している。この特許はチツ化シリコ
ンのマスキング層と単結晶のシリコン本体の間の
二酸化シリコン層を、多結晶シリコンの層に置換
することを示唆している。該特許は単結晶シリコ
ンの酸化がポリシリコンの酸化とは異なり、顕著
でないことを記載している。しかしながら、酸化
物とチツ化物との間のバツフアされた層として、
ポリシリコンを導入することによつて、バーズ・
ビークは大幅に削減される。このポリシリコン層
が、シリコンに直接適用した場合にチツ化シリコ
ンによつて惹起される機械的応力を低下させるこ
とも判明した。
削減する試みが、従来技術においてなされてい
る。たとえば、上記のJ.A.アツペル他に対する米
国特許は、バーズ・ビークの問題を克服するため
の方法を記載している。この特許はチツ化シリコ
ンのマスキング層と単結晶のシリコン本体の間の
二酸化シリコン層を、多結晶シリコンの層に置換
することを示唆している。該特許は単結晶シリコ
ンの酸化がポリシリコンの酸化とは異なり、顕著
でないことを記載している。しかしながら、酸化
物とチツ化物との間のバツフアされた層として、
ポリシリコンを導入することによつて、バーズ・
ビークは大幅に削減される。このポリシリコン層
が、シリコンに直接適用した場合にチツ化シリコ
ンによつて惹起される機械的応力を低下させるこ
とも判明した。
R.C.バーシユニイ（R.C.Varshney）に対する
米国特許第4272308号は、酸化物−チツ化物の二
重マスクに、その側壁も含めて、第二のチツ化物
層を付着してから、熱酸化を行うことを開示して
いる。第二のチツ化物は露出したシリコンの熱酸
化の際に第一チツ化物の下の横方向酸化を遮蔽
し、これによつてバーズ・ネツクを削減するのに
役立つ。P.A.クロスリイ（P.A.Crossley）に対す
る米国特許第4170500号はまずシリコン基板上に、
二重酸化物−チツ化物マスクを形成するとことに
よつて絶縁層分離を形成する方法を記載してい
る。次いで、チツ化物層上の、デバイスの分離が
必要な個所に対応した領域にポリシリコンを形成
する。次に、ポリシリコンを完全に酸化し、その
後露出した酸化物−チツ化物の二重マスクをエツ
チ・オフし、バーズ・ビーク／ヘツドのない絶縁
層分離として機能する酸化物−チツ化物−酸化物
のスタツクを残す。
米国特許第4272308号は、酸化物−チツ化物の二
重マスクに、その側壁も含めて、第二のチツ化物
層を付着してから、熱酸化を行うことを開示して
いる。第二のチツ化物は露出したシリコンの熱酸
化の際に第一チツ化物の下の横方向酸化を遮蔽
し、これによつてバーズ・ネツクを削減するのに
役立つ。P.A.クロスリイ（P.A.Crossley）に対す
る米国特許第4170500号はまずシリコン基板上に、
二重酸化物−チツ化物マスクを形成するとことに
よつて絶縁層分離を形成する方法を記載してい
る。次いで、チツ化物層上の、デバイスの分離が
必要な個所に対応した領域にポリシリコンを形成
する。次に、ポリシリコンを完全に酸化し、その
後露出した酸化物−チツ化物の二重マスクをエツ
チ・オフし、バーズ・ビーク／ヘツドのない絶縁
層分離として機能する酸化物−チツ化物−酸化物
のスタツクを残す。
欧州特許出願第82106651.1号（公告番号０
071 203号）はバーズ・ヘツドを削減する方法を
開示している。この方法においては、酸化物−チ
ツ化物の二重層の酸化物パツドを酸化チツ化シリ
コン（SiOzNy）層に置換する。酸化チツ化シリ
コンは熱酸化ステツプの際の急速な酸化に対する
バリヤとして働き、これによつてバーズ・ネツク
を削減する。
071 203号）はバーズ・ヘツドを削減する方法を
開示している。この方法においては、酸化物−チ
ツ化物の二重層の酸化物パツドを酸化チツ化シリ
コン（SiOzNy）層に置換する。酸化チツ化シリ
コンは熱酸化ステツプの際の急速な酸化に対する
バリヤとして働き、これによつてバーズ・ネツク
を削減する。
B.M.ケムレージ他の“酸チツ化／ポリシリコ
ン・マスクを使用した、酸化物分離の製造
（Fablication of Oxide Isolation Using an
Oxynitride／Polysiliconn Mask）”、IBMテクニ
カル・デイスクロージヤ・ブレテン、Vol.24，
No.9，1982年２月、4756ページ、という記事は、
酸チツ化物／ポリシリコン・スタツク・マスクを
提案している。酸チツ化物は有効な酸化マスクと
して働くと同時に、シリコンに対して熱酸化の際
にチツ化物がおよぼすものよりも少ない応力をも
たらす。ポリシリコンは酸チツ化物の下での酸化
を阻止するバリヤとして働き、これによつてバー
ズ・ビークおよび過剰なバーズ・ヘツドを除去す
る。
ン・マスクを使用した、酸化物分離の製造
（Fablication of Oxide Isolation Using an
Oxynitride／Polysiliconn Mask）”、IBMテクニ
カル・デイスクロージヤ・ブレテン、Vol.24，
No.9，1982年２月、4756ページ、という記事は、
酸チツ化物／ポリシリコン・スタツク・マスクを
提案している。酸チツ化物は有効な酸化マスクと
して働くと同時に、シリコンに対して熱酸化の際
にチツ化物がおよぼすものよりも少ない応力をも
たらす。ポリシリコンは酸チツ化物の下での酸化
を阻止するバリヤとして働き、これによつてバー
ズ・ビークおよび過剰なバーズ・ヘツドを除去す
る。
D.W.オーモンド（D.W.Ormond）の“高圧蒸
気を利用した、シリコンの誘電的に分離された領
域を製造する方法（Method of Manufacturing
Dielectrically Isolated Region of Silicon
Utilizing High Pressure Steam）”、IBMテクニ
カル・デイスクロージヤ・ブレテン、Vol.23，
No.8，1981年１月、pp3694−3697、という記事
は、ROIを形成するためのシリコンの高圧酸化に
関連して、ROIマスクのパツド酸化物とチツ化物
層との間に挟まれたポリシリコン層を使用するこ
とを開示している。ポリシリコンが高圧酸化の際
にチツ化物が生じた高い応力を削減し、かつバー
ズ・ビークを削減すると思われる。
気を利用した、シリコンの誘電的に分離された領
域を製造する方法（Method of Manufacturing
Dielectrically Isolated Region of Silicon
Utilizing High Pressure Steam）”、IBMテクニ
カル・デイスクロージヤ・ブレテン、Vol.23，
No.8，1981年１月、pp3694−3697、という記事
は、ROIを形成するためのシリコンの高圧酸化に
関連して、ROIマスクのパツド酸化物とチツ化物
層との間に挟まれたポリシリコン層を使用するこ
とを開示している。ポリシリコンが高圧酸化の際
にチツ化物が生じた高い応力を削減し、かつバー
ズ・ビークを削減すると思われる。
上記の従来技術で例示されているバーズ・ビー
クおよびバーズ・ネツクを抑制する改善案にかか
わらず、さらに改善をする必要があるのは、これ
らの従来技術の試みが基本的には不十分なものだ
からである。不十分な点は従来技術の試みが、問
題点を完全に解決しないものであつたり、あるい
はROIマスクの下のシリコン表面の欠陥などの付
加的な問題をもたらしたり、多量生産環境にこれ
らの方法を実施する際の難度を増加させたりする
からであるが、最後の問題は処理方法に制御性が
欠けていることによるものである。
クおよびバーズ・ネツクを抑制する改善案にかか
わらず、さらに改善をする必要があるのは、これ
らの従来技術の試みが基本的には不十分なものだ
からである。不十分な点は従来技術の試みが、問
題点を完全に解決しないものであつたり、あるい
はROIマスクの下のシリコン表面の欠陥などの付
加的な問題をもたらしたり、多量生産環境にこれ
らの方法を実施する際の難度を増加させたりする
からであるが、最後の問題は処理方法に制御性が
欠けていることによるものである。
ここで、本願の出願人に譲渡された、K.A.フ
アブリシウス他（K.A.Fabricius et al）に対す
る米国特許第4508757号を参照すると、これには
バーズ・ネツクを削減する方法が開示されてい
る。関連部分については、第１図を参照すれば理
解できるフアブリシウス他の方法によれば、ビー
クの形成が削減されたROIが、頂面上にＮ型のエ
ピタキシヤル層１１を有するＰ型の単結晶シリコ
ン本体から得られる。酸化シリコン１２、ポリシ
リコン１３およびチツ化シリコン１４の層状態構
造体が、この順序でエピタキシヤル層１１の上に
形成される。酸化物層１２の厚さは約２−10nm
であり、ポリシリコン１３は約５−500nm、チツ
化物１４は約10−500nmである。層１２−１３−
１４は次いで公知のリソグラフイおよびRIEによ
つてパターン化され、本体１０内に酸化物分離パ
ターンを形成することを希望する、構造体中の領
域に開口を形成する。次いで、好ましくは層１２
−１３−１４内に開口を画定するのに利用した
RIE処理を継続することによつて、エピタキシヤ
ル層１１に溝を形成する。結果として得られる構
造体に対してここで、高温酸化処理を行つてROI
領域１５を形成する。次いで、高温のリン酸浸漬
エツチング溶液によつて、チツ化物１４を除去す
る。次に、ポリシリコン１３を完全にエツチング
して除去するか、あるいは部分的なエツチングを
行い、その後残つたポリシリコンを酸化物１２上
で酸化物層（図示せず）に変換する。
アブリシウス他（K.A.Fabricius et al）に対す
る米国特許第4508757号を参照すると、これには
バーズ・ネツクを削減する方法が開示されてい
る。関連部分については、第１図を参照すれば理
解できるフアブリシウス他の方法によれば、ビー
クの形成が削減されたROIが、頂面上にＮ型のエ
ピタキシヤル層１１を有するＰ型の単結晶シリコ
ン本体から得られる。酸化シリコン１２、ポリシ
リコン１３およびチツ化シリコン１４の層状態構
造体が、この順序でエピタキシヤル層１１の上に
形成される。酸化物層１２の厚さは約２−10nm
であり、ポリシリコン１３は約５−500nm、チツ
化物１４は約10−500nmである。層１２−１３−
１４は次いで公知のリソグラフイおよびRIEによ
つてパターン化され、本体１０内に酸化物分離パ
ターンを形成することを希望する、構造体中の領
域に開口を形成する。次いで、好ましくは層１２
−１３−１４内に開口を画定するのに利用した
RIE処理を継続することによつて、エピタキシヤ
ル層１１に溝を形成する。結果として得られる構
造体に対してここで、高温酸化処理を行つてROI
領域１５を形成する。次いで、高温のリン酸浸漬
エツチング溶液によつて、チツ化物１４を除去す
る。次に、ポリシリコン１３を完全にエツチング
して除去するか、あるいは部分的なエツチングを
行い、その後残つたポリシリコンを酸化物１２上
で酸化物層（図示せず）に変換する。
フアブリシウス他の方法はビークの長さ16や、
バーズ・ヘツドすなわち頂部の高さ17を大幅に削
減するものであるが、困難な工程管理を行つて、
上述したポリシリコン・レールの問題に特につな
がるかなり尖つたバーズ・ヘツドや急勾配のバー
ズ・ネツク１８が生じないようにしなければなら
ない。この望ましくない急勾配のネツク１８が生
じる原因は、チツ化物１４を付着する最初の段階
で、ポリシリコン１３の頂部に薄い酸チツ化シリ
コンの層（図示せず）が形成されることにある。
酸化チツ化物自体はROI１５の形成後に、容易に
除去できるものではなく、細くしたがつて急勾配
のバーズ・ネツクを形成させる。また、酸チツ化
物はポリシリコン１３を酸化物層に変換する最終
的な処理ステツプにおいて、ポリシリコン１３の
酸化を妨げる。
バーズ・ヘツドすなわち頂部の高さ17を大幅に削
減するものであるが、困難な工程管理を行つて、
上述したポリシリコン・レールの問題に特につな
がるかなり尖つたバーズ・ヘツドや急勾配のバー
ズ・ネツク１８が生じないようにしなければなら
ない。この望ましくない急勾配のネツク１８が生
じる原因は、チツ化物１４を付着する最初の段階
で、ポリシリコン１３の頂部に薄い酸チツ化シリ
コンの層（図示せず）が形成されることにある。
酸化チツ化物自体はROI１５の形成後に、容易に
除去できるものではなく、細くしたがつて急勾配
のバーズ・ネツクを形成させる。また、酸チツ化
物はポリシリコン１３を酸化物層に変換する最終
的な処理ステツプにおいて、ポリシリコン１３の
酸化を妨げる。
Ｃ 発明が解決しようとする問題点
本発明の目的は、バーズ・ビークやバーズ・ネ
ツクの少ないROI領域を形成する方法を提供する
ことである。
ツクの少ないROI領域を形成する方法を提供する
ことである。
本発明の目的は、バーズ・ネツクの勾配の少な
いROI領域を形成するための制御可能な方法を提
供することである。
いROI領域を形成するための制御可能な方法を提
供することである。
上記の目的、および関連した目的ならびに利点
は、新規なROIマスクおよびエツチング・ステツ
プの新規な組合せによつて達成されるものであ
る。
は、新規なROIマスクおよびエツチング・ステツ
プの新規な組合せによつて達成されるものであ
る。
Ｄ 問題点を解決するための手段
本発明によれば、バーズ・ネツクの勾配が大幅
に削除されたROI領域を有する。単結晶集積回路
を作製する方法が得られる。単結晶シリコンを出
発物質として、この上に第１の二酸化シリコン、
多結晶シリコン、第２の二酸化シリコンおよびチ
ツ化シリコンがこの順序で重ねられた層状構造体
が形成される。多結晶シリコンとチツ化物の間に
第二の酸化物の層を設けることによつて、多結晶
シリコン上にはがれにくい酸チツ化シリコンのフ
イルムが形成されることが排除されるが、このフ
イルムは第二の酸化物層を設けれなければ、チツ
化物を形成する最初の段階で形成されるものであ
る。次いで層をパターン化し、シリコン本体内に
酸化物分離パターンを形成することを希望する領
域に対応する、構造体の部分に開口を形成する。
完全な埋込酸化物分離を形成するため、最初に露
出したシリコンをRIEによつて第一の深さまでエ
ツチングして、ほぼ垂直な壁部を有するトレンチ
を得る。シリコンの本体に対して次いで、湿式化
学エツチングを行つて、トレンチを第二の深さま
で延ばし、延長部分に内側に傾斜した壁部を得
る。次いで、希望する酸化物分離パターンがシリ
コン本体の希望する深さへ侵入するまで、露出し
た本体を熱酸化する。これにより、層状構造体は
容易に、しかも制御可能に除去され、バーズ・ネ
ツクの勾配の少ない、ROIが画定した領域が得ら
れる。層状構造体の容易で、制御可能が除去が容
易なのは、構造体中に酸チツ化シリコンが存在し
ないからである。ROI領域が層状構造体の除去中
に過剰にエツチングされることがないので、バー
ズ・ネツクの勾配が少なくなる。
に削除されたROI領域を有する。単結晶集積回路
を作製する方法が得られる。単結晶シリコンを出
発物質として、この上に第１の二酸化シリコン、
多結晶シリコン、第２の二酸化シリコンおよびチ
ツ化シリコンがこの順序で重ねられた層状構造体
が形成される。多結晶シリコンとチツ化物の間に
第二の酸化物の層を設けることによつて、多結晶
シリコン上にはがれにくい酸チツ化シリコンのフ
イルムが形成されることが排除されるが、このフ
イルムは第二の酸化物層を設けれなければ、チツ
化物を形成する最初の段階で形成されるものであ
る。次いで層をパターン化し、シリコン本体内に
酸化物分離パターンを形成することを希望する領
域に対応する、構造体の部分に開口を形成する。
完全な埋込酸化物分離を形成するため、最初に露
出したシリコンをRIEによつて第一の深さまでエ
ツチングして、ほぼ垂直な壁部を有するトレンチ
を得る。シリコンの本体に対して次いで、湿式化
学エツチングを行つて、トレンチを第二の深さま
で延ばし、延長部分に内側に傾斜した壁部を得
る。次いで、希望する酸化物分離パターンがシリ
コン本体の希望する深さへ侵入するまで、露出し
た本体を熱酸化する。これにより、層状構造体は
容易に、しかも制御可能に除去され、バーズ・ネ
ツクの勾配の少ない、ROIが画定した領域が得ら
れる。層状構造体の容易で、制御可能が除去が容
易なのは、構造体中に酸チツ化シリコンが存在し
ないからである。ROI領域が層状構造体の除去中
に過剰にエツチングされることがないので、バー
ズ・ネツクの勾配が少なくなる。
Ｅ 実施例
第２図−第４図には、本方法を利用したROI構
造の処理ステツプが示されている。第２図を参照
すると、本方法は多結晶シリコンのＰ型基板２０
であつて、その上にＮ型のエピタキシヤル層２１
を成長させたものから開始される。基板２０は典
型的な場合、約10−20Ω・cmの抵抗を有する、結
晶軸配向が＜100＞のシリコン・ウエハである。
エピタキシヤル層２１の成長工程は約100℃ない
し1200℃の温度でSiC4／H2またはSiH4ガスを
使用するような周知の手法によるものである。集
積度の高いVLSIタイプの回路に対するエピタキ
シヤル層２１の厚さは、約2000nm以下程度であ
る。
造の処理ステツプが示されている。第２図を参照
すると、本方法は多結晶シリコンのＰ型基板２０
であつて、その上にＮ型のエピタキシヤル層２１
を成長させたものから開始される。基板２０は典
型的な場合、約10−20Ω・cmの抵抗を有する、結
晶軸配向が＜100＞のシリコン・ウエハである。
エピタキシヤル層２１の成長工程は約100℃ない
し1200℃の温度でSiC4／H2またはSiH4ガスを
使用するような周知の手法によるものである。集
積度の高いVLSIタイプの回路に対するエピタキ
シヤル層２１の厚さは、約2000nm以下程度であ
る。
次の一連の処理ステツプによつて、ROIパター
ンを形成する、酸化処理のためのマスキング・パ
ターンを形成する。ROIマスク構造は単結晶シリ
コン本体２０，２１上に、二酸化シリコン２２、
多結晶シリコン２３、二酸化シリコン２４および
チツ化シリコン２５をこの順序で形成した層で形
成される。二酸化シリコン２２を厚さが約5nmと
10nmの間の高温の二酸化シリコン層で構成する
ことが好ましい。二酸化シリコン層２２は典型的
な場合、乾燥酸素雰囲気中で約700℃と900℃の間
の温度で、成長させられる。この酸化の際の好ま
しい温度は、約800℃である。多結晶シリコン２
３の厚さは、約30−80nmの範囲である。多結晶
シリコン層２３は約550℃ないし800℃の範囲の一
定温度で、化学蒸着によつて付着させられる。好
ましいポリシリコンの付着温度は、約625℃であ
る。この付着の反応物質は、水着やチツ素に混合
したシランである。
ンを形成する、酸化処理のためのマスキング・パ
ターンを形成する。ROIマスク構造は単結晶シリ
コン本体２０，２１上に、二酸化シリコン２２、
多結晶シリコン２３、二酸化シリコン２４および
チツ化シリコン２５をこの順序で形成した層で形
成される。二酸化シリコン２２を厚さが約5nmと
10nmの間の高温の二酸化シリコン層で構成する
ことが好ましい。二酸化シリコン層２２は典型的
な場合、乾燥酸素雰囲気中で約700℃と900℃の間
の温度で、成長させられる。この酸化の際の好ま
しい温度は、約800℃である。多結晶シリコン２
３の厚さは、約30−80nmの範囲である。多結晶
シリコン層２３は約550℃ないし800℃の範囲の一
定温度で、化学蒸着によつて付着させられる。好
ましいポリシリコンの付着温度は、約625℃であ
る。この付着の反応物質は、水着やチツ素に混合
したシランである。
第二の二酸化シリコン層２４の厚さは比較的薄
く、典型的な場合、３−7nmの範囲であり、好ま
しい厚さは約5nmである。酸化物２４はポリシリ
コン２３の上面を、乾燥酸素雰囲気中で約800℃
ないし1000℃の範囲の温度にて、熱酸化すること
によつて得られる。代替方法として、二酸化シリ
コン層２４を公知の手法を用いる化学蒸着によつ
て形成してもかまわない。
く、典型的な場合、３−7nmの範囲であり、好ま
しい厚さは約5nmである。酸化物２４はポリシリ
コン２３の上面を、乾燥酸素雰囲気中で約800℃
ないし1000℃の範囲の温度にて、熱酸化すること
によつて得られる。代替方法として、二酸化シリ
コン層２４を公知の手法を用いる化学蒸着によつ
て形成してもかまわない。
チツ化シリコン２５は典型的な場合、厚さが約
30−70nmの範囲のものであり、好ましくは約
50nmのものである。これは、たとえば約700℃な
いし1200℃の範囲の温度で、低圧化学蒸着を行う
ことによつて、付着される。この付着の際の反応
物質は、チツ素などのキヤリヤ・ガスを含有、ま
たは含有しないSiH4，SiCH3，SiC2H2，SiC
3ＨまたはSiC4などのシリコン含有ガスおよ
びアンモニアである。
30−70nmの範囲のものであり、好ましくは約
50nmのものである。これは、たとえば約700℃な
いし1200℃の範囲の温度で、低圧化学蒸着を行う
ことによつて、付着される。この付着の際の反応
物質は、チツ素などのキヤリヤ・ガスを含有、ま
たは含有しないSiH4，SiCH3，SiC2H2，SiC
3ＨまたはSiC4などのシリコン含有ガスおよ
びアンモニアである。
多結晶シリコン２３とチツ化シリコン２５の間
に挟まれた薄い二酸化シリコン層２４は、重要な
機能を果たすものであり、本発明において欠かせ
ないものである。この層は多結晶シリコン層２３
の頂面のチツ化、ならびにその結果として生じる
その後のチツ化シリコン２５の付着の際の酸チツ
化シリコン層（図示せず）の形成を防止するもの
である。酸化チツ化シリコンを形成するのが不利
なのは、これがROI製造工程をまつたく制御不能
なものとしてしまうからである。制御が不能なこ
とは、酸化チツ化シリコンの厚さ、均一性および
等質性に関連した不確定性によつて生じるもので
あり、酸チツ化シリコンはROIマスクの除去の際
に埋込酸化物分離の過剰なエツチングをもたら
し、従来の湿式エツチング液に対する酸チツ化シ
リコンの扱いにくい性質により、ROI領域の薄
化、およびバーズ・ネツクの勾配の望ましからざ
る増加をもたらす。
に挟まれた薄い二酸化シリコン層２４は、重要な
機能を果たすものであり、本発明において欠かせ
ないものである。この層は多結晶シリコン層２３
の頂面のチツ化、ならびにその結果として生じる
その後のチツ化シリコン２５の付着の際の酸チツ
化シリコン層（図示せず）の形成を防止するもの
である。酸化チツ化シリコンを形成するのが不利
なのは、これがROI製造工程をまつたく制御不能
なものとしてしまうからである。制御が不能なこ
とは、酸化チツ化シリコンの厚さ、均一性および
等質性に関連した不確定性によつて生じるもので
あり、酸チツ化シリコンはROIマスクの除去の際
に埋込酸化物分離の過剰なエツチングをもたら
し、従来の湿式エツチング液に対する酸チツ化シ
リコンの扱いにくい性質により、ROI領域の薄
化、およびバーズ・ネツクの勾配の望ましからざ
る増加をもたらす。
層２２，２３，２４および２５をここでパター
ン化し、埋込酸化物分離を形成するためのマス
ク・パターンを形成しなければならない。パター
ン化は公知のリソグラフイおよびエツチング手法
によつて行われる。フオトレジスト層（図示せ
ず）を４層構造の頂部のチツ化シリコン層２５上
に付着させる。レジストは公知のフオトリソグラ
フイ手法を用いて露出され、その内部の開口を希
望するパターンにして現像される。次いで、レジ
スト・マスクを利用して、まずチツ化シリコン層
２５を、次に二酸化シリコン薄層２４、多結晶シ
リコン層２３を、最後に二酸化シリコン層２２
を、図示のように、微結晶シリコン・エピタキシ
ヤル層２１までエツチングする。次いで、残余の
レジスト層を除去して、第２図に示す構造を得
る。
ン化し、埋込酸化物分離を形成するためのマス
ク・パターンを形成しなければならない。パター
ン化は公知のリソグラフイおよびエツチング手法
によつて行われる。フオトレジスト層（図示せ
ず）を４層構造の頂部のチツ化シリコン層２５上
に付着させる。レジストは公知のフオトリソグラ
フイ手法を用いて露出され、その内部の開口を希
望するパターンにして現像される。次いで、レジ
スト・マスクを利用して、まずチツ化シリコン層
２５を、次に二酸化シリコン薄層２４、多結晶シ
リコン層２３を、最後に二酸化シリコン層２２
を、図示のように、微結晶シリコン・エピタキシ
ヤル層２１までエツチングする。次いで、残余の
レジスト層を除去して、第２図に示す構造を得
る。
次に、第３図において、４層構造２２−２３−
２４−２５をマスクとして使用して、エピタキシ
ヤル微結晶シリコン層２１の露出部分に対して異
方性RIEを行い、トレンチないし溝部分を層２１
にエツチングする。好ましい方法は四フツ化炭素
などのフツ素化ガス中で反応性イオン・エツチン
グを継続することであるが、フツ素化ガスはチツ
化シリコン層２５、酸化物薄層２４、多結晶シリ
コン２３および二酸化シリコン層２２をエツチン
グするのに使用される。シリコン２１のRIEは数
字26で示す深さになるまで継続される。トレンチ
の深さ26はシリコン層２１中のトレンチの希望す
る最終深さによつて決定されるものであり、この
深さは次いで成長させることを希望する二酸化シ
リコン分離の厚さ、および隣接するシリコン構造
との希望する平坦度によつて決定される。最終的
なトレンチ深さが400nmの場合、深さ26は約200
−300nmである。換言すれば、単結晶シリコン層
２１がその内部のトレンチの目的とする深さの約
50−70％までエツチングされるまで、RIEステツ
プは続けられる。部分的に画定されたトレンチは
第２図に示すように、ほぼ垂直な壁部２７および
ほぼ水平な床部（図示せず）を有することにな
る。
２４−２５をマスクとして使用して、エピタキシ
ヤル微結晶シリコン層２１の露出部分に対して異
方性RIEを行い、トレンチないし溝部分を層２１
にエツチングする。好ましい方法は四フツ化炭素
などのフツ素化ガス中で反応性イオン・エツチン
グを継続することであるが、フツ素化ガスはチツ
化シリコン層２５、酸化物薄層２４、多結晶シリ
コン２３および二酸化シリコン層２２をエツチン
グするのに使用される。シリコン２１のRIEは数
字26で示す深さになるまで継続される。トレンチ
の深さ26はシリコン層２１中のトレンチの希望す
る最終深さによつて決定されるものであり、この
深さは次いで成長させることを希望する二酸化シ
リコン分離の厚さ、および隣接するシリコン構造
との希望する平坦度によつて決定される。最終的
なトレンチ深さが400nmの場合、深さ26は約200
−300nmである。換言すれば、単結晶シリコン層
２１がその内部のトレンチの目的とする深さの約
50−70％までエツチングされるまで、RIEステツ
プは続けられる。部分的に画定されたトレンチは
第２図に示すように、ほぼ垂直な壁部２７および
ほぼ水平な床部（図示せず）を有することにな
る。
トレンチの大部分をエツチングするRIEステツ
プの後、湿式化学エツチングを利用して、トレン
チのエツチングを完全に行うだけではなく、第３
図に示すように、内方に傾斜した壁部２８を有す
るトレンチの底部をも形成する。傾斜側部を有す
るトレンチの底部の深さを、数字29で示す。典型
的な場合、傾斜側部の垂直面に対する傾斜角度
は、約40°−50°である。正確な傾斜角度はトレン
チのRIEステツプの完了時の垂直度に対するトレ
ンチ壁２７から派生する角度によつて決定され
る。壁部２７が垂直の場合、傾斜壁２８の傾斜角
度は、垂直面に対して約45°となる。これらの傾
斜壁をもたらす化学エツチング液の一例は、ピロ
カテコールである。他の湿式エツチング液は三酸
化クロム、フツ化水素および脱イオン水の混合物
である。このように形成されたトレンチないし溝
３０は典型的な場合、単結晶シリコン本体２０の
頂部まで延びている。
プの後、湿式化学エツチングを利用して、トレン
チのエツチングを完全に行うだけではなく、第３
図に示すように、内方に傾斜した壁部２８を有す
るトレンチの底部をも形成する。傾斜側部を有す
るトレンチの底部の深さを、数字29で示す。典型
的な場合、傾斜側部の垂直面に対する傾斜角度
は、約40°−50°である。正確な傾斜角度はトレン
チのRIEステツプの完了時の垂直度に対するトレ
ンチ壁２７から派生する角度によつて決定され
る。壁部２７が垂直の場合、傾斜壁２８の傾斜角
度は、垂直面に対して約45°となる。これらの傾
斜壁をもたらす化学エツチング液の一例は、ピロ
カテコールである。他の湿式エツチング液は三酸
化クロム、フツ化水素および脱イオン水の混合物
である。このように形成されたトレンチないし溝
３０は典型的な場合、単結晶シリコン本体２０の
頂部まで延びている。
得られた構造に対して酸化処理を施すが、これ
はたとえば、蒸気雰囲気を用いた傾斜炉中で本体
を約1000℃の温度まで加熱することによつて行わ
れる。この処理ステツプの結果を第４図に示す
が、この図には埋込酸化物分離領域が示されてい
る。酸化処理が二酸化シリコンの誘電領域３１の
形成時に溝３０の底部にあるシリコンを消費する
ものであるから、これらの領域３１はシリコン２
０の本体中に延びることになる。
はたとえば、蒸気雰囲気を用いた傾斜炉中で本体
を約1000℃の温度まで加熱することによつて行わ
れる。この処理ステツプの結果を第４図に示す
が、この図には埋込酸化物分離領域が示されてい
る。酸化処理が二酸化シリコンの誘電領域３１の
形成時に溝３０の底部にあるシリコンを消費する
ものであるから、これらの領域３１はシリコン２
０の本体中に延びることになる。
ROI領域３１を成長させる酸化処理ののち、４
層のマスク・スタツク２２−２３−２４−２５を
除去し、第４図に示す構造を得る。チツ化シリコ
ン層２５を、たとえばまず短時間７：１の緩衝フ
ツ化水素（BHF）溶液に浸漬し、次いで高湿の
リン酸中でエツチングすることによつて、除去す
る。二酸化シリコン薄層２４をBHFを使用して
除去する。次いで、ピロカテコールを使用して、
多結晶シリコン層２３を除去する。最後に、二酸
化シリコン層２２をBHFによつて除去する。代
替方法としては、酸化物層２２を構造の以降の処
理のために残しておいてもよい。酸化物層２２を
除去した場合には、露出したエピタキシヤル・シ
リコン２１の熱酸化によつて、該層上に酸化物の
新鮮な新しい層３２が成長することになる。
層のマスク・スタツク２２−２３−２４−２５を
除去し、第４図に示す構造を得る。チツ化シリコ
ン層２５を、たとえばまず短時間７：１の緩衝フ
ツ化水素（BHF）溶液に浸漬し、次いで高湿の
リン酸中でエツチングすることによつて、除去す
る。二酸化シリコン薄層２４をBHFを使用して
除去する。次いで、ピロカテコールを使用して、
多結晶シリコン層２３を除去する。最後に、二酸
化シリコン層２２をBHFによつて除去する。代
替方法としては、酸化物層２２を構造の以降の処
理のために残しておいてもよい。酸化物層２２を
除去した場合には、露出したエピタキシヤル・シ
リコン２１の熱酸化によつて、該層上に酸化物の
新鮮な新しい層３２が成長することになる。
第４図から明らかなとおり、本方法にしたがつ
て得られる埋込酸化物分離構造は、従来技術の方
法によつて得られた構造に比較して、バーズ・ヘ
ツド３３がほぼ平坦になされており、バーズ・ネ
ツク３４の勾配が大幅に減少した、最適な絶縁層
分離構造である。結果として得られる構造には、
エピタキシヤル層２１の欠陥問題がない。バー
ズ・ネツクの傾斜が大幅に減少しているので、
ROI構造にはポリシリコン・レールの問題がな
い。本方法が多結晶シリコン上での酸チツ化シリ
コンの形成を排除するのであるから、多量生産に
欠かせない制御可能性が与えられる。
て得られる埋込酸化物分離構造は、従来技術の方
法によつて得られた構造に比較して、バーズ・ヘ
ツド３３がほぼ平坦になされており、バーズ・ネ
ツク３４の勾配が大幅に減少した、最適な絶縁層
分離構造である。結果として得られる構造には、
エピタキシヤル層２１の欠陥問題がない。バー
ズ・ネツクの傾斜が大幅に減少しているので、
ROI構造にはポリシリコン・レールの問題がな
い。本方法が多結晶シリコン上での酸チツ化シリ
コンの形成を排除するのであるから、多量生産に
欠かせない制御可能性が与えられる。
それ故、本発明によれば、上記の目的および利
点を完全に満たす方法が与えられる。
点を完全に満たす方法が与えられる。
Ｆ 発明の結果
以上のように、本発明によれば、バーズ・ビー
クおよびバーズ・ヘツドが削除されたROI領域を
形成する方法、またはバーズ・ビークの勾配を低
減したROI領域が与えられる。
クおよびバーズ・ヘツドが削除されたROI領域を
形成する方法、またはバーズ・ビークの勾配を低
減したROI領域が与えられる。
第１図は、従来技術にしたがつて製造された半
導体構造の、ROI領域に得られた形状を、関連す
るバーズ・ヘツド、バーズ・ビークおよびバー
ズ・ネツクと共に示した断面図である。第２図〜
第４図は、バーズ・ネツクの勾配の少ないROI構
造を得るまでの本発明の処理ステツプを示す断面
図である。 ２０，２１……半導体シリコン基板、２２……
第１の二酸化シリコン層、２３……多結晶シリコ
ン層、２４……第２の二酸化シリコン層、２５…
…チツ化シリコン層、３１……埋込酸化物領域。
導体構造の、ROI領域に得られた形状を、関連す
るバーズ・ヘツド、バーズ・ビークおよびバー
ズ・ネツクと共に示した断面図である。第２図〜
第４図は、バーズ・ネツクの勾配の少ないROI構
造を得るまでの本発明の処理ステツプを示す断面
図である。 ２０，２１……半導体シリコン基板、２２……
第１の二酸化シリコン層、２３……多結晶シリコ
ン層、２４……第２の二酸化シリコン層、２５…
…チツ化シリコン層、３１……埋込酸化物領域。
Claims (1)
- 【特許請求の範囲】 １ シリコン基板中に、バーズ・ネツクの勾配の
小さい酸化物分離領域を形成する方法において、 (a) 半導体シリコン基板を用意する工程と、 (b) 上記シリコン基板上に、第１の二酸化シリコ
ン層、多結晶シリコン層、第２の二酸化シリコ
ン層、及び窒化シリコン層のマスク・スタツク
をこの順序で形成する工程と、 (c) 上記マスク・スタツクの、上記シリコン基板
内に酸化物絶縁パターンを形成することを所望
する領域に開口パターンを形成する工程と、 (d) 上記マスク・スタツクの開口によつて露出さ
れた上記シリコン基板を、異方性イオン・エツ
チングによつて、実質的に垂直な側壁をもつト
レンチが得られる第１の所望の深さまでエツチ
ングする工程と、 (e) 上記シリコン基板を、上記トレンチ内で内側
に傾斜した側壁が得られる第２の所望の深さま
で、化学的にエツチングする工程と、 (f) 酸化物絶縁領域を形成するように、上記トレ
ンチ中の露出された壁面を熱的に酸化する工程
を有する、 酸化物絶縁領域の形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US777800 | 1985-09-19 | ||
| US06/777,800 US4630356A (en) | 1985-09-19 | 1985-09-19 | Method of forming recessed oxide isolation with reduced steepness of the birds' neck |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6266647A JPS6266647A (ja) | 1987-03-26 |
| JPH0461494B2 true JPH0461494B2 (ja) | 1992-10-01 |
Family
ID=25111316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61168233A Granted JPS6266647A (ja) | 1985-09-19 | 1986-07-18 | 酸化物分離領域の形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4630356A (ja) |
| EP (1) | EP0215218B1 (ja) |
| JP (1) | JPS6266647A (ja) |
| CA (1) | CA1226681A (ja) |
| DE (1) | DE3672174D1 (ja) |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0250722A3 (de) * | 1986-07-04 | 1988-08-03 | Siemens Aktiengesellschaft | Verfahren zur Herstellung benachbarter, mit Dotierstoffionen unterschiedlichen Leitungstyps implantierter Wannen für hochintegrierte CMOS-Bauelemente |
| FR2634322A1 (fr) * | 1988-07-13 | 1990-01-19 | Thomson Csf | Module semi-conducteur actif hybride obtenu par reconfiguration physique de pastilles, interconnectees par films minces, et procede de fabrication correspondant |
| JP2775765B2 (ja) * | 1988-09-02 | 1998-07-16 | ソニー株式会社 | 半導体装置の製造法 |
| US5002898A (en) * | 1989-10-19 | 1991-03-26 | At&T Bell Laboratories | Integrated-circuit device isolation |
| US4994406A (en) * | 1989-11-03 | 1991-02-19 | Motorola Inc. | Method of fabricating semiconductor devices having deep and shallow isolation structures |
| US5298790A (en) * | 1990-04-03 | 1994-03-29 | International Business Machines Corporation | Reactive ion etching buffer mask |
| EP0450302A1 (en) * | 1990-04-03 | 1991-10-09 | International Business Machines Corporation | Method of reactive ion etching trenches |
| US5118384A (en) * | 1990-04-03 | 1992-06-02 | International Business Machines Corporation | Reactive ion etching buffer mask |
| US5039625A (en) * | 1990-04-27 | 1991-08-13 | Mcnc | Maximum areal density recessed oxide isolation (MADROX) process |
| US5192707A (en) * | 1991-07-31 | 1993-03-09 | Sgs-Thomson Microelectronics, Inc. | Method of forming isolated regions of oxide |
| US5190889A (en) * | 1991-12-09 | 1993-03-02 | Motorola, Inc. | Method of forming trench isolation structure with germanium silicate filling |
| US5254873A (en) * | 1991-12-09 | 1993-10-19 | Motorola, Inc. | Trench structure having a germanium silicate region |
| KR970008354B1 (ko) * | 1994-01-12 | 1997-05-23 | 엘지반도체 주식회사 | 선택적 식각방법 |
| KR0148602B1 (ko) * | 1994-11-23 | 1998-12-01 | 양승택 | 반도체 장치의 소자 격리방법 |
| US5747357A (en) * | 1995-09-27 | 1998-05-05 | Mosel Vitelic, Inc. | Modified poly-buffered isolation |
| US5861339A (en) * | 1995-10-27 | 1999-01-19 | Integrated Device Technology, Inc. | Recessed isolation with double oxidation |
| KR970053411A (ko) * | 1995-12-22 | 1997-07-31 | 김주용 | 반도체소자의 소자분리막 제조방법 |
| US6579777B1 (en) * | 1996-01-16 | 2003-06-17 | Cypress Semiconductor Corp. | Method of forming local oxidation with sloped silicon recess |
| US5756390A (en) * | 1996-02-27 | 1998-05-26 | Micron Technology, Inc. | Modified LOCOS process for sub-half-micron technology |
| JPH10199875A (ja) * | 1997-01-10 | 1998-07-31 | Nec Corp | 半導体装置の製造方法 |
| US6306727B1 (en) * | 1997-08-18 | 2001-10-23 | Micron Technology, Inc. | Advanced isolation process for large memory arrays |
| US6087241A (en) * | 1997-09-05 | 2000-07-11 | Microchip Technology Incorporated | Method of forming side dielectrically isolated semiconductor devices and MOS semiconductor devices fabricated by this method |
| US6749687B1 (en) * | 1998-01-09 | 2004-06-15 | Asm America, Inc. | In situ growth of oxide and silicon layers |
| US6146970A (en) * | 1998-05-26 | 2000-11-14 | Motorola Inc. | Capped shallow trench isolation and method of formation |
| US6387777B1 (en) | 1998-09-02 | 2002-05-14 | Kelly T. Hurley | Variable temperature LOCOS process |
| US6482075B1 (en) * | 2000-09-27 | 2002-11-19 | Lsi Logic Corporation | Process for planarizing an isolation structure in a substrate |
| KR100466194B1 (ko) * | 2002-07-18 | 2005-01-13 | 주식회사 하이닉스반도체 | 플래시 메모리 제조방법 |
| US7518182B2 (en) | 2004-07-20 | 2009-04-14 | Micron Technology, Inc. | DRAM layout with vertical FETs and method of formation |
| US7247570B2 (en) * | 2004-08-19 | 2007-07-24 | Micron Technology, Inc. | Silicon pillars for vertical transistors |
| US7285812B2 (en) * | 2004-09-02 | 2007-10-23 | Micron Technology, Inc. | Vertical transistors |
| US7199419B2 (en) * | 2004-12-13 | 2007-04-03 | Micron Technology, Inc. | Memory structure for reduced floating body effect |
| US7229895B2 (en) * | 2005-01-14 | 2007-06-12 | Micron Technology, Inc | Memory array buried digit line |
| US7120046B1 (en) | 2005-05-13 | 2006-10-10 | Micron Technology, Inc. | Memory array with surrounding gate access transistors and capacitors with global and staggered local bit lines |
| US7371627B1 (en) | 2005-05-13 | 2008-05-13 | Micron Technology, Inc. | Memory array with ultra-thin etched pillar surround gate access transistors and buried data/bit lines |
| KR100600044B1 (ko) * | 2005-06-30 | 2006-07-13 | 주식회사 하이닉스반도체 | 리세스게이트를 구비한 반도체소자의 제조 방법 |
| US7888721B2 (en) | 2005-07-06 | 2011-02-15 | Micron Technology, Inc. | Surround gate access transistors with grown ultra-thin bodies |
| US7768051B2 (en) | 2005-07-25 | 2010-08-03 | Micron Technology, Inc. | DRAM including a vertical surround gate transistor |
| US7696567B2 (en) | 2005-08-31 | 2010-04-13 | Micron Technology, Inc | Semiconductor memory device |
| US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
| JP5361466B2 (ja) * | 2009-03-13 | 2013-12-04 | 富士フイルム株式会社 | インクジェットヘッドの製造方法 |
| US9401363B2 (en) | 2011-08-23 | 2016-07-26 | Micron Technology, Inc. | Vertical transistor devices, memory arrays, and methods of forming vertical transistor devices |
| CN111293038B (zh) * | 2020-02-25 | 2022-11-25 | 上海华虹宏力半导体制造有限公司 | 半导体器件及其制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5857737A (ja) * | 1981-09-30 | 1983-04-06 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL153374B (nl) * | 1966-10-05 | 1977-05-16 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting voorzien van een oxydelaag en halfgeleiderinrichting vervaardigd volgens de werkwijze. |
| US3534234A (en) * | 1966-12-15 | 1970-10-13 | Texas Instruments Inc | Modified planar process for making semiconductor devices having ultrafine mesa type geometry |
| NL7204741A (ja) * | 1972-04-08 | 1973-10-10 | ||
| US4104086A (en) * | 1977-08-15 | 1978-08-01 | International Business Machines Corporation | Method for forming isolated regions of silicon utilizing reactive ion etching |
| US4170500A (en) * | 1979-01-15 | 1979-10-09 | Fairchild Camera And Instrument Corporation | Process for forming field dielectric regions in semiconductor structures without encroaching on device regions |
| US4272308A (en) * | 1979-10-10 | 1981-06-09 | Varshney Ramesh C | Method of forming recessed isolation oxide layers |
| JPS5821842A (ja) * | 1981-07-30 | 1983-02-08 | インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン | 分離領域の形成方法 |
| US4508757A (en) * | 1982-12-20 | 1985-04-02 | International Business Machines Corporation | Method of manufacturing a minimum bird's beak recessed oxide isolation structure |
| US4516316A (en) * | 1984-03-27 | 1985-05-14 | Advanced Micro Devices, Inc. | Method of making improved twin wells for CMOS devices by controlling spatial separation |
| JPS6160851A (ja) * | 1984-08-29 | 1986-03-28 | Toshiba Tungaloy Co Ltd | 工具用高硬度焼結体とその製造方法 |
-
1985
- 1985-09-19 US US06/777,800 patent/US4630356A/en not_active Expired - Lifetime
-
1986
- 1986-03-24 CA CA000504798A patent/CA1226681A/en not_active Expired
- 1986-07-04 DE DE8686109127T patent/DE3672174D1/de not_active Expired - Fee Related
- 1986-07-04 EP EP86109127A patent/EP0215218B1/en not_active Expired
- 1986-07-18 JP JP61168233A patent/JPS6266647A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5857737A (ja) * | 1981-09-30 | 1983-04-06 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CA1226681A (en) | 1987-09-08 |
| EP0215218A2 (en) | 1987-03-25 |
| DE3672174D1 (de) | 1990-07-26 |
| EP0215218B1 (en) | 1990-06-20 |
| EP0215218A3 (en) | 1987-08-26 |
| JPS6266647A (ja) | 1987-03-26 |
| US4630356A (en) | 1986-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0461494B2 (ja) | ||
| KR960016502B1 (ko) | 집적 회로 분리 방법 | |
| US5445989A (en) | Method of forming device isolation regions | |
| US6967146B2 (en) | Isolation region forming methods | |
| US6008106A (en) | Micro-trench oxidation by using rough oxide mask for field isolation | |
| US20020163056A1 (en) | Method and apparatus for reducing isolation stress in integrated circuits | |
| JPS59115538A (ja) | 集積回路の製造方法 | |
| JPS60147133A (ja) | 半導体基板内に溝を形成する方法 | |
| US4398992A (en) | Defect free zero oxide encroachment process for semiconductor fabrication | |
| US5565376A (en) | Device isolation technology by liquid phase deposition | |
| US6809004B2 (en) | Method of forming a shallow trench isolation | |
| EP0068275B1 (en) | Method for producing semiconductor devices including the use of reactive ion etching | |
| US6071793A (en) | Locos mask for suppression of narrow space field oxide thinning and oxide punch through effect | |
| TWI282121B (en) | Method for fabricating contact pad of semiconductor device | |
| EP0239384B1 (en) | Process for isolating semiconductor devices on a substrate | |
| US4635344A (en) | Method of low encroachment oxide isolation of a semiconductor device | |
| US5851901A (en) | Method of manufacturing an isolation region of a semiconductor device with advanced planarization | |
| JPH0338741B2 (ja) | ||
| JPS6029219B2 (ja) | 半導体集積回路の製造方法 | |
| US6780774B2 (en) | Method of semiconductor device isolation | |
| JPS6257232A (ja) | アイソレ−シヨンデバイス及びその製法 | |
| JPH079930B2 (ja) | 半導体装置の製造方法 | |
| JPH0521592A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100954418B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR940009578B1 (ko) | 반도체 장치 및 그 제조방법 |