JPH0458337A - 装置診断方式 - Google Patents
装置診断方式Info
- Publication number
- JPH0458337A JPH0458337A JP2170597A JP17059790A JPH0458337A JP H0458337 A JPH0458337 A JP H0458337A JP 2170597 A JP2170597 A JP 2170597A JP 17059790 A JP17059790 A JP 17059790A JP H0458337 A JPH0458337 A JP H0458337A
- Authority
- JP
- Japan
- Prior art keywords
- information
- condition
- internal bus
- bus
- response information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 6
- 238000003745 diagnosis Methods 0.000 claims description 5
- 238000002955 isolation Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 9
- 230000006870 function Effects 0.000 description 5
- 238000002405 diagnostic procedure Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
マイクロプロセッサおよびファームウェアにより、装置
機能を実現する装置で障害発生したときの障害部分の切
分けるための装置診断方式に関し、装置内のバス上の情
報を収集することにより、障害切分けを容易に行うこと
ができる装置診断方式を提供することを目的とし、 擬似応答情報を格納してお(第1の記憶手段と、内部バ
ス上の情報を格納してお(第2の記憶手段と、内部バス
上の情報を収集する条件と、擬似応答情報を送出する条
件を設定しておく条件設定手段と、擬似応答情報を送出
する条件と、内部バス上の情報を収集する条件になった
ことを判定する条件判定手段とを備え、装置を起動し内
部バス上の情報が擬似応答情報を送出する条件になった
ことを条件判定手段が判定したときに、内部バス上に第
1の記憶手段に格納している擬似応答情報を送出し、内
部バス上の情報が内部バス上の情報を収集する条件にな
ったことを条件判定手段が判定したときには、内部バス
上の情報を第2の記憶手段に格納することにより、障害
切分けを行うように構成する。
機能を実現する装置で障害発生したときの障害部分の切
分けるための装置診断方式に関し、装置内のバス上の情
報を収集することにより、障害切分けを容易に行うこと
ができる装置診断方式を提供することを目的とし、 擬似応答情報を格納してお(第1の記憶手段と、内部バ
ス上の情報を格納してお(第2の記憶手段と、内部バス
上の情報を収集する条件と、擬似応答情報を送出する条
件を設定しておく条件設定手段と、擬似応答情報を送出
する条件と、内部バス上の情報を収集する条件になった
ことを判定する条件判定手段とを備え、装置を起動し内
部バス上の情報が擬似応答情報を送出する条件になった
ことを条件判定手段が判定したときに、内部バス上に第
1の記憶手段に格納している擬似応答情報を送出し、内
部バス上の情報が内部バス上の情報を収集する条件にな
ったことを条件判定手段が判定したときには、内部バス
上の情報を第2の記憶手段に格納することにより、障害
切分けを行うように構成する。
本発明は、マイクロプログラム制御(ファームウェア)
により、装置機能を実現する装置で障害発生したときの
障害部分の切分けるための装置診断方式に関する。
により、装置機能を実現する装置で障害発生したときの
障害部分の切分けるための装置診断方式に関する。
近年、装置の機能をハードウェアのみで実現するのでは
なく、マイクロプロセッサおよびマイクロプログラムが
格納されたメモリからなるファームウェアでハードウェ
アを制御することにより複雑な機能を実現しているもの
が多くなってきている。
なく、マイクロプロセッサおよびマイクロプログラムが
格納されたメモリからなるファームウェアでハードウェ
アを制御することにより複雑な機能を実現しているもの
が多くなってきている。
かかるマイクロプログラム制御でハードウェアを制御す
ることにより装置機能を実現している構成において、障
害が発生したときには、その原因としてファームウェア
のバグあるいはハードウェアの障害が考えられる。
ることにより装置機能を実現している構成において、障
害が発生したときには、その原因としてファームウェア
のバグあるいはハードウェアの障害が考えられる。
このようなファームウェア制御によるハードウェアの障
害の場合には、障害検出までのファームウェアの動作の
詳細情報を収集することが困難であるので、障害部分の
特定が難しい。
害の場合には、障害検出までのファームウェアの動作の
詳細情報を収集することが困難であるので、障害部分の
特定が難しい。
かかる障害の切分けを容易に行うことのできる装置診断
方式が要求されている。
方式が要求されている。
第3図は従来例を説明するブロック図を示す。
第3図において、装置1aは中央制御装置2により起動
され、装置1aのマイクロプロセッサIOはメモリ20
の中に記憶されているマイクロブコグラムにより処理を
実行する。
され、装置1aのマイクロプロセッサIOはメモリ20
の中に記憶されているマイクロブコグラムにより処理を
実行する。
図中の2Aは外部バスであり、1Aは装置1aの内部バ
ス、IBは中央制御装置2と装置1aを接続するインタ
フェースである。
ス、IBは中央制御装置2と装置1aを接続するインタ
フェースである。
このような装置1aで障害が発生した場合の障害探索は
データアナライザ等を内部バス1Aに接続し障害時の内
部バス1A上の情報の収集し、その情報を分析すること
により行っている。
データアナライザ等を内部バス1Aに接続し障害時の内
部バス1A上の情報の収集し、その情報を分析すること
により行っている。
上述の従来例では、装置1aにおいて障害が発生したと
き、ファームウェア8oのバグおよびハードウェア30
の障害が原因として考えられるが、障害が発生するまで
のファームウェア8oの動作の詳細情報を収集すること
が難しく、さらに、ファームウェア80とハードウェア
30が一体となっているので障害部分の特定が難しい。
き、ファームウェア8oのバグおよびハードウェア30
の障害が原因として考えられるが、障害が発生するまで
のファームウェア8oの動作の詳細情報を収集すること
が難しく、さらに、ファームウェア80とハードウェア
30が一体となっているので障害部分の特定が難しい。
また、新規開発のファームウェアのデバッグにおいて、
通常動作のデバッグは完全に行ったとしても、エラー処
理ルートの確認は、ハードウェアの障害を発生させて行
わなければならないため、すべての障害を発生させるこ
とができず(想定した以外の障害が発生することがある
。)バグが含まれる原因となっている。
通常動作のデバッグは完全に行ったとしても、エラー処
理ルートの確認は、ハードウェアの障害を発生させて行
わなければならないため、すべての障害を発生させるこ
とができず(想定した以外の障害が発生することがある
。)バグが含まれる原因となっている。
本発明は、装置内のバス上の情報を収集することにより
、障害切分けを容易に行うことができる装置診断方式を
提供することを目的とする。
、障害切分けを容易に行うことができる装置診断方式を
提供することを目的とする。
第1図は本発明の詳細な説明するブロック図を示す。
第1図に示す本発明の原理ブロック図中のlはマイクロ
プロセッサ10、メモリ20よりなるファームウェア8
0およびハードウェア30よりなる装置であり、1Aは
装置1の内部バスである。
プロセッサ10、メモリ20よりなるファームウェア8
0およびハードウェア30よりなる装置であり、1Aは
装置1の内部バスである。
また、40は装置lに設けるハードウェア30からの応
答情報擬似する擬似応答情報を格納しておく第1の記憶
手段であり、50は装置lに設ける内部バス1A上の情
報を格納しておく第2の記憶手段であり、60は装置1
に設ける内部バス1A上の情報を収集する条件と、擬似
応答情報を送出する条件を設定してお(条件設定手段で
あり、70は装置Iに設ける擬似応答情報を送出するた
めの条件と、内部バス1A上の情報を収集する条件にな
ったか否かを判定する条件判定手段であり、装置1を起
動させ、内部バス1A上の情報が条件設定手段60で設
定した擬似応答情報を送出する条件になったことを条件
判定手段70が判定したときには、内部バス1A上に第
1の記憶手段40に格納している擬似応答情報を送出し
、内部バス1A上の情報が条件設定手段60で設定した
内部バス1A上の情報を収集する条件になったことを条
件判定手段70が判定したときには、内部バス1A上の
情報を第2の記憶手段50に格納することにより、本課
題を解決するための手段とする。
答情報擬似する擬似応答情報を格納しておく第1の記憶
手段であり、50は装置lに設ける内部バス1A上の情
報を格納しておく第2の記憶手段であり、60は装置1
に設ける内部バス1A上の情報を収集する条件と、擬似
応答情報を送出する条件を設定してお(条件設定手段で
あり、70は装置Iに設ける擬似応答情報を送出するた
めの条件と、内部バス1A上の情報を収集する条件にな
ったか否かを判定する条件判定手段であり、装置1を起
動させ、内部バス1A上の情報が条件設定手段60で設
定した擬似応答情報を送出する条件になったことを条件
判定手段70が判定したときには、内部バス1A上に第
1の記憶手段40に格納している擬似応答情報を送出し
、内部バス1A上の情報が条件設定手段60で設定した
内部バス1A上の情報を収集する条件になったことを条
件判定手段70が判定したときには、内部バス1A上の
情報を第2の記憶手段50に格納することにより、本課
題を解決するための手段とする。
外部インタフェースを経由して装置1を起動させ、内部
バス1A上の情報を条件判定手段70で監視し、条件設
定手段60で設定しである擬似応答情報を送出する条件
になったと判定したときには、内部バスlA上に第1の
記憶手段40に格納している擬似応答情報を送出する。
バス1A上の情報を条件判定手段70で監視し、条件設
定手段60で設定しである擬似応答情報を送出する条件
になったと判定したときには、内部バスlA上に第1の
記憶手段40に格納している擬似応答情報を送出する。
また、内部バス1A上の情報を条件判定手段70で監視
し、条件設定手段60で設定した内部バス1A上の情報
を収集する条件になったと判定したときには、内部バス
1A上の情報を第2の記憶手段50に格納することによ
り、ファームウェア80の実行による内部バス1A上の
情報の変化を選択的に取り込み、該情報を分析すること
により装置1の障害切分けを容易に行うことが可能とな
る。
し、条件設定手段60で設定した内部バス1A上の情報
を収集する条件になったと判定したときには、内部バス
1A上の情報を第2の記憶手段50に格納することによ
り、ファームウェア80の実行による内部バス1A上の
情報の変化を選択的に取り込み、該情報を分析すること
により装置1の障害切分けを容易に行うことが可能とな
る。
以下本発明の要旨を第2図に示す実施例により具体的に
説明する。
説明する。
第2図は本発明の詳細な説明するブロック図を示す。
第2図に示す本発明の実施例は、第3図で説明したと同
じ装置1を構成するマイクロプロセッサ10、メモリ2
0よりなるファームウェア8o、内部バス1A、インタ
フェースIBと、装置1を起動する中央制御装置2と外
部バス2Aと、第1図で説明したハードウェア3oとし
て回路A31、回路B32、 第1の記憶手段40として応答情報格納メモリ41゜ 第2の記憶手段50として状態格納メモリ51、条件設
定手段60として条件レジスタ61、判定手段70とし
て判定回路71、 および内部バス1A上の情報を取り込むためのバッファ
レジスタ52より構成した例である。
じ装置1を構成するマイクロプロセッサ10、メモリ2
0よりなるファームウェア8o、内部バス1A、インタ
フェースIBと、装置1を起動する中央制御装置2と外
部バス2Aと、第1図で説明したハードウェア3oとし
て回路A31、回路B32、 第1の記憶手段40として応答情報格納メモリ41゜ 第2の記憶手段50として状態格納メモリ51、条件設
定手段60として条件レジスタ61、判定手段70とし
て判定回路71、 および内部バス1A上の情報を取り込むためのバッファ
レジスタ52より構成した例である。
本発明の実施例において、装置1は中央制御装置2から
の命令により起動され、プロセッサ10がメモリ20に
格納されているマイクロプログラムを読出し、処理を行
いハードウェア30を制御する動作は第3図の従来例と
同じである。
の命令により起動され、プロセッサ10がメモリ20に
格納されているマイクロプログラムを読出し、処理を行
いハードウェア30を制御する動作は第3図の従来例と
同じである。
この装置lの機能はファームウェア80および回路A3
1、回路B32により実現されている。
1、回路B32により実現されている。
動作としては、まず中央制御装置2から、障害切分けの
ために内部バス1Aに送出する擬似応答情報(例えば回
路A31、回路B32におけるパリティエラー情報等)
を応答情報格納メモリ41に格納する。
ために内部バス1Aに送出する擬似応答情報(例えば回
路A31、回路B32におけるパリティエラー情報等)
を応答情報格納メモリ41に格納する。
次いで、条件レジスタ61に応答情報格納メモリ41内
の擬似応答情報を送出する条件および内部バス1A上の
情報を状態格納メモリ51に格納する条件を設定する。
の擬似応答情報を送出する条件および内部バス1A上の
情報を状態格納メモリ51に格納する条件を設定する。
この状態で中央制御装置2から装置1を起動する。
判定回路71は条件レジスタ61とバッファレジスタ5
2の内容を比較し、擬似応答情報を送出する条件になっ
たときは、応答情報格納メモリ41内の擬似応答情報を
順次内部バスに送出する。
2の内容を比較し、擬似応答情報を送出する条件になっ
たときは、応答情報格納メモリ41内の擬似応答情報を
順次内部バスに送出する。
またこのとき、判定回路71は回路A31、回路B32
に対して内部バス1Aへの情報の送出を禁止する。
に対して内部バス1Aへの情報の送出を禁止する。
さらに、判定回路71は内部バスLA上の情報を状態格
納メモリ51に格納する条件になったときには、バッフ
ァレジスタ52の内容を状態格納メモリ51に順次格納
する。
納メモリ51に格納する条件になったときには、バッフ
ァレジスタ52の内容を状態格納メモリ51に順次格納
する。
以上のような動作により、回路A31、回路B32から
の擬似応答情報を送出し、内部バス1Aの情報を選択的
に収集格納し、これらの情報を解析することにより、障
害発生時のファームウェア80とハードウェア回路A3
1、回路B32の切分けを容易に行うことができる。
の擬似応答情報を送出し、内部バス1Aの情報を選択的
に収集格納し、これらの情報を解析することにより、障
害発生時のファームウェア80とハードウェア回路A3
1、回路B32の切分けを容易に行うことができる。
以上のような本発明によれば、障害発生時のファームウ
ェアとハードウェアの切分けを容易に行うことができる
装置診断方式を提供することができる。
ェアとハードウェアの切分けを容易に行うことができる
装置診断方式を提供することができる。
第1図は本発明の詳細な説明するブロック図、第2図は
本発明の詳細な説明するブロック図、第3図は従来例を
説明するブロック図、をそれぞれ示す。 図において、 1、laは装置、 lAは内部バス、 1Bはインタフェース、 2は中央制御装置、 2Aは外部バス、 10はプロセッサ、 20はメモリ、 30はハードウェア、 31は回路A、 32は回路B1 40は第1の記憶手段、 41は応答情報格納メモリ、 50は第2の記憶手段、 51は状態格納メモリ、 52はバッファレジスタ、 60ま条件設定手段、 61は条件レジスタ、 70は判定手段、 71は判定回路、 80はファームウェア、 をそれぞれ示す。 本発明の詳細な説明するブロンク図 第1図 本発明の詳細な説明するブロック図 第2図 従来例を説明するブロック図
本発明の詳細な説明するブロック図、第3図は従来例を
説明するブロック図、をそれぞれ示す。 図において、 1、laは装置、 lAは内部バス、 1Bはインタフェース、 2は中央制御装置、 2Aは外部バス、 10はプロセッサ、 20はメモリ、 30はハードウェア、 31は回路A、 32は回路B1 40は第1の記憶手段、 41は応答情報格納メモリ、 50は第2の記憶手段、 51は状態格納メモリ、 52はバッファレジスタ、 60ま条件設定手段、 61は条件レジスタ、 70は判定手段、 71は判定回路、 80はファームウェア、 をそれぞれ示す。 本発明の詳細な説明するブロンク図 第1図 本発明の詳細な説明するブロック図 第2図 従来例を説明するブロック図
Claims (1)
- 【特許請求の範囲】 マイクロプロセッサ(10)とマイクロプログラムが格
納されたメモリ(20)とからなるファームウェア(8
0)によりハードウェア(30)を制御する装置(1)
の障害診断方式であって、 前記ハードウェア(30)からの応答情報を擬似する擬
似応答情報を格納しておく第1の記憶手段(40)と、 内部バス(1A)上の情報を格納しておく第2の記憶手
段(50)と、 前記内部バス(1A)上の情報を収集する条件と、擬似
応答情報を送出する条件を設定しておく条件設定手段(
60)と、 前記内部バス(1A)上の情報が擬似応答情報を送出す
る条件と、バス上の情報を収集する条件になったか否か
を判定する条件判定手段(70)とを備え、 前記装置(1)を起動し、内部バス(1A)上の情報が
前記条件設定手段(60)で設定した擬似応答情報を送
出する条件になったことを前記条件判定手段(70)が
判定したときに、内部バス(1A)上に第1の記憶手段
(40)に格納している擬似応答情報を送出し、内部バ
ス(1A)上の情報が前記条件設定手段(60)で設定
したバス(1A)上の情報を収集する条件になったこと
を前記条件判定手段(70)が判定したときには、内部
バス(1A)上の情報を第2の記憶手段(50)に格納
することにより、障害切分けを行うことを特徴とする装
置診断方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2170597A JPH0458337A (ja) | 1990-06-28 | 1990-06-28 | 装置診断方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2170597A JPH0458337A (ja) | 1990-06-28 | 1990-06-28 | 装置診断方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0458337A true JPH0458337A (ja) | 1992-02-25 |
Family
ID=15907794
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2170597A Pending JPH0458337A (ja) | 1990-06-28 | 1990-06-28 | 装置診断方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0458337A (ja) |
-
1990
- 1990-06-28 JP JP2170597A patent/JPH0458337A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0950424A (ja) | ダンプ採取装置およびダンプ採取方法 | |
JPS6363933B2 (ja) | ||
JPH02294739A (ja) | 障害検出方式 | |
JPH0458337A (ja) | 装置診断方式 | |
JPS62271153A (ja) | 共通バス構造における診断方式 | |
JPS6146543A (ja) | 転送装置の障害処理方式 | |
JPH08278924A (ja) | アダプタ診断システム | |
JPH03156646A (ja) | 障害情報の出力方式 | |
JPH11119992A (ja) | ファームウェアのトレース制御装置 | |
JPH03100836A (ja) | 障害診断処理システム | |
JPS58149529A (ja) | チヤネルステ−タスワ−ド折返し診断方式 | |
JPH0244436A (ja) | 情報処理監視システム | |
JPH01166140A (ja) | 情報処理装置診断方式 | |
JPH02122335A (ja) | Ras回路の試験方法 | |
JPS62139050A (ja) | 保守診断処理装置管理による命令試験方式 | |
JPH03253945A (ja) | データ処理システムの異常回復処理機能確認方式 | |
JPH02110743A (ja) | 故障診断処理方式 | |
JPS6232816B2 (ja) | ||
JPH11134261A (ja) | 入出力制御装置 | |
JPS60165192A (ja) | 記憶装置異常書込み検出方式 | |
JPH09179835A (ja) | 並列プロセッサシステム | |
JPH02247757A (ja) | 共通バスアダプターエラー時のロギング処理方式 | |
JPS58195974A (ja) | デ−タ処理装置 | |
JPH04188353A (ja) | 周辺制御装置の障害診断方式 | |
JPS63276137A (ja) | 遠隔保守診断方式 |