JPH0455339B2 - - Google Patents

Info

Publication number
JPH0455339B2
JPH0455339B2 JP1532485A JP1532485A JPH0455339B2 JP H0455339 B2 JPH0455339 B2 JP H0455339B2 JP 1532485 A JP1532485 A JP 1532485A JP 1532485 A JP1532485 A JP 1532485A JP H0455339 B2 JPH0455339 B2 JP H0455339B2
Authority
JP
Japan
Prior art keywords
conductive layer
copper
lead
out terminal
ceramics
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1532485A
Other languages
English (en)
Other versions
JPS61176142A (ja
Inventor
Nobuyuki Mizunoya
Yasuyuki Sugiura
Masakazu Hatori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP60015324A priority Critical patent/JPS61176142A/ja
Priority to KR1019860000432A priority patent/KR900001240B1/ko
Priority to EP19860300692 priority patent/EP0196747B1/en
Priority to US06/824,874 priority patent/US4704320A/en
Priority to DE8686300692T priority patent/DE3675565D1/de
Publication of JPS61176142A publication Critical patent/JPS61176142A/ja
Publication of JPH0455339B2 publication Critical patent/JPH0455339B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Ceramic Products (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 （発明の技術分野） 本発明は、半導体装置等に用いる基板構造体に
関する。
（発明の技術的背景及びその問題点） 近時、セラミツクスに銅または銅合金でなる導
電層を直接接合した基板の実用化が試みられてい
る。この基板は、導電層とセラミツクスの間に介
在物が存在しないので、導電層上に設けられた半
導体素子の発熱を迅速に放散させることが可能で
あり、使用する半導体素子の大容量化が進められ
ている。
しかしながら、前記基板においても次のような
問題点があり、まだ改善の余地が残されていた。
すなわち半導体素子の作動中に導電層に接続され
ている導出端子付近のセラミツクスにクラツクが
発生する現象が生ずることがあつた。
（発明の目的） 本発明は、半導体素子の作動中に、セラミツク
にクラツクが生ずることのないよう信頼性の高い
基板構造体を提供するものである。
（発明の概要） 本発明は、セラミツクスの表面に銅又は銅合金
でなる導電層が直接接合され該導電層に導出端子
が接続された基板構造体であつて、前記導出端子
を接続する導電部分は、セラミツクスとの間に空
間部を有して橋絡されてなることを特徴とするも
のである。
発明者は、セラミツクスにクラツクが生ずる現
象について着目し、本発明を完成したものであ
る。すなわち、セラミツクスと銅との熱膨脹率差
は100〜140×10-7／℃と大きく、セラミツクスに
銅を直接接合した基板では、両者の接合面にはそ
の差による熱応力が生じ、この応力がセラミツク
スの強度以上になるとセラミツクスを破壊させ
る。セラミツクスの銅を直接接合する基板では、
セラミツクスと銅のそれぞれの板厚を選択し、無
理のない状態のものとしている。しかしながら、
この基板に半導体素子を実装した状態では外部へ
の導出端子が銅部分に接合されるため、該部分に
生ずる応力が局部的に増大することになる。した
がつて、この状態で半導体素子を作動させ温度上
昇−下降サイクルを繰り返すと、セラミツクスに
過大な応力が加わることになり破壊しているもの
と考えられるのである。
そこで発明者は、直接接合される銅部分の導出
端子接続部分の構造を工夫することにより、該部
分の熱応力を緩和することに成功したものであ
る。本発明の具体例を第１図に示す。第１図は基
板構造体の一部分を拡大して示す斜視図である。
第１図において、セラミツクス１の表面には銅で
なる導電層２が直接接合されており、該導電層の
上には半導体素子３及び導出端子４が各々接合さ
れる。半導体素子３の電極と導出端子４とは金属
細線５により接続される。ここで導電層２の導出
端子が接合され部分は、セラミツクス１との間に
空間６を有し橋絡されている。
第１図に示す基板構造体は、通常樹脂ケースに
装入されシリコーン樹脂ゲル剤を充填した後、エ
ポキシ樹脂等の熱硬化性樹脂で封止される。
第１図に示す基板構造体では、導出端子の接合
する部分の導電層がセラミツクスと直接接合して
いないため、導出端子に生ずる熱応力を直接セラ
ミツクスに受けることがない。この効果を充分得
るためには、導出端子と導電層との接合部分より
も橋絡部分が広いことが望ましい。更に導電層の
前記接合部分は、少なくとも２個所以上で支承さ
れた橋絡状態とすることにより、導出端子の熱応
力による変位を効果的に吸収することができる。
導電層の前記接合部分が片持状態の場合は導電層
の直接接合時に空間部分の形成が困難であり、ま
た導出端子の熱応力による変位を充分に吸収でき
ないことがある。また、導出端子４の接合部分付
近に、例えば第１図に示すような切り込み７を形
成し、熱応力を緩和、吸収する構造にすれば、前
記した導電層の橋絡部分による吸収効果と相俟つ
てセラミツクスに加わる熱応力の影響を著しく少
なくすることができる。
なお、空間部６の隙間巾は、0.1mm以上あれば
効果が顕著であり、0.5mmまでが実用上好ましい。
空間部を形成する手段としては、プレス成形等に
よる曲げ成形あるいは切削加工による除去成形等
が適用できる。曲げ成形は、成形が容易であり、
除去成形のものは導電層表面を単一平面とするこ
とができる。
曲げ成形においては、第１図に示した実施例の
ほか、第２図に示すように導電層２を空間部６が
形成されるようにプレス成形し、この空間部６を
はさんだ一方の導電層２を延長することなくその
端面２ａをセラミツクス１と対向させ、この端面
２ａと他方の側の延長された面２ｂとをセラミツ
クス１に接合させるようにしてもよい。
また、除去成形においては第３図に示すよう
に、銅板からなる導電層２の片側に切削加工によ
り溝を形成してこの側の面をセラミツクス１に複
合させて空間部６を形成してもよい。
本発明に用いるセラミツクスと銅または銅合金
の直接接合体は次の方法で得ることができる。す
なわち、セラミツクス表面に例えば銅板を接触配
置させて、1083℃（銅の融点）以下、1063℃（銅
−酸化銅の共晶温度）以上で例えば窒素等の不活
性ガス雰囲気中で加熱する。この場合、銅は100
〜2000ppmの酸素を含有するものがよく、例えば
タフピツチ電解銅を用いることができる。この酸
素は、加熱により接合に寄与する銅−酸化銅の共
晶生成に役立つ。
セラミツクスは、電気的特性に優れた酸化アル
ミニウムが適用できる。また、特に熱伝導性を良
好にするものとしては良熱伝導性を有する窒化ア
ルミニウム、酸化ベリリウム、炭化珪素が好まし
い。電気特性を考慮すれば窒化アルミニウムが好
ましい。なお、セラミツクスの厚さは0.4〜1.0
mm、銅板の厚さは0.2〜0.5mmの範囲で組合せる。
（発明の実施例） 窒化アルミニウムセラミツクス（厚さ0.6mm）
とプレス成形により空間部を形成したタフピツチ
銅でなる導電層（厚さ0.3mm）とを第１図に示す
構造で直接接合した。更に銅でなる導出端子を第
１図に示すように導電層にはんだで接合した。比
較のために、空間部を有しない構造体を用意し
た。
これらの構造体を用い熱衝撃テストを行ないセ
ラミツクスのクラツク発生を比較した。熱衝撃テ
ストは−50〜150℃の昇温−降温サイクルを繰返
し付加するものである。この結果、本発明のもの
は200サイクル経過後もクラツクの発生が見られ
ないのに対し、比較のものは100サイクルでセラ
ミツクスの導出端子付近にクラツクの発生が見ら
れた。
（発明の効果） 本発明構造体によれば、半導体素子の作動によ
り生ずる熱サイクルによつてもセラミツクスにク
ラツクが入ることがない信頼性の高い基板構造体
を得ることができる。
【図面の簡単な説明】
第１図は、本発明構造体の一実施例の一部を拡
大して示す部分斜視図である。第２図ないし第３
図は本発明の他の実施例の要部を示す断面図であ
る。 １……セラミツクス、２……導電層、３……半
導体素子、４……導出端子。

Claims (1)

  1. 【特許請求の範囲】 １ セラミツクスの表面に銅又は銅合金でなる導
    電層が直接接合され該導電層に導出端子が接続さ
    れた基板構造体であつて、前記導出端子を接続す
    る導電層部分は、セラミツクスとの間に空間部分
    を有して橋絡されてなる基板構造体。 ２ 導出端子は、温度変化により生ずる応力を緩
    和する構造を具備する特許請求の範囲第１項に記
    載の基板構造体。 ３ セラミツクスは、酸化アルミニウム、窒化ア
    ルミニウム、酸化ベリリウム及び炭化珪素のいず
    れかである特許請求の範囲第１項または第２項に
    記載の基板構造体。
JP60015324A 1985-01-31 1985-01-31 基板構造体 Granted JPS61176142A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP60015324A JPS61176142A (ja) 1985-01-31 1985-01-31 基板構造体
KR1019860000432A KR900001240B1 (ko) 1985-01-31 1986-01-22 반도체 장치용 기판(基板) 구조체
EP19860300692 EP0196747B1 (en) 1985-01-31 1986-01-31 Substrate structure for a semiconductor device
US06/824,874 US4704320A (en) 1985-01-31 1986-01-31 Substrate structure
DE8686300692T DE3675565D1 (de) 1985-01-31 1986-01-31 Substratstruktur fuer halbleiteranordnung.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60015324A JPS61176142A (ja) 1985-01-31 1985-01-31 基板構造体

Publications (2)

Publication Number Publication Date
JPS61176142A JPS61176142A (ja) 1986-08-07
JPH0455339B2 true JPH0455339B2 (ja) 1992-09-03

Family

ID=11885592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60015324A Granted JPS61176142A (ja) 1985-01-31 1985-01-31 基板構造体

Country Status (5)

Country Link
US (1) US4704320A (ja)
EP (1) EP0196747B1 (ja)
JP (1) JPS61176142A (ja)
KR (1) KR900001240B1 (ja)
DE (1) DE3675565D1 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8706610D0 (en) * 1987-03-19 1987-04-23 Smith Ind Plc Electrical components
DE3856562T2 (de) * 1987-07-03 2004-08-05 Sumitomo Electric Industries, Ltd. Verbindungsstruktur zwischen Bauelementen für Halbleiterapparat
US5243217A (en) * 1990-11-03 1993-09-07 Fuji Electric Co., Ltd. Sealed semiconductor device with protruding portion
US5328751A (en) * 1991-07-12 1994-07-12 Kabushiki Kaisha Toshiba Ceramic circuit board with a curved lead terminal
JP2850606B2 (ja) * 1991-11-25 1999-01-27 富士電機株式会社 トランジスタモジュール
US6422901B1 (en) 1999-12-06 2002-07-23 Fci Americas Technology, Inc. Surface mount device and use thereof
FR2814280B1 (fr) * 2000-09-15 2003-05-02 Alstom Substrat pour circuit electronique de puissance et module electronique de puissance utilisant un tel substrat
FR2814279B1 (fr) * 2000-09-15 2003-02-28 Alstom Substrat pour circuit electronique et module electronique utilisant un tel substrat
ES2717849T3 (es) 2001-03-08 2019-06-25 Alstom Transp Tech Sustrato para circuito electrónico de potencia y módulo electrónico de potencia que utiliza dicho sustrato
JP4057407B2 (ja) * 2002-12-12 2008-03-05 三菱電機株式会社 半導体パワーモジュール
US7587901B2 (en) 2004-12-20 2009-09-15 Amerigon Incorporated Control system for thermal module in vehicle
JP2008010618A (ja) * 2006-06-29 2008-01-17 Mitsubishi Electric Corp 電力用半導体装置
US8222511B2 (en) 2006-08-03 2012-07-17 Gentherm Thermoelectric device
US20080087316A1 (en) 2006-10-12 2008-04-17 Masa Inaba Thermoelectric device with internal sensor
JP2008205058A (ja) * 2007-02-19 2008-09-04 Fuji Electric Device Technology Co Ltd 半導体装置
US9105809B2 (en) 2007-07-23 2015-08-11 Gentherm Incorporated Segmented thermoelectric device
WO2009036077A1 (en) 2007-09-10 2009-03-19 Amerigon, Inc. Operational control schemes for ventilated seat or bed assemblies
KR20170064568A (ko) 2008-02-01 2017-06-09 젠썸 인코포레이티드 열전 소자용 응결 센서 및 습도 센서
AU2009270757B2 (en) 2008-07-18 2016-05-12 Gentherm Incorporated Climate controlled bed assembly
WO2013052823A1 (en) 2011-10-07 2013-04-11 Gentherm Incorporated Thermoelectric device controls and methods
US9989267B2 (en) 2012-02-10 2018-06-05 Gentherm Incorporated Moisture abatement in heating operation of climate controlled systems
US9662962B2 (en) 2013-11-05 2017-05-30 Gentherm Incorporated Vehicle headliner assembly for zonal comfort
JP6652493B2 (ja) 2014-02-14 2020-02-26 ジェンサーム インコーポレイテッドＧｅｎｔｈｅｒｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 伝導性および対流性の温度調節シート
US11639816B2 (en) 2014-11-14 2023-05-02 Gentherm Incorporated Heating and cooling technologies including temperature regulating pad wrap and technologies with liquid system
CN107251247B (zh) 2014-11-14 2021-06-01 查尔斯·J·柯西 加热和冷却技术
US11857004B2 (en) 2014-11-14 2024-01-02 Gentherm Incorporated Heating and cooling technologies
US11223004B2 (en) 2018-07-30 2022-01-11 Gentherm Incorporated Thermoelectric device having a polymeric coating
WO2020112902A1 (en) 2018-11-30 2020-06-04 Gentherm Incorporated Thermoelectric conditioning system and methods
US11152557B2 (en) 2019-02-20 2021-10-19 Gentherm Incorporated Thermoelectric module with integrated printed circuit board

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59208763A (ja) * 1983-05-12 1984-11-27 Toshiba Corp 樹脂封止型電子装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3361868A (en) * 1966-08-04 1968-01-02 Coors Porcelain Co Support for electrical circuit component
US3607379A (en) * 1968-01-22 1971-09-21 Us Navy Microelectronic interconnection substrate
US3549782A (en) * 1968-04-11 1970-12-22 Unitrode Corp Subassembly package
US3766440A (en) * 1972-08-11 1973-10-16 Gen Motors Corp Ceramic integrated circuit convector assembly
US3939559A (en) * 1972-10-03 1976-02-24 Western Electric Company, Inc. Methods of solid-phase bonding mating members through an interposed pre-shaped compliant medium
US3996603A (en) * 1974-10-18 1976-12-07 Motorola, Inc. RF power semiconductor package and method of manufacture
US3994430A (en) * 1975-07-30 1976-11-30 General Electric Company Direct bonding of metals to ceramics and metals
US4110904A (en) * 1977-05-19 1978-09-05 Allen-Bradley Company Substrate with terminal connections and method of making the same
US4394530A (en) * 1977-09-19 1983-07-19 Kaufman Lance R Power switching device having improved heat dissipation means
US4172547A (en) * 1978-11-02 1979-10-30 Delgrande Donald J Method for soldering conventionally unsolderable surfaces
US4323293A (en) * 1980-06-30 1982-04-06 Bourns, Inc. Terminal lead with labyrinthine clip
JPS5933894A (ja) * 1982-08-19 1984-02-23 電気化学工業株式会社 混成集積用回路基板の製造法
JPS60140897A (ja) * 1983-12-28 1985-07-25 日本電気株式会社 樹脂絶縁多層基板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59208763A (ja) * 1983-05-12 1984-11-27 Toshiba Corp 樹脂封止型電子装置

Also Published As

Publication number Publication date
DE3675565D1 (de) 1990-12-20
JPS61176142A (ja) 1986-08-07
US4704320A (en) 1987-11-03
EP0196747B1 (en) 1990-11-14
EP0196747A3 (en) 1987-06-10
KR860006132A (ko) 1986-08-18
EP0196747A2 (en) 1986-10-08
KR900001240B1 (ko) 1990-03-05

Similar Documents

Publication Publication Date Title
JPH0455339B2 (ja)
US4556899A (en) Insulated type semiconductor devices
WO1995028740A1 (en) Electronic package having improved wire bonding capability
JPH07202063A (ja) セラミックス回路基板
JP2004525503A (ja) 改善された一時的熱インピーダンスを有するパワーモジュール
JPS59141249A (ja) 電力チツプ・パツケ−ジ
JPH04162756A (ja) 半導体モジュール
KR102588854B1 (ko) 파워모듈 및 그 제조방법
JPH10144967A (ja) 冷却用熱電素子モジュール
JPH11214612A (ja) パワー半導体モジュール
JP3404277B2 (ja) 半導体素子収納用パッケージ
JP3793562B2 (ja) セラミック回路基板
JP2007150342A (ja) 半導体装置およびその製造方法
JP3794454B2 (ja) 窒化物セラミックス基板
JPH0337308B2 (ja)
JP2005032833A (ja) モジュール型半導体装置
JP2503778B2 (ja) 半導体装置用基板
JP3283119B2 (ja) 回路基板
JP2558574B2 (ja) 半導体装置
JPH07211822A (ja) 半導体素子収納用パッケージ
JP4514318B2 (ja) 半導体素子収納基板
JP2001160676A (ja) セラミックス回路基板
JPH0234577A (ja) セラミック−金属複合基板
JPH0376578B2 (ja)
JP2740602B2 (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term