JP2740602B2 - 半導体素子収納用パッケージ - Google Patents
半導体素子収納用パッケージInfo
- Publication number
- JP2740602B2 JP2740602B2 JP4282733A JP28273392A JP2740602B2 JP 2740602 B2 JP2740602 B2 JP 2740602B2 JP 4282733 A JP4282733 A JP 4282733A JP 28273392 A JP28273392 A JP 28273392A JP 2740602 B2 JP2740602 B2 JP 2740602B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating frame
- base
- semiconductor element
- package
- projection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体素子を収容するた
めの半導体素子収納用パッケージの改良に関するもので
ある。
めの半導体素子収納用パッケージの改良に関するもので
ある。
【０００２】
【従来の技術】近年、情報処理装置の高性能化、高速化
に伴い、それを構成する半導体素子も高密度、高集積化
が急激に進んでいる。そのため半導体素子は作動時に発
生する単位面積、単位体積あたりの発熱量が増大し、半
導体素子を正常、且つ安定に作動させるためにはその熱
をいかに効率的に除去するかが課題となっている。
に伴い、それを構成する半導体素子も高密度、高集積化
が急激に進んでいる。そのため半導体素子は作動時に発
生する単位面積、単位体積あたりの発熱量が増大し、半
導体素子を正常、且つ安定に作動させるためにはその熱
をいかに効率的に除去するかが課題となっている。
【０００３】従来、半導体素子の発生する熱の除去方法
としては、図３及び図４に示すように上面中央部に半導
体素子20を載置する突起部21a を有する銅、銅ータング
ステン合金、窒化アルミニウム質焼結体等の熱伝導性材
料から成る基体21上に、前記突起部21a を囲繞するよう
にして絶縁枠体22をロウ付け取着した構造の半導体素子
収納用パッケージを準備し、基体21の突起部21a 上面に
半導体素子20を載置し半導体素子20から発生される熱を
基体21に吸収させるとともに該吸収した熱を大気中に放
出することによって行われている。
としては、図３及び図４に示すように上面中央部に半導
体素子20を載置する突起部21a を有する銅、銅ータング
ステン合金、窒化アルミニウム質焼結体等の熱伝導性材
料から成る基体21上に、前記突起部21a を囲繞するよう
にして絶縁枠体22をロウ付け取着した構造の半導体素子
収納用パッケージを準備し、基体21の突起部21a 上面に
半導体素子20を載置し半導体素子20から発生される熱を
基体21に吸収させるとともに該吸収した熱を大気中に放
出することによって行われている。
【０００４】尚、前記突起部21a を有する基体21は、例
えば銅、銅ータングステン合金等から成る平板状基体21
の上面を研削加工し、中央に突起部21a を形成すること
によって製作されている。
えば銅、銅ータングステン合金等から成る平板状基体21
の上面を研削加工し、中央に突起部21a を形成すること
によって製作されている。
【０００５】また前記絶縁枠体22は上面にタングステ
ン、モリブデン、マンガン等から成るメタライズ配線層
23が形成されており、該メタライズ配線層23を介して内
部に収容する半導体素子20の各電極を外部の電気回路に
電気的に接続し得るように成っている。
ン、モリブデン、マンガン等から成るメタライズ配線層
23が形成されており、該メタライズ配線層23を介して内
部に収容する半導体素子20の各電極を外部の電気回路に
電気的に接続し得るように成っている。
【０００６】更に前記絶縁枠体22は下面に同じくタング
ステン、モリブデン、マンガン等から成るメタライズ金
属層24が形成されており、該メタライズ金属層24を基体
21に銀ロウ等のロウ材25を介しロウ付けすることによっ
て絶縁枠体22は基体21上に取着されている。
ステン、モリブデン、マンガン等から成るメタライズ金
属層24が形成されており、該メタライズ金属層24を基体
21に銀ロウ等のロウ材25を介しロウ付けすることによっ
て絶縁枠体22は基体21上に取着されている。
【０００７】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージにおいては、熱伝導性
材料から成る基体21に設けた突起部21a が、該基体21を
研削加工することによって形成されており、突起部21a
の基部と基体21上面との間に円弧状の膨出部Ａが形成さ
れてしまう。
来の半導体素子収納用パッケージにおいては、熱伝導性
材料から成る基体21に設けた突起部21a が、該基体21を
研削加工することによって形成されており、突起部21a
の基部と基体21上面との間に円弧状の膨出部Ａが形成さ
れてしまう。
【０００８】そのためこの突起部21a を有する基体21上
に、該突起部21a を囲繞するようにして絶縁枠体22をロ
ウ付け取着した場合、絶縁枠体22の下面内周角部が前記
基体21の膨出部Ａに引っ掛かって斜めとなり、絶縁枠体
22下面と基体21上面との間に間隔のばらつきが発生し、
その結果、基体21と絶縁枠体22とのロウ付け取着が不完
全になるとともに半導体素子収納用パッケージの気密封
止の信頼性が極めて低いものとなる欠点を有していた。
に、該突起部21a を囲繞するようにして絶縁枠体22をロ
ウ付け取着した場合、絶縁枠体22の下面内周角部が前記
基体21の膨出部Ａに引っ掛かって斜めとなり、絶縁枠体
22下面と基体21上面との間に間隔のばらつきが発生し、
その結果、基体21と絶縁枠体22とのロウ付け取着が不完
全になるとともに半導体素子収納用パッケージの気密封
止の信頼性が極めて低いものとなる欠点を有していた。
【０００９】また前記絶縁枠体22が膨出部Ａに起因して
基体21上に斜めに取着されると半導体素子20の各電極を
絶縁枠体22のメタライズ配線層23にボンディングワイヤ
26を介して電気的に接続した際、ボンディングワイヤ26
の長さにばらつきが発生し、半導体素子が高周波帯域で
駆動する場合には、前記ボンディングワイヤ26の長さの
相違に伴う特性インピーダンスの不整合によって信号の
伝搬に大きな損失が発生するという欠点も有していた。
基体21上に斜めに取着されると半導体素子20の各電極を
絶縁枠体22のメタライズ配線層23にボンディングワイヤ
26を介して電気的に接続した際、ボンディングワイヤ26
の長さにばらつきが発生し、半導体素子が高周波帯域で
駆動する場合には、前記ボンディングワイヤ26の長さの
相違に伴う特性インピーダンスの不整合によって信号の
伝搬に大きな損失が発生するという欠点も有していた。
【００１０】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は上面に突起部を有する熱伝導性基体に絶
縁枠体を水平、且つ強固に取着させることによって半導
体素子の気密封止を完全とするとともに信号の伝搬損失
を極小とし、半導体素子を長期間にわたり正常、且つ安
定に作動させることができる半導体素子収納用パッケー
ジを提供することにある。
で、その目的は上面に突起部を有する熱伝導性基体に絶
縁枠体を水平、且つ強固に取着させることによって半導
体素子の気密封止を完全とするとともに信号の伝搬損失
を極小とし、半導体素子を長期間にわたり正常、且つ安
定に作動させることができる半導体素子収納用パッケー
ジを提供することにある。
【００１１】
【課題を解決するための手段】本発明は上面に半導体素
子が載置される突起部を有する熱伝導性基体に、前記突
起部を囲繞するようにして絶縁枠体を取着してなる半導
体素子収納用パッケージであって、前記絶縁枠体の下面
内周角部に切欠部を形成したことを特徴とするものであ
る。
子が載置される突起部を有する熱伝導性基体に、前記突
起部を囲繞するようにして絶縁枠体を取着してなる半導
体素子収納用パッケージであって、前記絶縁枠体の下面
内周角部に切欠部を形成したことを特徴とするものであ
る。
【００１２】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図1 及び図2 は本発明の半導体素子収納用パッケー
ジの一実施例を示し、1 は基体、2 は絶縁枠体、3 は蓋
体である。
る。図1 及び図2 は本発明の半導体素子収納用パッケー
ジの一実施例を示し、1 は基体、2 は絶縁枠体、3 は蓋
体である。
【００１３】前記基体1 はその上面中央部に半導体素子
4 が載置される凸状の突起部1aが設けてあり、該突起部
1a上には半導体素子4 が接着剤を介し取着される。
4 が載置される凸状の突起部1aが設けてあり、該突起部
1a上には半導体素子4 が接着剤を介し取着される。
【００１４】前記基体1 は良熱伝導性である銅、銅ータ
ングステン合金等の金属から成り、該銅、銅ータングス
テン合金等はその熱伝導率が200W/m・K 以上と高く、熱
を伝導し易いため基体1 の突起部1a上に半導体素子4 を
載置した場合、基体1 は半導体素子4 が発生する熱を吸
収するとともに該吸収した熱を大気中に良好に放出させ
ることができ、その結果、半導体素子4 を常に低温とな
し、半導体素子4 を長期間にわたり正常、且つ安定に作
動させるこができる。
ングステン合金等の金属から成り、該銅、銅ータングス
テン合金等はその熱伝導率が200W/m・K 以上と高く、熱
を伝導し易いため基体1 の突起部1a上に半導体素子4 を
載置した場合、基体1 は半導体素子4 が発生する熱を吸
収するとともに該吸収した熱を大気中に良好に放出させ
ることができ、その結果、半導体素子4 を常に低温とな
し、半導体素子4 を長期間にわたり正常、且つ安定に作
動させるこができる。
【００１５】尚, 前記基体1 は例えば、銅ータングステ
ン合金から成る場合、タングステンの粉末( 粒径: 約10
μm)を1000Kg/cm 2 の圧力で加圧成形するとともにこれ
を還元雰囲気中、約2300℃の温度で焼成して多孔質のタ
ングステン焼結体を得、次に1100℃の温度で加熱溶融さ
せた銅を前記タングステン焼結体の多孔部分に毛管現象
を利用し含浸させることによって製作される。
ン合金から成る場合、タングステンの粉末( 粒径: 約10
μm)を1000Kg/cm 2 の圧力で加圧成形するとともにこれ
を還元雰囲気中、約2300℃の温度で焼成して多孔質のタ
ングステン焼結体を得、次に1100℃の温度で加熱溶融さ
せた銅を前記タングステン焼結体の多孔部分に毛管現象
を利用し含浸させることによって製作される。
【００１６】また前記基体1 の上面中央部に設けられる
突起部1aは、基体1 となる銅、銅ータングステン合金等
から成る板状体の上面に従来周知の研削加工を施すこと
によって基体1 の上面に所定形状に形成される。
突起部1aは、基体1 となる銅、銅ータングステン合金等
から成る板状体の上面に従来周知の研削加工を施すこと
によって基体1 の上面に所定形状に形成される。
【００１７】前記上面に突起部1aを有する基体1 はまた
その上面に突起部1aを囲繞するようにして絶縁枠体2 が
取着されている。
その上面に突起部1aを囲繞するようにして絶縁枠体2 が
取着されている。
【００１８】前記絶縁枠体2 は後述の半導体素子4 の各
電極を外部電気回路に接続するメタライズ配線層5 を支
持するための支持部材として作用し、酸化アルミニウム
質焼結体等の電気絶縁材料で形成されている。
電極を外部電気回路に接続するメタライズ配線層5 を支
持するための支持部材として作用し、酸化アルミニウム
質焼結体等の電気絶縁材料で形成されている。
【００１９】尚、前記絶縁枠体2 は酸化アルミニウム質
焼結体から成る場合、例えばアルミナ、シリカ、カルシ
ア、マグネシア等の原料粉末に適当な有機溶剤、溶媒を
添加混合して泥漿状となすとともにこれをドクターブレ
ード法やカレンダーロール法を採用することによってセ
ラミックグリーンシート( セラミック生シート) を形成
し、しかる後、前記セラミックグリーンシートに適当な
打ち抜き加工を施すとともに必要に応じ複数枚積層し、
高温で焼成することによって製作される。
焼結体から成る場合、例えばアルミナ、シリカ、カルシ
ア、マグネシア等の原料粉末に適当な有機溶剤、溶媒を
添加混合して泥漿状となすとともにこれをドクターブレ
ード法やカレンダーロール法を採用することによってセ
ラミックグリーンシート( セラミック生シート) を形成
し、しかる後、前記セラミックグリーンシートに適当な
打ち抜き加工を施すとともに必要に応じ複数枚積層し、
高温で焼成することによって製作される。
【００２０】また前記絶縁枠体2 はその下面にタングス
テン、モリブデン、マンガン等の高融点金属粉末から成
るメタライズ金属層6 が被着形成されており、該メタラ
イズ金属層6 を基体1 に銀ロウ等のロウ材7 を介しロウ
付けすることによって絶縁枠体2 は基体1 上に取着され
ることとなる。
テン、モリブデン、マンガン等の高融点金属粉末から成
るメタライズ金属層6 が被着形成されており、該メタラ
イズ金属層6 を基体1 に銀ロウ等のロウ材7 を介しロウ
付けすることによって絶縁枠体2 は基体1 上に取着され
ることとなる。
【００２１】更に前記絶縁枠体2 は下面内周角部に切欠
部Ｂが設けてあり、該切欠部Ｂは基体1 上に絶縁枠体2
を取着する際、絶縁枠体2 の下面内周角部Ｂが基体1 の
上面と突起部1aの基部との間に形成される膨出部に引っ
掛かって斜めとなるのを有効に防止する作用を為し、こ
れによって絶縁枠体2 は基体1 上に水平に取着されるこ
ととなる。この場合、絶縁枠体2 は、該絶縁枠体2 の下
面内周角部に形成された切欠部Ｂによって基体１上に水
平に取着されることから基体１上面と絶縁枠体２下面と
は密接し、その結果、基体１と絶縁枠体２との接合強度
が強固になるとともに接合部における気密不良の発生が
皆無となる。
部Ｂが設けてあり、該切欠部Ｂは基体1 上に絶縁枠体2
を取着する際、絶縁枠体2 の下面内周角部Ｂが基体1 の
上面と突起部1aの基部との間に形成される膨出部に引っ
掛かって斜めとなるのを有効に防止する作用を為し、こ
れによって絶縁枠体2 は基体1 上に水平に取着されるこ
ととなる。この場合、絶縁枠体2 は、該絶縁枠体2 の下
面内周角部に形成された切欠部Ｂによって基体１上に水
平に取着されることから基体１上面と絶縁枠体２下面と
は密接し、その結果、基体１と絶縁枠体２との接合強度
が強固になるとともに接合部における気密不良の発生が
皆無となる。
【００２２】前記絶縁枠体2 に形成する切欠部Ｂは、例
えば絶縁枠体２となるセラミックグリーンシートの下面
内周角部に位置する部位を予めカッター等で切除してお
くことによって絶縁枠体2 の下面内周角部に形成され
る。
えば絶縁枠体２となるセラミックグリーンシートの下面
内周角部に位置する部位を予めカッター等で切除してお
くことによって絶縁枠体2 の下面内周角部に形成され
る。
【００２３】また前記絶縁枠体2 はその上面に複数個の
メタライズ配線層5 が被着形成されており、該メタライ
ズ配線層5 の一端には半導体素子4 の各電極がボンディ
ングワイヤ8 を介して電気的に接続され、また他端には
外部電気回路に電気的に接続される外部リード端子9 が
ロウ付けされる。
メタライズ配線層5 が被着形成されており、該メタライ
ズ配線層5 の一端には半導体素子4 の各電極がボンディ
ングワイヤ8 を介して電気的に接続され、また他端には
外部電気回路に電気的に接続される外部リード端子9 が
ロウ付けされる。
【００２４】尚、前記絶縁枠体2 上面のメタライズ配線
層5 と半導体素子4 の各電極とをボンディングワイヤ8
を介して電気的に接続した場合、絶縁枠体2 は基体1 上
に水平に取着されていることから半導体素子4 の各電極
と各メタライズ配線層5 との間隔が均一となり、その結
果、各ボンディングワイヤ8 の長さを均等としてボンデ
ィングワイヤ8 とメタライズ配線層5 から成る配線の特
性インピーダンスを全て整合させることができ信号の伝
搬に大きな損失を与えるのが皆無となる。
層5 と半導体素子4 の各電極とをボンディングワイヤ8
を介して電気的に接続した場合、絶縁枠体2 は基体1 上
に水平に取着されていることから半導体素子4 の各電極
と各メタライズ配線層5 との間隔が均一となり、その結
果、各ボンディングワイヤ8 の長さを均等としてボンデ
ィングワイヤ8 とメタライズ配線層5 から成る配線の特
性インピーダンスを全て整合させることができ信号の伝
搬に大きな損失を与えるのが皆無となる。
【００２５】また前記メタライズ配線層5 は半導体素子
4 の各電極を外部リード端子9 に接続する作用を為し、
該メタライズ配線層5 はタングステン、モリブデン、マ
ンガン等の高融点金属粉末から成り、タングステン等の
高融点金属粉末に適当な有機溶剤、溶媒を添加混合して
得た金属ペーストを絶縁枠体2 となるセラミックグリー
ンシートに予め従来周知のスクリーン印刷法等を採用し
所定パターンに印刷塗布しておくことによって絶縁枠体
2 の上面に被着形成される。
4 の各電極を外部リード端子9 に接続する作用を為し、
該メタライズ配線層5 はタングステン、モリブデン、マ
ンガン等の高融点金属粉末から成り、タングステン等の
高融点金属粉末に適当な有機溶剤、溶媒を添加混合して
得た金属ペーストを絶縁枠体2 となるセラミックグリー
ンシートに予め従来周知のスクリーン印刷法等を採用し
所定パターンに印刷塗布しておくことによって絶縁枠体
2 の上面に被着形成される。
【００２６】更に前記メタライズ配線層5 の一端には外
部リード端子9 が銀ロウ等のロウ材を介してロウ付け取
着されており、該外部リード端子9 は内部に収容する半
導体素子4 の各電極を外部電気回路に電気的に接続する
作用を為し、コバール金属(鉄ーニッケルーコバルト合
金) や42アロイ( 鉄ーニッケル合金) 等の金属材料によ
り形成されている。
部リード端子9 が銀ロウ等のロウ材を介してロウ付け取
着されており、該外部リード端子9 は内部に収容する半
導体素子4 の各電極を外部電気回路に電気的に接続する
作用を為し、コバール金属(鉄ーニッケルーコバルト合
金) や42アロイ( 鉄ーニッケル合金) 等の金属材料によ
り形成されている。
【００２７】前記外部リード端子9 は、例えばコバール
金属等のインゴット( 塊) を従来周知の圧延加工法や打
ち抜き加工法等、従来周知の金属加工法を採用すること
によって所定の板状に形成される。
金属等のインゴット( 塊) を従来周知の圧延加工法や打
ち抜き加工法等、従来周知の金属加工法を採用すること
によって所定の板状に形成される。
【００２８】尚、前記外部リード端子9 はその露出する
表面にニッケル、金等の耐蝕性に優れ、良導電性でる金
属をメッキ法により1.0 乃至20.0μm の厚みに層着させ
ておくと外部リード端子9 の酸化腐食を有効に防止する
ことができるとともに外部リード端子9 と外部電気回路
との電気的接続を良好となすことができる。従って、前
記外部リード端子9 の露出する表面にはニッケル、金等
を1.0 乃至20.0μm の厚みに層着させておくことが好ま
しい。
表面にニッケル、金等の耐蝕性に優れ、良導電性でる金
属をメッキ法により1.0 乃至20.0μm の厚みに層着させ
ておくと外部リード端子9 の酸化腐食を有効に防止する
ことができるとともに外部リード端子9 と外部電気回路
との電気的接続を良好となすことができる。従って、前
記外部リード端子9 の露出する表面にはニッケル、金等
を1.0 乃至20.0μm の厚みに層着させておくことが好ま
しい。
【００２９】かくして本発明の半導体素子収納用パッケ
ージによれば、基体1 の突起部1a上に半導体素子4 を載
置固定するとともに半導体素子4 の各電極をボンディン
グワイヤ8 を介して絶縁枠体2 のメタライズ配線層5 に
接続し、しかる後、基体1 上の絶縁枠体2 に蓋体3 をガ
ラス、樹脂等から成る封止材を介して接合させ、基体1
、絶縁枠体2 及び蓋体3 から成る容器内部に半導体素
子4 を気密に封止することによって製品としての半導体
装置が完成する。
ージによれば、基体1 の突起部1a上に半導体素子4 を載
置固定するとともに半導体素子4 の各電極をボンディン
グワイヤ8 を介して絶縁枠体2 のメタライズ配線層5 に
接続し、しかる後、基体1 上の絶縁枠体2 に蓋体3 をガ
ラス、樹脂等から成る封止材を介して接合させ、基体1
、絶縁枠体2 及び蓋体3 から成る容器内部に半導体素
子4 を気密に封止することによって製品としての半導体
装置が完成する。
【００３０】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば上述の実施例では基体1
を銅や銅ータングステン合金等の金属材料で形成した
が、窒化アルミニウム質焼結体等の熱伝導率が150W/m・
K 以上の無機物で形成してもよい。この場合、基体1 と
絶縁枠体2 との取着は、基体1 の上面に予めタングステ
ンやモリブデン等の金属粉末から成るメタライズ金属層
を被着形成させておき、該メタライズ金属層と絶縁枠体
2 下面のメタライズ金属層6 とを銀ロウ等のロウ材7 を
介しロウ付けすることによって行われる。
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば上述の実施例では基体1
を銅や銅ータングステン合金等の金属材料で形成した
が、窒化アルミニウム質焼結体等の熱伝導率が150W/m・
K 以上の無機物で形成してもよい。この場合、基体1 と
絶縁枠体2 との取着は、基体1 の上面に予めタングステ
ンやモリブデン等の金属粉末から成るメタライズ金属層
を被着形成させておき、該メタライズ金属層と絶縁枠体
2 下面のメタライズ金属層6 とを銀ロウ等のロウ材7 を
介しロウ付けすることによって行われる。
【００３１】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、絶縁枠体の下面内周角部に切欠部を形成したこ
とから上面に突起部を有する熱伝導性基体上に、該突起
部を囲繞するようにして絶縁枠体を取着する際、絶縁枠
体の下面内周角部が基体の上面と突起部の基部との間に
形成されている膨出部に引っ掛かって斜めとなることは
なく、その結果、絶縁枠体は熱伝導性基体に水平に密着
し、基体と絶縁枠体との接合強度が極めて強固になると
ともに接合部における気密不良の発生が皆無となる。
よれば、絶縁枠体の下面内周角部に切欠部を形成したこ
とから上面に突起部を有する熱伝導性基体上に、該突起
部を囲繞するようにして絶縁枠体を取着する際、絶縁枠
体の下面内周角部が基体の上面と突起部の基部との間に
形成されている膨出部に引っ掛かって斜めとなることは
なく、その結果、絶縁枠体は熱伝導性基体に水平に密着
し、基体と絶縁枠体との接合強度が極めて強固になると
ともに接合部における気密不良の発生が皆無となる。
【００３２】また絶縁枠体が熱伝導性基体上に水平に取
着されることから半導体素子の各電極と絶縁枠体上面に
被着形成した各メタライズ配線層とを電気的に接続する
ボンディングワイヤの長さが全て均等となり、その結
果、ボンディングワイヤとメタライズ配線層から成る配
線の特性インピーダンスを全て整合させることができ、
信号の伝搬に大きな損失を与えるのが皆無となる。
着されることから半導体素子の各電極と絶縁枠体上面に
被着形成した各メタライズ配線層とを電気的に接続する
ボンディングワイヤの長さが全て均等となり、その結
果、ボンディングワイヤとメタライズ配線層から成る配
線の特性インピーダンスを全て整合させることができ、
信号の伝搬に大きな損失を与えるのが皆無となる。
【図１】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
例を示す断面図である。
【図２】図１に示すパッケージの要部拡大断面図であ
る。
る。
【図３】従来の半導体素子収納用パッケージの断面図で
ある。
ある。
【図４】図3 に示すパッケージの要部拡大断面図であ
る。
る。
１・・・・・絶縁基体 １ａ・・・・突起部 ２・・・・・絶縁枠体 ３・・・・・蓋体 ４・・・・・半導体素子 Ｂ・・・・・切欠部
Claims (1)
- 【請求項１】上面に半導体素子が載置される突起部を有
する熱伝導性基体に、前記突起部を囲繞するようにして
絶縁枠体を取着してなる半導体素子収納用パッケージで
あって、前記絶縁枠体の下面内周角部に切欠部を形成し
たことを特徴とする半導体素子収納用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4282733A JP2740602B2 (ja) | 1992-10-21 | 1992-10-21 | 半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4282733A JP2740602B2 (ja) | 1992-10-21 | 1992-10-21 | 半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06132415A JPH06132415A (ja) | 1994-05-13 |
| JP2740602B2 true JP2740602B2 (ja) | 1998-04-15 |
Family
ID=17656342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4282733A Expired - Fee Related JP2740602B2 (ja) | 1992-10-21 | 1992-10-21 | 半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2740602B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0170023B1 (ko) * | 1994-12-16 | 1999-02-01 | 황인길 | 반도체 패키지 |
-
1992
- 1992-10-21 JP JP4282733A patent/JP2740602B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06132415A (ja) | 1994-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3426717B2 (ja) | 光半導体素子収納用パッケージ | |
| JP2740602B2 (ja) | 半導体素子収納用パッケージ | |
| JP3556567B2 (ja) | 電子部品収納用パッケージ | |
| JP3346657B2 (ja) | 半導体素子収納用パッケージ | |
| JP3046148B2 (ja) | 電子部品収納用パッケージ | |
| JP3176334B2 (ja) | 光半導体素子収納用パッケージおよびその製造方法 | |
| JP2740608B2 (ja) | 半導体素子収納用パッケージ | |
| JP3838940B2 (ja) | 配線基板 | |
| JPH09162324A (ja) | 半導体素子収納用パッケージ | |
| JP2002158305A (ja) | 電子部品収納用パッケージ | |
| JP3623179B2 (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JPH06334077A (ja) | 半導体素子収納用パッケージ | |
| JP3164802B1 (ja) | 電子部品収納用パッケージ | |
| JPH07211822A (ja) | 半導体素子収納用パッケージ | |
| JP2543153Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2003179175A (ja) | 配線基板 | |
| JP3439844B2 (ja) | 半導体素子収納用パッケージ | |
| JP2849865B2 (ja) | 放熱体の製造方法 | |
| JP2849869B2 (ja) | 半導体素子収納用パッケージ | |
| JP4295641B2 (ja) | 電子部品収納用パッケージの製造方法 | |
| JP2000277872A (ja) | 配線基板 | |
| JP2004327562A (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP2515672Y2 (ja) | 半導体素子収納用パッケージ | |
| JP2537834Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH05226514A (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |