JPH0454548A - 計算機システムのメモリチエック方式 - Google Patents

計算機システムのメモリチエック方式

Info

Publication number
JPH0454548A
JPH0454548A JP2163643A JP16364390A JPH0454548A JP H0454548 A JPH0454548 A JP H0454548A JP 2163643 A JP2163643 A JP 2163643A JP 16364390 A JP16364390 A JP 16364390A JP H0454548 A JPH0454548 A JP H0454548A
Authority
JP
Japan
Prior art keywords
memory
data
computer system
area
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2163643A
Other languages
English (en)
Inventor
Hiroshi Nakano
浩史 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2163643A priority Critical patent/JPH0454548A/ja
Publication of JPH0454548A publication Critical patent/JPH0454548A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、計算機システムの起動時におけるメモリチェ
ック方式に関する。
〈従来技術〉 従来における計算機システムの起動時における動作を第
4図に示す。
この起動時に、計算機システムはデータを読む込む内部
メモリの全領域の動作チェックを行−て正常に動作する
か否かを確認してから(ステップ542)、各種プログ
ラムを内部メモリに読み込んで処理を行う。
このような動作処理を行う計算機システムの立ち上げ時
間Tlはステップ541乃至ステップS44の各ステッ
プを実行するに要する時間、T2゜T3 、Ta 、T
s の総和となる。
〈発明が解決しようとする課題〉 上EcI計算機システムにおいては、システム起動に要
する時間の中で搭載しているメモリの動作チェックに要
する時間T、が大きな割合を占めている。ところで、近
年高速処理を実現するべく搭載するメモリの容量は増加
傾向にあシ、これに従ってT、の時間が長くなシ、全体
の起動時間を長くす・る原因となって、システムの操作
効率を低下させていた。
本発明は、上記問題点に鑑み、計算機システムの搭載メ
モリ容量が大きくても起動時間を短縮できるメモリチエ
ラフ方式を提供することを目的としている。
〈課題を解決するための手段〉 本発明は上記目的を達成するために、 内部メモリにデータを読み込み、該データに基づいて各
種処理を行う計算機システムにおいて、該システム起動
時に、起動処理に必要不可欠なデータを読む込むのに必
要な前記内部メモリの領域のみを動作チェックした後、
前記データを前記領域に読み込んで起動処理を行うこと
を特徴としている。
くイ1用〉 本発明によれば、計算機システムの起動時に起動処理に
必要不可欠なデータを読み込むのに必要な内部メモリの
領域のみ動作チエ・ツクを行って、該領域のメモリが正
常に動作すれば該領域に前記データを読み込んで起動処
理を実行する。
〈実施例〉 以下、本発明の方式の一実施例を図面を参照しながら説
明する。
本発明の方式を実施する計算機システムの構成を第1図
に示す。
1はシステム全体を制御するCPU、2はシステムに対
して入力等を行うキーボード、8はRAMで構成される
メインメモリc主記憶装置)、4はの制御を行うディス
クコントローラ、6は表示を行うCRT、7はCRT6
の表示を制御するCRTコントローラ、8はCRT6に
表示するためのビデオ情報(表示情報)を記憶するビデ
オメモリ、9は後述するメモリチェックのためのプログ
ラム等が記憶されている内部ROM、10は各構成部t
 接1mするアドレスバス、データバステアル。
このような構成で成る計算機システムの電源投入後の動
作を第2図を参照しながら説明する。
システムに電源が投入されると、CPUIは内部ROM
に格納されているシステム起動プログラムに沿って起動
処理を実行していく。
まず、メインメモリ8に読み込むべきデータを格納して
いるハードディスク4をデイヌクコントローラ5を介し
てデータを読み出し可能状態にする。具体的にはハード
デイヌク4の回転等が安定するまで待機する(ステップ
Sl)。
次にメインメモリのシステム起動に必要最小限のデータ
即チ、システムを制御するシステムプログラムを読み込
むのに必要な領域のメモリの動作チェックを行う(ステ
ップS2)。
ここで例えばメインメモリの領域が第8図のようにある
最小単位毎に区切られたものであって、システムプログ
ラムがこの8単位分の容量内に収まるものであれば、ス
テップS2のメモリチェックではこの8単位分のみ、即
ちAの領域の動作チェックを行なえば良いことになる。
その後、ハードディスク4からシステムプログラムをデ
ィスクコントローラ5を介してメインメモリ8に読み込
む(ステップS8)。そしてファイルシステムのチェッ
クを行うか、否かを判断しくステップS4)、ファイル
システムのチェックを行うなら、ステップS5に進んで
ファイルシステムの整合性をチェックを行い、ステ°1
プS6に進む。
一方、ファイルシステムのチェックを行わなければ直接
ステップS6に進み、動作チエリフ済みのメモリ領域中
に空領域がなく、且つ動作チェックのメモリがあるか否
かを判断する(ステ°1プ56)。
上記空領域がなく且つ動作未チェックのメモリ領域があ
る場合は、ステップS7に進んで動作未チェックのメモ
リ領域の必要な領域のみチェックを行う。
そして、ハードディスク4よシ各種アプリケーションプ
ログラムをメインメモリ8へ読み込んでケ 処理を行う(ステップS8)。アプリオージョンプログ
ラムの実行を終了したら、引き続き処理を行うか否か〔
電源スィッチを切るか否か)判断し〔ステップS9)、
処理を継続するのであればステフグS6に戻る。処理を
終了するのであれば終了処理を行う(ステップ510)
このように起動時にシステムに搭載しているメそりの全
領域を動作チェックするのではなく、起励時にはシステ
ムプログラムを読み込むメモリ領域のみを動作チェック
して起動処理を行い、その後データをメモリに読み込む
際に、その都度必要なメモリ領域の動作チェックを行う
〈発明の効果〉 本発明によれば、容量の大きいメモリを搭載している計
算機システムであ−ても立ち上げ時間が長くならず、操
作効率が向上する。
【図面の簡単な説明】
第1図は本発明方式を実施した計算機システムの構成プ
ロスフ図、第2図に計算機システムの動作を示すフロー
チャート図、第8図はメモリ構造の説明図、第4図は従
来の計算機システムの動作J+示すフローチャート図で
ある。 1・・・CPU、2・・・キーボード、8・・・メイン
メモリ(主記憶装置)、4・・・ハードディスク(2次
記憶装置)、5・・・ディスクコントローラ、6・・・
CRT、7・・・CRTコントローラ、8・・・ビデオ
メモリ、9・・・ROM、10・・・パス。 代理人 弁理士 梅 1)  勝(他2名)第 図

Claims (1)

  1. 【特許請求の範囲】 1、内部メモリにデータを読み込み、該データに基づい
    て各種処理を行う計算機システムにおいて、 該システム起動時に、起動処理に必要不可欠なデータを
    読み込むのに必要な前記内部メモリの領域のみを動作チ
    ェックした後、前記データを前記領域に読み込んで起動
    処理を行うことを特徴とする計算機システムのメモリチ
    ェック方式。
JP2163643A 1990-06-21 1990-06-21 計算機システムのメモリチエック方式 Pending JPH0454548A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2163643A JPH0454548A (ja) 1990-06-21 1990-06-21 計算機システムのメモリチエック方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2163643A JPH0454548A (ja) 1990-06-21 1990-06-21 計算機システムのメモリチエック方式

Publications (1)

Publication Number Publication Date
JPH0454548A true JPH0454548A (ja) 1992-02-21

Family

ID=15777847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2163643A Pending JPH0454548A (ja) 1990-06-21 1990-06-21 計算機システムのメモリチエック方式

Country Status (1)

Country Link
JP (1) JPH0454548A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009086757A (ja) * 2007-09-27 2009-04-23 Toshiba Corp 情報処理装置およびファイルシステム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62128345A (ja) * 1985-11-30 1987-06-10 Toshiba Corp デ−タ処理装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62128345A (ja) * 1985-11-30 1987-06-10 Toshiba Corp デ−タ処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009086757A (ja) * 2007-09-27 2009-04-23 Toshiba Corp 情報処理装置およびファイルシステム

Similar Documents

Publication Publication Date Title
JPH10214203A (ja) 情報処理装置
JPH0454548A (ja) 計算機システムのメモリチエック方式
JPH0410081B2 (ja)
JP2715988B2 (ja) プログラムシミュレータ装置及びプログラムデバッグ方法
JP2663895B2 (ja) Cpuシミュレータ
JP2561340B2 (ja) 情報処理装置
JP2506591B2 (ja) 補助処理装置
JP2659115B2 (ja) シーケンスコントローラ
JP2000172574A (ja) 情報処理装置
JP2000215042A (ja) 制御プログラムの稼動時更新方式
JPH07152574A (ja) プログラムローディング方式
JPH0844570A (ja) プログラム実行システム及び方法
JPS61255440A (ja) プログラム中断制御方式
JPH01185729A (ja) オーバレイ構造プログラム実行方式
JPH02260049A (ja) プログラム起動チエツク方法
JPS5822765B2 (ja) 電子計算機システムにおけるプログラムロ−ド方式
JPS63214805A (ja) プログラマブル・コントロ−ラ
JPH02228731A (ja) システム切替え制御方式
JPH0367349A (ja) プログラムローディング方式
JPS62226250A (ja) システム立上げ方式
JPH012150A (ja) ダンプ実行制御方式
JPH08272653A (ja) フリーズ処理システム
JPH0452493B2 (ja)
JPS62194530A (ja) 外部記憶制御方法
JPH04178835A (ja) 推論方法および推論情報データ管理機構