JPH0453307A - Sampling frequency converter - Google Patents
Sampling frequency converterInfo
- Publication number
- JPH0453307A JPH0453307A JP16354090A JP16354090A JPH0453307A JP H0453307 A JPH0453307 A JP H0453307A JP 16354090 A JP16354090 A JP 16354090A JP 16354090 A JP16354090 A JP 16354090A JP H0453307 A JPH0453307 A JP H0453307A
- Authority
- JP
- Japan
- Prior art keywords
- sampling frequency
- input
- output
- natural number
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 title claims description 54
- 238000012545 processing Methods 0.000 claims abstract description 37
- 238000006243 chemical reaction Methods 0.000 claims description 6
- YDLQKLWVKKFPII-UHFFFAOYSA-N timiperone Chemical compound C1=CC(F)=CC=C1C(=O)CCCN1CCC(N2C(NC3=CC=CC=C32)=S)CC1 YDLQKLWVKKFPII-UHFFFAOYSA-N 0.000 abstract 1
- 229950000809 timiperone Drugs 0.000 abstract 1
- 238000004364 calculation method Methods 0.000 description 24
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- JCCNYMKQOSZNPW-UHFFFAOYSA-N loratadine Chemical compound C1CN(C(=O)OCC)CCC1=C1C2=NC=CC=C2CCC2=CC(Cl)=CC=C21 JCCNYMKQOSZNPW-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ディジタルプロセッサを用いて標本化周波
数を変換する際に、フィルタ演算などの演算処理時間を
短縮する標本化周波数変換器に関するものである。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a sampling frequency converter that reduces calculation processing time such as filter calculation when converting the sampling frequency using a digital processor. be.
第３図は例えば特公昭６４−２２４３号公報に示された
従来の標本化周波数変換器を示すブロック図であり、図
において、１は入力端子であり、これより標本化周波数
ｆ１の信号が入力される。FIG. 3 is a block diagram showing a conventional sampling frequency converter disclosed, for example, in Japanese Patent Publication No. 64-2243. In the figure, 1 is an input terminal from which a signal of sampling frequency f1 is input. be done.
２は補間器で、連続した２つの入力信号の間にＭ−１個
の零値の信号を等時間間隔に挿入し、標本化周波数Ｍｆ
１の信号に変換する。３は補間器２の出力信号を入力と
して、間引き後の信号に折り返し雑音が混入しないよう
にするための低域通過フィルタで、高域の周波数成分を
除去する。４は低域通過フィルタ３の出力信号を間引い
て標本化周波数ｆ２の信号を出力させる間引き器である
。2 is an interpolator that inserts M-1 zero value signals at equal time intervals between two consecutive input signals, and sets the sampling frequency Mf.
1 signal. 3 is a low-pass filter that receives the output signal of the interpolator 2 and removes high-frequency components to prevent aliasing noise from being mixed into the thinned-out signal. A decimator 4 decimates the output signal of the low-pass filter 3 to output a signal having a sampling frequency f2.
欣に、動作について説明する。まず、標本化周波数ｆ□
と標本化周波数変換後の標本化周波数ｆ２のうちの小さ
い値の方をｆｌゎで表し、低域通過フィルタ３のカット
オフ周波数をｆｏとすると、ｆｏは次式により表される
。Let me briefly explain the operation. First, the sampling frequency f□
If the smaller value of the sampling frequencies f2 and f2 after sampling frequency conversion is expressed as fl, and the cutoff frequency of the low-pass filter 3 is fo, then fo is expressed by the following equation.
ｆ０≦ ｆ、ｉｎ／２ −（１）この低域通
過フィルタ３には、線形位相特性を持つトランスバーサ
ルフィルタと呼ばれるフィルタが、一般的に広く用いら
れている。第４図はこの種のにタップのトランスバーサ
ルフィルタのブロック図であり、２１はトランスバーサ
ルフィルタの入力端子、２２□〜２２．、はデータを保
持するデイレイメモリ、２３．〜２３．１はフィルタ係
数値を保持する乗算器、２４は乗算器２３．〜２３゜１
の出力の総和をとる加算器、２５はトランスバーサルフ
ィルタの出力端子である。１−ランスバーサルフィルタ
の入力をＸｏ、出力をＹｎとすればＹｌｌ ＝ Σ
ａｒ”Ｘ１１−（・・・ （２）
である。ここでａ工はトランスバーサルフィルタの係数
値である。このトランスバーサルフィルタの入力信号Ｘ
。は補間器２により零値を挿入された信号であるから、
（２）式で示される積和演算のうち、零値の入力信号に
対しての積和演算は省略することができる。補間器２か
らの零値ではない出力信号はＭ個おきであり、実際のト
ランスバーサルフィルタの演算に使用するフィルタ係数
値もＭ個おきのフィルタ係数値が必要である。f0≦f, in/2 −(1) As the low-pass filter 3, a filter called a transversal filter having a linear phase characteristic is generally widely used. FIG. 4 is a block diagram of this type of double-tap transversal filter, in which 21 is an input terminal of the transversal filter, 22□ to 22. , is a delay memory that holds data, 23. 23.1 is a multiplier that holds a filter coefficient value, and 24 is a multiplier 23.1. ~23゜1
An adder 25 is an output terminal of a transversal filter. 1-If the input of the Lanceversal filter is Xo and the output is Yn, then Yll = Σ
ar"X11-(... (2) where a is the coefficient value of the transversal filter. The input signal X of this transversal filter
. is a signal with zero values inserted by interpolator 2, so
Among the product-sum calculations shown in equation (2), the product-sum calculation for zero-value input signals can be omitted. The number of non-zero output signals from the interpolator 2 is every M, and every M filter coefficient values are required to be used in the actual calculation of the transversal filter.
第５図はＬ＝５（間引き器４においてＬ＝５個ごとにサ
ンプルして取り出すことを示す）、Ｍ＝４とした場合の
標本化周波数変換器各部の入出力信号を示した説明図で
あり、ｎは時間間隔がＴ１／４である標本化点を表す。FIG. 5 is an explanatory diagram showing the input and output signals of each part of the sampling frequency converter when L=5 (indicating that the thinner 4 samples and extracts every L=5) and M=4. , and n represents a sampling point with a time interval of T1/4.
トランスバーサルフィルタのタップ数を３０とすると、
時刻ｎにおける出力信号Ｙ、は、零値の入力信号に対し
て積和演算を省略し、
Ｙゎ ＝ Σ ａ４ｓ・ Ｘゎ−、３・・・ （
３）
より求められる。同様に、Ｙ ｎ＋ Ｉ ＨＹ ｎ ＋
２ 、Ｙ 、、＋ ２は、ｙ ｎ＋１ ＝ Σ
ａ ４ｊ＋４ ° Ｘ ｎ −４ｊ・・・
（４）
Ｙｍ＋２＝ Σ ａ ４ｊ＋ｘ°Ｘ ｎ −４
Ｊ・・・ （５）
Ｙ ｉ＋、＝： Σ ａ ４Ｊ４３ ” Ｘｌ
＋−４Ｊ・・・ （６）
より求められる。次の出力信号Ｙ。＋４は、式（３）と
同一のフィルタ係数値（ａ＜ｘ ｌ ｊ＝ｏ〜７）を用
いて求めることができる。以降、式（３）〜式（４）の
４通りのフィルタ係数値を巡回して用いることにより、
次の出力信号が求められる。従って、ｆ□：ｆ２＝Ｌ：
Ｍのときフィルタ係数値はＭ通りに分割され、巡回的に
用いられる。Assuming that the number of taps of the transversal filter is 30,
The output signal Y at time n is obtained by omitting the product-sum operation for zero-value input signals, Yゎ = Σ a4s・Xゎ-, 3... (
3) More required. Similarly, Y n+ I HY n +
2, Y,,+2 is y n+1 = Σ
a 4j + 4 ° X n -4j...
(4) Ym+2=Σ a 4j+x°X n −4
J... (5) Y i+, =: Σ a 4J43 ” Xl
+-4J... (6) Obtained from the following. Next output signal Y. +4 can be obtained using the same filter coefficient value (a<x l j=o~7) as in equation (3). From now on, by cyclically using the four filter coefficient values of equations (3) to (4),
The following output signal is required. Therefore, f□: f2=L:
When M, the filter coefficient value is divided into M ways and used cyclically.
低域通過フィルタ３の出力信号は、間引き器４において
、Ｌ回に一回の割合で取り出されて、標本化周波数ｆ２
の信号として出力される。The output signal of the low-pass filter 3 is extracted once every L times in the decimator 4, and the sampling frequency f2 is
is output as a signal.
上記標本化周波数変換器アルゴリズムをディジタルプロ
セッサで実行する場合、一般的な方法として、ディジタ
ルプロセッサの処理周期を補間後の標本化周期Ｔ１／Ｍ
（＝Ｔ２／Ｌ）として処理する方法がある。When executing the above sampling frequency converter algorithm on a digital processor, the general method is to convert the processing period of the digital processor to the sampling period T1/M after interpolation.
There is a method of processing as (=T2/L).
第６図はかかる従来の標本化周波数変換器アルゴリズム
をディジタルプロセッサで実行する場合のフローチャー
トである。これについて説明すると、ステップ５ＴＩＩ
〜ステツプＳＴＩ ３は初期化時の処理であり、まず、
トランスバーサルフィルタで構成される低域通過フィル
タ３の演算に用いられ、過去の入力データを保持するデ
イレイメモリのクリアを行い（ステップ５Ｔ１１）、続
いて、フィルタ係数値のテーブルセットおよび人出カデ
ータの有無を判断するために用いるデータ入出力用カウ
ンタのクリアを行う（ステップ５ＴＩ２．１３）。次に
、入力用カウンタ値により入力データの有無の判断を行
い（ステップＳ Ｔ １４− ）、入力データが有る場
合には、デイレイメモリの内容を１アドレスだけ後のア
ドレスにシフトさせる処理を行い、次いで空になった先
頭アドレスのディレイメ干すヘ入力データを書き込む処
理を行う（ステップ５Ｔ１５）。入力用カウンタ値によ
り低域通過フィルタ３の演算で用いるフィルタ係数値を
巡回的に選択する（ステップ５Ｔ１６）。次に、選択さ
れたフィルタ係数値を用いて低域通過特性を持ったトラ
ンスバーサルフィルタの演算を行い、出力データを算出
しくステップ５Ｔ１７）、標本化周波数Ｌｆ２（＝Ｍｆ
１）の低域通過フィルタ３の出力データをＬ回に一回の
割合で出力する間引き処理が必要であるため、出力カウ
ンタ値によりデータ出力の是非を判断しくステップ５Ｔ
Ｉ８）、出力が必要な場合には、標本化周波数ｆ２に変
換されたデータを出力する（ステップ５ＴＩ９）。次に
ディジタルプロセッサの処理周期を知らせるＴ １／
Ｍ（＝ Ｔ ２ ／ ｒ−）周期の割り込みの有無を判
定しくステップ５Ｔ２０）＋割り込みが有る場合には、
入力用カウンタ値を１加算したのち、再び処理ブロック
へ戻る（ステップ５Ｔ２１）。FIG. 6 is a flowchart when such a conventional sampling frequency converter algorithm is executed on a digital processor. To explain this, step 5TII
~Step STI 3 is the process at the time of initialization, first,
The delay memory, which is used for calculation of the low-pass filter 3 composed of a transversal filter and holds past input data, is cleared (step 5T11), and then the table set of filter coefficient values and the crowd data are cleared. The data input/output counter used to determine the presence/absence is cleared (step 5TI2.13). Next, the presence or absence of input data is determined based on the input counter value (step ST14-), and if there is input data, processing is performed to shift the contents of the delay memory to the next address by one address, Next, a process is performed to write input data to the delay memory of the empty start address (step 5T15). Filter coefficient values used in the calculation of the low-pass filter 3 are cyclically selected based on the input counter value (step 5T16). Next, a transversal filter with low-pass characteristics is operated using the selected filter coefficient value, and output data is calculated.Step 5T17), sampling frequency Lf2 (=Mf
Since the output data of the low-pass filter 3 in 1) needs to be thinned out once every L times, it is necessary to judge whether or not to output the data based on the output counter value.Step 5T
I8), if output is required, output the data converted to the sampling frequency f2 (step 5TI9). Next, T1/
Step 5T20) + If there is an interrupt, determine whether there is an interrupt with a period of M (= T 2 / r-).
After incrementing the input counter value by 1, the process returns to the processing block again (step 5T21).
以降、上記ステップ５Ｔ１４以下の処理を繰り返し実行
する。Thereafter, the processes from step 5T14 onwards are repeatedly executed.
以上に示した従来例で最も処理時間を要する演算は、ス
テップ５Ｔ１５におけるデイレイメモリのシフト処理と
ステップ５Ｔ１７における１ヘランスバーサルフイルタ
の演算である。フィルタのタップ数をＫとすると、（３
）〜（５）式に示した例かられかるように、トランスバ
ーサルフィルタの演算に必要な積和演算の回数は最大（
［Ｋ／Ｍコ＋１）である。ここで記号［ａ］は、ａの小
数点以下を切り捨てた整数値を与える関数である。In the conventional example described above, the calculations that require the longest processing time are the delay memory shift processing in step 5T15 and the 1-Herrance versatile filter calculation in step 5T17. If the number of taps of the filter is K, then (3
) to (5), the maximum number of product-sum calculations required for transversal filter calculations is (
[K/M co+1). Here, the symbol [a] is a function that gives an integer value obtained by truncating the fractional part of a.
従って、処理周期Ｔ□／Ｍに必要な演算量は、デイレイ
メモリのシフ１〜回数が［Ｋ／Ｍ］、トランスバーサル
フィルタの積和演算回数が［Ｋ／Ｍ］＋１である。これ
を、出力データ１サンプルあた一
りの処理周期Ｔ２に換算すると、デイレイメモリのシフ
ト回数がＬ・ ［Ｋ／Ｍコ、トランスバーサルフィルタ
の積和演算回数がＬ・ （［Ｋ／Ｍ］ ＋１）となる。Therefore, the amount of computation required for the processing period T□/M is [K/M] for the shift 1 to number of times of the delay memory, and [K/M]+1 for the number of product-sum operations of the transversal filter. Converting this to the processing cycle T2 per sample of output data, the number of shifts of the delay memory is L・[K/M], and the number of product-sum calculations of the transversal filter is L・([K/M] +1).
従来のディジタルプロセッサを用いた標本化周波数変換
器は以上のように構成されているので、データを出力し
ない場合でもフィルタの演算を行い、入出力データの有
無の判定やフィルタ係数値の選択など繁雑な処理を要し
、演算量が増大し、全体としての処理速度が遅くなるな
どの課題があった・
この発明は上記のような課題を解消するためになされた
もので、演算量を軽減できるとともに、繁雑な処理を要
しないアルゴリズムによる標本化周波数変換を実行でき
る標本化周波数変換器を得ることを目的とする。Conventional sampling frequency converters using digital processors are configured as described above, so they perform filter calculations even when no data is output, and perform complex operations such as determining the presence or absence of input/output data and selecting filter coefficient values. This invention was made to solve the above problems, and can reduce the amount of calculations. Another object of the present invention is to obtain a sampling frequency converter that can perform sampling frequency conversion using an algorithm that does not require complicated processing.
この発明に係る標本化周波数変換器は、第コ、の標本化
周波数と第２の標本化周波数の比が第１の自然数と第２
の自然数との比で表わせるとき、周波数変換を行う処理
周期を、上記第１の標本化周波数および第２の標本化周
波数についての各節１の処理周期と第２の処理周期の公
倍数として、入力信号を上記第１の自然数個分格納する
入力バッファと、該入カバソファに入力される連続した
２つの入力信号間に上記第２の自然数より１少ない個数
の零値の信号を等時間間隔で挿入する補間器と、該補間
器の出力信号に含まれる折り返し雑音を除去する低域通
過フィルタと、該低域通過フィルタの出力信号を第１の
自然数個おきに取り出して第２の標本化周波数とする間
引き器とを備え、核間引き器の出力信号を出力バッファ
に上記第２の自然数個分格納し、第２の処理周期ごとに
上記第２の標本化周波数の信号を出力するようにしたも
のである。In the sampling frequency converter according to the present invention, the ratio of the sampling frequency of the second sampling frequency to the second sampling frequency is a first natural number and a second sampling frequency.
When expressed as a ratio to a natural number, the processing period for frequency conversion is a common multiple of the processing period of each node 1 and the second processing period for the first sampling frequency and the second sampling frequency, Between an input buffer that stores input signals for the first natural number and two consecutive input signals input to the input buffer sofa, zero-value signals of a number one less than the second natural number are sent at equal time intervals. an interpolator to be inserted; a low-pass filter for removing aliasing noise included in the output signal of the interpolator; and a second sampling frequency for extracting the output signal of the low-pass filter every first natural number. and a decimator, the output signal of the nuclear decimator is stored in an output buffer for the second natural number, and a signal of the second sampling frequency is output every second processing cycle. It is something.
この発明における標本化周波数変換器は、ディジタルプ
ロセッサによる処理周期を、入力バッファの処理周期と
出力バッファの処理周期の最小公倍数などの所定公倍数
として、入力データを第１の自然数個分人力バッファに
格納し、出力データを第２の自然数個分出力バッファに
格納するようにして、フィルタ演算を間引き後の出力デ
ータ値に対してのＭ個分についてのみ行い、また、入出
力データの有無の判定やフィルタ値の選択などを必要と
せず、出力データ１サンプルあたりの演算時間を大幅に
低減するように機能する。The sampling frequency converter according to the present invention stores the input data in the first natural number in the manual buffer, with the processing period of the digital processor being set as a predetermined common multiple such as the least common multiple of the processing period of the input buffer and the processing period of the output buffer. Then, the output data is stored in the output buffer for the second natural number, and the filter operation is performed only for M pieces of the output data value after thinning, and it is also possible to determine the presence or absence of input/output data. It does not require selection of filter values, and functions to significantly reduce the calculation time per sample of output data.
以下、この発明の一実施例を図について説明する。第１
図は処理周期をＬＴｌとした場合の標本化周波数変換器
のブロック図であり、図において、１は入力端子であり
、これより入力された第１の標本化周波数ｆ□の信号は
入力バッファ６に蓄えられる。ここで、入力バッファ６
にＬ個（Ｌは第１の自然数）の入力データが蓄えられる
と、Ｌ個のデータは一括して補間器２に入力される。補
間器２は入力バッファ６から受け・た標本化周波数ｆ、
の各信号間に零値の信号を挿入して、標本化周波数Ｌｆ
１の信号に変換し、以下、低域通過フィルタ３２間引き
器４が従来と同様に動作し、第２の標本化周波数ｆ２
の信号がＭ個（Ｍは第２の自然数）出力される。Ｍ個の
出力信号は出力バッファ７に蓄積され、Ｔ２周期で逐次
出力バッファ７より出力される。An embodiment of the present invention will be described below with reference to the drawings. 1st
The figure is a block diagram of the sampling frequency converter when the processing period is LTl. In the figure, 1 is the input terminal, and the signal of the first sampling frequency f□ input from this is input to the input buffer 6. is stored in Here, input buffer 6
When L pieces of input data (L is a first natural number) are stored in , the L pieces of data are collectively input to the interpolator 2 . The interpolator 2 receives the sampling frequency f from the input buffer 6,
By inserting a zero value signal between each signal, the sampling frequency Lf
Thereafter, the low-pass filter 32 decimator 4 operates in the same manner as before, and the second sampling frequency f2 is converted to the second sampling frequency f2.
M signals (M is a second natural number) are output. The M output signals are accumulated in the output buffer 7 and are sequentially output from the output buffer 7 in T2 periods.
第２図は第１図で示した標本化周波数変換器の処理をデ
ィジタルプロセッサによって実施する場合のフローチャ
ートである。第２図において、ステップＳＴＩ、ＳＴ２
は初期化の処理であり、まず、入力データを保持する入
力用デイレイメモリをクリアしくステップ５ＴＩ） 、
続いてフィルタ係数値のテーブルセットを行う（ステッ
プ５Ｔ２）。次に、入力バッファ６よりＬ個の入力デー
タを一括してデイレイメモリへ書き込み、低域通過フィ
ルタ３の演算に必要な分の過去の入力データのシフト処
理を行う（ステップ５Ｔ３）。また、低域通過特性を持
ったトランスバーサルフィルタの演算を、間引き後に出
力されるＭ個分のデータに対し一括して行う（ステップ
５Ｔ４）。Ｍ個の出力データはステップＳＴ３において
出力バッフ＝１２−
ア７へ出力される（ステップ５Ｔ５）。次に、ディジタ
ルプロセッサの処理周期を知らせるＬＴ１周期（Ｔ□は
第１の処理周期）の割り込みの有無を判定し、割り込み
有りの場合には、ステップＳＴ３へ戻る。以降、上記ス
テップＳＴ３からステップＳＴ６の処理を繰り返し実行
する。FIG. 2 is a flowchart when the processing of the sampling frequency converter shown in FIG. 1 is executed by a digital processor. In FIG. 2, steps STI, ST2
is an initialization process, first clearing the input delay memory that holds input data (step 5TI),
Next, a table of filter coefficient values is set (step 5T2). Next, L pieces of input data are collectively written from the input buffer 6 to the delay memory, and past input data necessary for calculation of the low-pass filter 3 is shifted (step 5T3). Further, calculations of a transversal filter having low-pass characteristics are performed at once on M pieces of data output after thinning (step 5T4). The M pieces of output data are output to the output buffer 12-A7 in step ST3 (step 5T5). Next, it is determined whether there is an interrupt in the LT1 cycle (T□ is the first processing cycle) which informs the processing cycle of the digital processor, and if there is an interrupt, the process returns to step ST3. Thereafter, the processes from step ST3 to step ST6 are repeatedly executed.
この実施例で最も処理時間を要する演算は、従来と同様
にステップＳＴ３におけるデイレイメモリのシフト処理
とステップＳＴ４におけるトランスバーサルフィルタの
演算である。従って、処理周期ＬＴ１の間に必要な演算
量は、デイレイメモリのシフト回数がＬ・ ［Ｋ／Ｍ］
、トランスバーサルフィルタの積和演算回数がＭ・ （
［Ｋ／Ｍ］＋１）である。これを、出力データ１サンプ
ルあたりの処理周期Ｔ２に換算すると、デイレイメモリ
のシフト回数がＬ／Ｍ・ ［Ｋ／Ｍ］、１−ランスバー
サルフィルタの積和演算回数が［Ｋ／Ｍ］＋１となる。In this embodiment, the calculations that require the most processing time are the delay memory shift processing in step ST3 and the transversal filter calculation in step ST4, as in the conventional case. Therefore, the amount of calculation required during the processing period LT1 is the number of shifts of the delay memory L・[K/M]
, the number of product-sum operations of the transversal filter is M・(
[K/M]+1). Converting this to the processing cycle T2 per sample of output data, the number of shifts of the delay memory is L/M・[K/M], and the number of product-sum operations of the 1-lance universal filter is [K/M]+1. Become.
第２の処理周期Ｔ２の間に必要な演算量で従来例と実施
例で比較すると、実施例の演算量が、デイレイメモリの
シフト回数で１／Ｍに、Ｉ・ランスバーサルフィルタの
積和演算回数で１／Ｌに低減されていることがわかる。Comparing the amount of calculation required during the second processing period T2 between the conventional example and the example, the amount of calculation in the example is reduced to 1/M by the number of shifts of the delay memory, and the amount of calculation required for the sum-of-products calculation of the I-ransversal filter is It can be seen that the number of times is reduced to 1/L.
なお、上記実施例では低域通過フィルタ３にトランスバ
ーサルフィルタを用いた場合について述べたが、低域通
過特性を持ったフィルタであれば他のフィルタ、例えば
櫛形フィルタであってもよい。In the above embodiment, a transversal filter is used as the low-pass filter 3, but other filters having low-pass characteristics, such as a comb filter, may be used.
また、上記実施例ではディジタルプロセッサの処理周期
をＴ□とＴ２の最小公倍数Ｎとしたが、Ｔ１とＴ２の公
倍数であってもよい。Further, in the above embodiment, the processing cycle of the digital processor is set to the least common multiple N of T□ and T2, but it may be a common multiple of T1 and T2.
以上のように、この発明によればディジタルプロセッサ
の処理周期をＴ□とＴ２の公倍数Ｎとし、入力データを
第１の自然数個格納するバッファと、出力データを第２
の自然数個格納するバッファとを設け、フィルタ演算を
間引き後の出力データ値に対しての第２の自然数個分に
ついてのみ行うように構成したので、入出力データの有
無の判定やフィルタ値の選択などを必要とせずに、出力
データ１サンプルあたりの演算時間を、従来より大幅に
低減できるものが得られる効果がある。As described above, according to the present invention, the processing cycle of the digital processor is set to a common multiple N of T
Since the filter operation is performed only on the second natural number of output data values after thinning, it is easy to determine the presence or absence of input/output data and select filter values. The present invention has the effect that the computation time per sample of output data can be significantly reduced compared to the conventional method without requiring the following.
第１図はこの発明の一実施例による標本化周波数変換器
を示すブロック図、第２図はこの発明による標本化周波
数変換処理の手順を示すフローチャート図、第３図は従
来の標本化周波数変換器を示すブロック図、第４図は第
３図において用いられる１−ランスバーサルフィルタを
示すブロック図、第５図は第３図に示す標本化周波数変
換器各部の入出力信号を示す説明図、第６図は従来の標
本化周波数変換処理の手順を示すフローチャート図であ
る。
２は補間器、３は低域通過フィルタ、４は間引き器、６
は入力バッファ、７は出力バッファ。
なお、図中、同一符号は同一、または相当部分を示す。FIG. 1 is a block diagram showing a sampling frequency converter according to an embodiment of the present invention, FIG. 2 is a flowchart showing the procedure of sampling frequency conversion processing according to the present invention, and FIG. 3 is a conventional sampling frequency converter. 4 is a block diagram showing the 1-rance versal filter used in FIG. 3, FIG. 5 is an explanatory diagram showing input and output signals of each part of the sampling frequency converter shown in FIG. 3, FIG. 6 is a flowchart showing the procedure of conventional sampling frequency conversion processing. 2 is an interpolator, 3 is a low-pass filter, 4 is a decimator, 6
is the input buffer, and 7 is the output buffer. In addition, in the figures, the same reference numerals indicate the same or equivalent parts.
Claims (1)
標本化周波数で標本化された出力信号に変換する標本化
周波数変換器において、第１の標本化周波数と第２の標
本化周波数の比が第１の自然数と第２の自然数との比で
表わせるとき、周波数変換を行う処理周期を、上記第１
の標本化周波数および第２の標本化周波数についての各
第１の処理周期と第２の処理周期の公倍数として、入力
信号を上記第１の自然数個分格納する入力バッファと、
該入力バッファに入力される連続した２つの入力信号間
に上記第２の自然数より１少ない個数の零値の信号を等
時間間隔で挿入する補間器と、該補間器の出力信号に含
まれる折り返し雑音を除去する低域通過フィルタと、該
低域通過フィルタの出力信号を上記第１の自然数個おき
に取り出して第２の標本化周波数とする間引き器と、該
間引き器の出力信号を上記第２の自然数個分格納し、第
２の処理周期ごとに上記第２の標本化周波数の信号を出
力する出力バッファとを備えたことを特徴とする標本化
周波数変換器。A sampling frequency converter that converts an input signal sampled at a first sampling frequency to an output signal sampled at a second sampling frequency, the first sampling frequency and the second sampling frequency. can be expressed as the ratio of the first natural number and the second natural number, then the processing cycle for frequency conversion is expressed as
an input buffer that stores the first natural number of input signals as a common multiple of each first processing period and second processing period with respect to the sampling frequency and the second sampling frequency;
an interpolator that inserts zero-value signals, the number of which is one less than the second natural number, at equal time intervals between two consecutive input signals that are input to the input buffer; and a loop included in the output signal of the interpolator. a low-pass filter for removing noise; a decimator for extracting the output signal of the low-pass filter at intervals of the first natural number to obtain a second sampling frequency; 1. A sampling frequency converter comprising: an output buffer that stores a natural number of 2 sampling frequencies and outputs a signal of the second sampling frequency every second processing cycle.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16354090A JPH0453307A (en) | 1990-06-21 | 1990-06-21 | Sampling frequency converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16354090A JPH0453307A (en) | 1990-06-21 | 1990-06-21 | Sampling frequency converter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0453307A true JPH0453307A (en) | 1992-02-20 |
Family
ID=15775829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16354090A Pending JPH0453307A (en) | 1990-06-21 | 1990-06-21 | Sampling frequency converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0453307A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5731770A (en) * | 1995-04-12 | 1998-03-24 | Sharp Kabushiki Kaisha | Digital data buffering device |
| JP2004088527A (en) * | 2002-08-28 | 2004-03-18 | Renesas Technology Corp | Audio interface circuit |
| JP2005287041A (en) * | 2004-03-29 | 2005-10-13 | Samsung Electronics Co Ltd | System, method, and device for converting sampling rate |
| JP2010130185A (en) * | 2008-11-26 | 2010-06-10 | Fujitsu Ltd | Sampling rate conversion circuit |
| JP2012191418A (en) * | 2011-03-10 | 2012-10-04 | Ricoh Co Ltd | Data reception circuit, data transmission/reception system and data reception method |
-
1990
- 1990-06-21 JP JP16354090A patent/JPH0453307A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5731770A (en) * | 1995-04-12 | 1998-03-24 | Sharp Kabushiki Kaisha | Digital data buffering device |
| JP2004088527A (en) * | 2002-08-28 | 2004-03-18 | Renesas Technology Corp | Audio interface circuit |
| JP4547123B2 (en) * | 2002-08-28 | 2010-09-22 | ルネサスエレクトロニクス株式会社 | Audio interface circuit |
| JP2005287041A (en) * | 2004-03-29 | 2005-10-13 | Samsung Electronics Co Ltd | System, method, and device for converting sampling rate |
| JP2010130185A (en) * | 2008-11-26 | 2010-06-10 | Fujitsu Ltd | Sampling rate conversion circuit |
| JP2012191418A (en) * | 2011-03-10 | 2012-10-04 | Ricoh Co Ltd | Data reception circuit, data transmission/reception system and data reception method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5068716A (en) | Sampling rate converter | |
| US7196648B1 (en) | Non-integer decimation using cascaded intergrator-comb filter | |
| JP3160675B2 (en) | Sample data interpolator | |
| JPH0771046B2 (en) | Half-bandwidth digital filter | |
| JP3066241B2 (en) | Digital filter and oversampling type analog / digital converter using the digital filter | |
| JPS6255325B2 (en) | ||
| US6000834A (en) | Audio sampling rate conversion filter | |
| AU724637B2 (en) | Decimation method and decimation filter | |
| US7283076B1 (en) | Digital non-integer sample/hold implemented using virtual filtering | |
| JPH0453307A (en) | Sampling frequency converter | |
| US5821884A (en) | Sampling rate conversion method and apparatus utilizing an area effect correlation method | |
| US5317529A (en) | Digital filter using intermediate holding registers and common accumulators and multipliers | |
| JPH06350399A (en) | Method and digital filter architecture for filtering digital signal | |
| JP3322030B2 (en) | Sampling rate converter | |
| JP3468677B2 (en) | Frequency converter | |
| JP2583610B2 (en) | A / D, D / A converter | |
| JP2008219560A (en) | Decimation filter | |
| EP1458097A1 (en) | Arbitrary sampling rate conversion | |
| JP3172046B2 (en) | Sampling rate converter | |
| Babic et al. | Decimation by non-integer factor in multistandard radio receivers | |
| KR20050084345A (en) | Digital sampling frequency converter | |
| JP2628506B2 (en) | Digital filter | |
| JPS6326119A (en) | Sampling frequency converting circuit | |
| JPH061883B2 (en) | Thinning interpolator | |
| JP2012085177A (en) | Decimator circuit, and operation method for decimator circuit |