JP3468677B2 - Frequency converter - Google Patents

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、例えば、ディジタ
ル信号を圧縮伸長する映像信号処理装置に関し、特に、
入力サンプリング周波数と出力サンプリング周波数が整
数比の関係かつ出力サンプリング周波数が入力サンプリ
ング周波数の非整数倍のときの周波数変換を行うディジ
タル周波数変換装置に関するものである。 【０００２】 【従来の技術】従来のディジタル周波数変換に関する技
術としては、例えば、特開平９−１４８８８５号公報に
開示されている周波数変換方式がある。図４はその周波
数変換方式を説明するための従来のディジタルデータ周
波数変換装置であって、サンプリング周波数１３４.４
ＫＨｚのディジタルデータをサンプリング周波数３２Ｋ
Ｈｚ，４８ＫＨｚ，９６ＫＨｚのディジタルデータへ変
換する周波数変換装置を示したものである。そこで、ま
ず、図４を用いて上記周波数変換方式について説明す
る。 【０００３】図４において、サンプリング周波数１３
４.４ＫＨｚでサンプリングされたディジタルデータ
は、入力端子１０１より入力し、インターポレーション
フィルタ１０２に供給する。インターポレーションフィ
ルタ１０２では、上記１３４.４ＫＨｚのディジタルデ
ータを６７.２ＫＨｚ以上の周波数を減衰させながら５
倍オーバーサンプリングして、６７２ＫＨｚのディジタ
ルデータを出力し、デシメーションフィルタ１０３，デ
シメーションフィルタ１０４及びデシメーションフィル
タ１０５に供給する。デシメーションフィルタ１０３で
は、上記６７２ＫＨｚのディジタルデータを１６ＫＨｚ
以上の周波数を減衰させてから、１／２１倍ダウンサン
プリングして、３２ＫＨｚでのディジタルデータを出力
端子１０６から出力する。デシメーションフィルタ１０
４では、上記６７２ＫＨｚのディジタルデータを２４Ｋ
Ｈｚ以上の周波数を減衰させてから、１／１４倍ダウン
サンプリングして、４８ＫＨｚでのディジタルデータを
出力端子１０７から出力する。デシメーションフィルタ
１０５では、上記６７２ＫＨｚのディジタルデータを４
８ＫＨｚ以上の周波数を減衰させてから、１／７倍ダウ
ンサンプリングして、９６ＫＨｚでのディジタルデータ
を出力端子１０７から出力する。ここで、入力サンプリ
ング周波数をｆｓ、出力サンプリング周波数をｆｓ′と
したときの周波数比ｆｓ：ｆｓ′は、それぞれ２１：
５、１４：５、７：５となる。 【０００４】 【発明が解決しようとする課題】以上のように、入力サ
ンプリング周波数と出力サンプリング周波数が整数比の
関係かつ出力サンプリング周波数が入力サンプリング周
波数の非整数倍の場合には、入力サンプリング周波数と
出力サンプリング周波数の最小公倍数の周波数が必要と
なる。例えば、上記従来技術のように、サンプリング周
波数１３４.４ＫＨｚのディジタルデータをサンプリン
グ周波数３２ＫＨｚのディジタルデータへ変換しようと
すると、１３４.４ＫＨｚのデータを６７２ＫＨｚにア
ップサンプリングし、アップサンプリングしたデータを
３２ＫＨｚにダウンサンプリングして、３２ＫＨｚのデ
ータに変換する。回路の消費電力は、クロック周波数に
比例するため、入力及び出力サンプリング周波数より高
い周波数を用いることは好ましくない。また、このよう
に複数のクロックを用いたディジタル回路をＣＭＯＳ
（Complementary Metal Oxide Semionductor）により構
成すると、回路構成が複雑かつ回路規模が増大する。さ
らに、インターポレーションフィルタとデシメーション
フィルタという２種類のフィルタが必要となるため、回
路規模が増大する。 【０００５】 【課題を解決するための手段】本発明は、上述した実情
に鑑みてなされたものであり、入力サンプリング周波数
と出力サンプリング周波数が整数比の関係かつ出力サン
プリング周波数が入力サンプリング周波数の非整数倍の
場合に、アップサンプリングによる高い周波数を用いな
いことによるディジタル信号処理回路の消費電力の削減
と回路構成の簡易化と回路規模の削減を目的とした周波
数変換装置を提供するものである。 【０００６】 【０００７】 【０００８】 【０００９】請求項１の発明は、入力サンプリング周波
数と出力サンプリング周波数が整数比の関係でかつ、出
力サンプリング周波数が入力サンプリング周波数の非整
数倍であるディジタル信号を周波数変換する周波数変換
装置において、入力サンプリング信号に対して帯域制限
演算を行い抑制した周波数帯域の出力サンプリング周期
毎のデータを得る帯域制限手段と、前記帯域制限演算の
結果得られた信号から出力サンプリング信号を抽出する
間引き手段と、入力信号に零データを補間する手段を備
え、Ｘ：Ｙ（Ｘ＞Ｙ）の整数比で表される第１の周波数
ｆｓと第２の周波数ｆｓ′を相互に変換する時、前記第
１の周波数ｆｓから前記第２の周波数ｆｓ′への変換で
は、入力サンプリング信号Ｘ個につき、前記帯域制限手
段ではＸ回の帯域制限演算を行い、前記間引き手段でＹ
個のサンプルを抽出し、前記第２の周波数ｆｓ′から前
記第１の周波数ｆｓへの変換では、入力サンプリング信
号Ｙ個につき｜Ｘ−Ｙ｜個の零データを補間した後、Ｘ
回の帯域制限演算を行い、Ｘ個のサンプルを抽出するこ
とで、相互の周波数変換における帯域制限手段の動作ク
ロックを単一にする周波数変換装置である。 【００１０】 【発明の実施の形態】本発明のディジタル周波数変換装
置は、入力サンプリング周波数と出力サンプリング周波
数が整数比の関係かつ出力サンプリング周波数が入力サ
ンプリング周波数の非整数倍の場合に、入力されたディ
ジタル信号に対してデータを補間する手段と、制御信号
を発生する手段と、前記制御信号によって係数を選択す
る手段とを具備する。上記構成により、アップサンプリ
ングによる高い周波数を用いないことでの消費電力の削
減と回路規模の削減と回路構成の簡易化ができる。以
下、本発明の一実施例について図面を参照しながら説明
する。図１，図２は、本発明における周波数変換の方法
を説明するための図であり、図１（Ａ），図１（Ｂ），
図１（Ｃ）は周波数ｆｓから周波数ｆｓ′＝３／４ｆｓ
への変換を説明するための図で、図２（Ｄ），図２
（Ｅ），図２（Ｆ）は周波数ｆｓ′から周波数ｆｓへの
変換を説明するための図である。 【００１１】図１（Ａ）において、入力サンプリング周
波数と出力サンプリング周波数の最小公倍数の周波数に
なるように、サンプリング周波数ｆｓ毎のデータ（Ｓ
０，Ｓ３，Ｓ６，Ｓ９，Ｓ１２，Ｓ１５，Ｓ１８，Ｓ２
１，Ｓ２４）に対してサンプリング周波数ｆｓの３倍の
周波数の位置に仮想的に零データ（Ｓ１，Ｓ２，Ｓ４，
Ｓ５，Ｓ７，Ｓ８，Ｓ１０，Ｓ１１，Ｓ１３，Ｓ１４，
Ｓ１６，Ｓ１７，Ｓ１９，Ｓ２０，Ｓ２２，Ｓ２３）を
挿入する。零データが挿入されたデータに対して、ｆ
ｓ′の１／２以上の周波数帯域の通過を所定値以下に制
限し、その帯域制限されたデータを１／４に間引くこと
で、サンプリング周波数ｆｓ′のデータが得られる。 【００１２】次に、図１（Ｂ）において、ｆｓ′の１／
２以上の周波数を減衰したｆｓ′毎のデータ（Ｍ０，Ｍ
１，Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６）を得るために、上
記零データが挿入されたデータに対して、７タップのフ
ィルタでフィルタリングした場合を考える。本来なら
ば、Ｂ０，Ｂ１，Ｂ２のような各データの間の点で演算
する必要があるが、フィルタリング後にデータを１／４
に間引くことから、上記（Ｍ０，Ｍ１，Ｍ２，Ｍ３，Ｍ
４，Ｍ５，Ｍ６）の点で演算すればよい。よって、７タ
ップのフィルタでフィルタリングした場合、以下の式が
得られる。ここで、Ｋ０，Ｋ１，Ｋ２，Ｋ３は７タップ
のフィルタの係数を意味する。 【００１３】Ｍ０＝Ｋ０×Ｓ０＋Ｋ１×(Ｓ１＋Ｓ(−
１))＋Ｋ２(Ｓ２＋Ｓ(−２))＋Ｋ３×(Ｓ３＋Ｓ(−３)) Ｍ１＝Ｋ０×Ｓ４＋Ｋ１×(Ｓ５＋Ｓ３)＋Ｋ２×(Ｓ６
＋Ｓ２)＋Ｋ３×(Ｓ７＋Ｓ１) Ｍ２＝Ｋ０×Ｓ８＋Ｋ１×(Ｓ９＋Ｓ７)＋Ｋ２×(Ｓ１
０＋Ｓ６)＋Ｋ３×(Ｓ１１＋Ｓ５) Ｍ３＝Ｋ０×Ｓ１２＋Ｋ１×(Ｓ１３＋Ｓ１１)＋Ｋ２×
(Ｓ１４＋Ｓ１０)＋Ｋ３×(Ｓ１５＋Ｓ９) Ｍ４＝Ｋ０×Ｓ１６＋Ｋ１×(Ｓ１７＋Ｓ１５)＋Ｋ２×
(Ｓ１８＋Ｓ１４)＋Ｋ３×(Ｓ１９＋Ｓ１３) Ｍ５＝Ｋ０×Ｓ２０＋Ｋ１×(Ｓ２１＋Ｓ１９)＋Ｋ２×
(Ｓ２２＋Ｓ１８)＋Ｋ３×(Ｓ２３＋Ｓ１７) Ｍ６＝Ｋ０×Ｓ２４＋Ｋ１×(Ｓ２５＋Ｓ２３)＋Ｋ２×
(Ｓ２６＋Ｓ２２)＋Ｋ３×(Ｓ２７＋Ｓ２１) 【００１４】これらの式において、入力データ（Ｓ１，
Ｓ２，Ｓ４，Ｓ５，Ｓ７，Ｓ８，Ｓ１０，Ｓ１１，Ｓ１
３，Ｓ１４，Ｓ１６，Ｓ１７，Ｓ１９，Ｓ２０，Ｓ２
２，Ｓ２３）は零データなので、上記式は以下のように
表せる。 【００１５】 Ｍ０＝Ｋ０×Ｓ０＋Ｋ３×（Ｓ３＋Ｓ（−３）） Ｍ１＝Ｋ１×Ｓ３＋Ｋ２×Ｓ６ Ｍ２＝Ｋ１×Ｓ９＋Ｋ２×Ｓ６ Ｍ３＝Ｋ０×Ｓ１２＋Ｋ３×（Ｓ１５＋Ｓ９） Ｍ４＝Ｋ１×Ｓ１５＋Ｋ２×Ｓ１８ Ｍ５＝Ｋ１×Ｓ２１＋Ｋ２×Ｓ１８ Ｍ６＝Ｋ０×Ｓ２４＋Ｋ３×（Ｓ２７＋Ｓ２１） 【００１６】それぞれの式の傾向から、Ｍ３，Ｍ４，Ｍ
５…のデータは、Ｍ０，Ｍ１，Ｍ２の３パターンを繰り
返すことによって得られることがわかる。次に、図１
（Ｃ）において、周波数ｆｓから周波数ｆｓ′への変換
を周波数ｆｓで実行する方法を説明する。周波数ｆｓ毎
の入力データ（Ｓ０，Ｓ３，Ｓ６，Ｓ９，Ｓ１２，Ｓ１
５，Ｓ１８，Ｓ２１）において、あるデータＹ１に対し
て１つ前のデータをＹ０、１つ後のデータをＹ２とする
と、フィルタリング後の出力データ（ｍ０，ｍ１，ｍ
２，ｍ３，ｍ４，ｍ５，ｍ６，ｍ７）は、以下の式で表
現できる。ここで、例えば、Ｙ１＝Ｓ３のときは、Ｙ０
＝Ｓ０、Ｙ２＝Ｓ６となる。 【００１７】 ｍ０＝Ｋ０×Ｙ１＋Ｋ３×（Ｙ０＋Ｙ２） ｍ１＝Ｋ１×Ｙ１＋Ｋ２×Ｙ２ ｍ２＝Ｋ２×Ｙ１＋Ｋ１×Ｙ２ ｍ３＝０ ｍ４＝Ｋ０×Ｙ１＋Ｋ３×（Ｙ０＋Ｙ２） ｍ５＝Ｋ１×Ｙ１＋Ｋ２×Ｙ２ ｍ６＝Ｋ２×Ｙ１＋Ｋ１×Ｙ２ ｍ７＝０ 【００１８】ここで、上記周波数ｆｓ′毎のデータ（Ｍ
０，Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５）に対応するデータ
は、それぞれ（ｍ０，ｍ１，ｍ２，ｍ４，ｍ５，ｍ６）
であり、ｍ３とｍ７のデータを間引くと、周波数ｆｓ′
毎のデータとなる。よって、表１に示すように係数を４
パターンで切り替えることによって、フィルタが構成で
きる。 【００１９】次に、図２（Ｄ），図２（Ｅ），図２
（Ｆ）を用いて、周波数ｆｓ′から周波数ｆｓへの変換
を説明する。図２（Ｄ）において、サンプリング周波数
ｆｓ′毎のデータ（Ｔ０，Ｔ４，Ｔ８，Ｔ１２，Ｔ１
６，Ｔ２０，Ｔ２４）に対して周波数ｆｓの３倍の周波
数の位置に仮想的に零データ（Ｔ１，Ｔ２，Ｔ３，Ｔ
５，Ｔ６，Ｔ７，Ｔ９，Ｔ１０，Ｔ１１，Ｔ１３，Ｔ１
４，Ｔ１５，Ｔ１７，Ｔ１８，Ｔ１９，Ｔ２１，Ｔ２
２，Ｔ２３）を挿入する。零データが挿入されたデータ
に対して、ｆｓの１／２以上の周波数帯域の通過を所定
値以下に制限し、その帯域制限されたデータを１／３に
間引くことで、サンプリング周波数ｆｓのデータが得ら
れる。 【００２０】次に、図２（Ｅ）において、ｆｓの１／２
以上の周波数を減衰したｆｓ毎のデータ（Ｌ０，Ｌ１，
Ｌ２，Ｌ３，Ｌ４，Ｌ５，Ｌ６，Ｌ７，Ｌ８）を得るた
めに、上記零データが挿入されたデータに対して、７タ
ップのフィルタでフィルタリングした場合を考える。本
来ならば、Ｅ０，Ｅ１のような各データの間の点で演算
する必要があるが、フィルタリング後にデータを１／３
に間引くことから、上記（Ｌ０，Ｌ１，Ｌ２，Ｌ３，Ｌ
４，Ｌ５，Ｌ６，Ｌ７，Ｌ８）の点で演算すれば良い。
よって、７タップのフィルタでフィルタリングした場
合、以下の式が得られる。ここで、Ｊ０，Ｊ１，Ｊ２，
Ｊ３は７タップのフィルタの係数を意味する。 【００２１】Ｌ０＝Ｊ０×Ｔ０＋Ｊ１×(Ｔ１＋Ｔ(−
１))＋Ｊ２×(Ｔ２＋Ｔ(−２))＋Ｊ３×(Ｔ３＋Ｔ(−
３)) Ｌ１＝Ｊ０×Ｔ３＋Ｊ１×(Ｔ４＋Ｔ２)＋Ｊ２×(Ｔ５
＋Ｔ１)＋Ｊ３×(Ｔ６＋Ｔ０) Ｌ２＝Ｊ０×Ｔ６＋Ｊ１×(Ｔ７＋Ｔ５)＋Ｊ２×(Ｔ８
＋Ｔ４)＋Ｊ３×(Ｔ９＋Ｔ３) Ｌ３＝Ｊ０×Ｔ９＋Ｊ１×(Ｔ１０＋Ｔ８)＋Ｊ２×(Ｔ
１１＋Ｔ７)＋Ｊ３×(Ｔ１２＋Ｔ６) Ｌ４＝Ｊ０×Ｔ１２＋Ｊ１×(Ｔ１３＋Ｔ１１)＋Ｊ２×
(Ｔ１４＋Ｔ１０)＋Ｊ３×(Ｔ１５＋Ｔ９） Ｌ５＝Ｊ０×Ｔ１５＋Ｊ１×（Ｔ１６＋Ｔ１４)＋Ｊ２
×(Ｔ１７＋Ｔ１３)＋Ｊ３×(Ｔ１８＋Ｔ１２) Ｌ６＝Ｊ０×Ｔ１８＋Ｊ１×(Ｔ１９＋Ｔ１７)＋Ｊ２×
(Ｔ２０＋Ｔ１６)＋Ｊ３×(Ｔ２１＋Ｔ１５) Ｌ７＝Ｊ０×Ｔ２１＋Ｊ１×(Ｔ２２＋Ｔ２０)＋Ｊ２×
(Ｔ２３＋Ｔ１９)＋Ｊ３×(Ｔ２４＋Ｔ１８) Ｌ８＝Ｊ０×Ｔ２４＋Ｊ１×(Ｔ２５＋Ｔ２３)＋Ｊ２×
(Ｔ２６＋Ｔ２２)＋Ｊ３×(Ｔ２７＋Ｔ２１) 【００２２】これらの式において、入力データ（Ｔ１，
Ｔ２，Ｔ３，Ｔ５，Ｔ６，Ｔ７，Ｔ９，Ｔ１０，Ｔ１
１，Ｔ１３，Ｔ１４，Ｔ１５，Ｔ１７，Ｔ１８，Ｔ１
９，Ｔ２１，Ｔ２２，Ｔ２３）は零データなので、上記
式は以下のように表せる。 Ｌ０＝Ｊ０×Ｔ０ Ｌ１＝Ｊ１×Ｔ４＋Ｊ３×Ｔ０ Ｌ２＝Ｊ２×（Ｔ８＋Ｔ４） Ｌ３＝Ｊ１×Ｔ８＋Ｊ３×Ｔ１２ Ｌ４＝Ｊ０×Ｔ１２ Ｌ５＝Ｊ１×Ｔ１６＋Ｊ３×Ｔ１２ Ｌ６＝Ｊ２×（Ｔ２０＋Ｔ１６） Ｌ７＝Ｊ１×Ｔ２０＋Ｊ３×Ｔ２４ Ｌ８＝Ｊ０×Ｔ２４ 【００２３】それぞれの式の傾向から、Ｌ４，Ｌ５，Ｌ
６，Ｌ７…のデータはＬ０，Ｌ１，Ｌ２，Ｌ３の４パタ
ーンを繰り返すことによって得られることがわかる。次
に、図２（Ｆ）において、周波数ｆｓ′から周波数ｆｓ
への変換を周波数ｆｓで実行する方法を説明する。周波
数ｆｓ′毎のデータ（Ｔ０，Ｔ４，Ｔ８，Ｔ１２，Ｔ１
６，Ｔ２０，Ｔ２４）に、図２（Ｆ）のＦ０，Ｆ１に示
すような位置に零データを補間したデータにおいて、あ
るデータＺ１に対して１つ前のデータをＺ０、１つ後の
データをＺ２とすると、フィルタリング後の出力データ
（ｌ０，ｌ１，ｌ２，ｌ３，ｌ４，ｌ５，ｌ６，ｌ７）
は、以下の式で表現できる。ここで、例えば、Ｚ１＝Ｔ
４のときは、Ｚ０＝Ｔ０、Ｚ２＝Ｔ８となる。 【００２４】 ｌ０＝Ｊ０×Ｚ１ ｌ１＝Ｊ１×Ｚ１＋Ｊ３×Ｚ０ ｌ２＝Ｊ２×（Ｚ０＋Ｚ２） ｌ３＝Ｊ１×Ｚ１＋Ｊ３×Ｚ３ ｌ４＝Ｊ０×Ｚ１ ｌ５＝Ｊ１×Ｚ１＋Ｊ３×Ｚ０ ｌ６＝Ｊ２×（Ｚ０＋Ｚ２） ｌ７＝Ｊ１×Ｚ１＋Ｊ３×Ｚ２ 【００２５】ここで、上記周波数ｆｓ毎のデータ（Ｌ
０，Ｌ１，Ｌ２，Ｌ３，Ｌ４，Ｌ５，Ｌ６，Ｌ７）に対
応するデータは、それぞれ（ｌ０，ｌ１，ｌ２，ｌ３，
ｌ４，ｌ５，ｌ６，ｌ７）である。よって、表１で示す
ように係数を４パターンで切り替えることによって、フ
ィルタが構成できる。上記周波数変換方法によって、イ
ンターポレーションフィルタとデシメーションフィルタ
を一つのフィルタで構成することにより、回路規模が削
減され、アップサンプリングによる高い周波数を用いな
いことで、回路構成が簡単になる。また、上記周波数変
換方法で示したような７タップのフィルタをディジタル
回路で実現するとき、ｍ０〜ｍ３及びｌ０〜ｌ３の各式
から，３タップのフィルタで実現できることがわかる。 【００２６】 【表１】 【００２７】図３は、本発明の実施例を示しており、サ
ンプリング周波数ｆｓの信号を周波数ｆｓ′＝３／４ｆ
ｓに変換することとその逆変換を行うもので、３タップ
のフィルタで構成された周波数変換装置である。ここ
で、記録時の動作は周波数ｆｓから周波数ｆｓ′への変
換を示し、再生時の動作は、周波数ｆｓ′から周波数ｆ
ｓへの変換を示している。 【００２８】図３において、記録時の動作を説明する。
入力端子１にはサンプリング周波数ｆｓのディジタル信
号が供給される。供給されたディジタル信号は、スイッ
チ３を通り、制御信号発生器４及びレジスタ５に送られ
る。レジスタ５に送られたデータＤ１は、レジスタＲ
１，Ｒ２で順次遅延し、乗算器７〜９に送られる。制御
信号発生器４では、４種類の制御信号を出力し、係数選
択回路１０〜１２及び間引き回路１４に送る。係数選択
回路１０〜１２では、それぞれに入力された制御信号に
従って、係数を選択し、選択された係数１〜３は、乗算
器７〜９に送られる。ここで、係数１〜３は、表１に示
すように、記録時のパターン１〜４に従って選択され
る。データＤ１〜Ｄ３は、それぞれ３個の乗算器７〜９
で係数を乗じ、それぞれの乗算結果を加算器１３で加算
し、間引き回路１４に送られる。間引き回路１４では、
制御信号発生器４で作成された制御信号に従って、図１
（Ｃ）のｍ３，ｍ７で示すような位置の間引きデータを
除いたデータ（ｍ０，ｍ１，ｍ２，ｍ４，ｍ５，ｍ６）
のみをメモリに書き込み、周波数ｆｓ′で読み出すこと
でデータの間引きを行う。間引かれたデータは、スイッ
チ１５を通って出力端子１６に送られる。出力端子１６
には、周波数ｆｓ′のディジタル信号が出力される。 【００２９】次に、再生時の動作を説明する。入力端子
１にはサンプリング周波数ｆｓ′のディジタル信号が供
給される。供給されたディジタル信号は、データ補間回
路２に送られる。データ補間回路２では、サンプリング
周波数ｆｓ′のデータに図１（Ｆ）で示すような位置に
零データが挿入されるようなタイミングで交互にメモリ
に書き込み、周波数ｆｓで読み出すことでデータの補間
を行う。補間したデータは、スイッチ３を通り、制御信
号発生器４及びレジスタ５に送られる。レジスタ５に送
られたデータＤ１は、レジスタＲ１，Ｒ２で順次遅延
し、乗算器７〜９に送られる。制御信号発生器４では、
４種類の制御信号を出力し、係数選択回路１０〜１２に
送る。係数選択回路１０〜１２では、それぞれに入力さ
れた制御信号に従って、係数を選択し、選択された係数
１〜３は乗算器７〜９に送られる。ここで、係数１〜３
は、表１に示すように、再生時のパターン１〜４に従っ
て選択される。データＤ１〜Ｄ３は、それぞれ３個の乗
算器７〜９で係数を乗じ、それぞれの乗算結果を加算器
１３で加算し、スイッチ１５を通って出力端子１６に送
られる。出力端子１６には、周波数ｆｓのディジタル信
号が出力される。 【００３０】以上によりサンプリング周波数ｆｓの信号
を周波数ｆｓ′＝３／４ｆｓに変換及びその逆変換を行
う回路が、サンプリング周波数ｆｓ及びｆｓ′で動作す
る回路のみで構成でき、アップサンプリングによる高い
周波数を用いないことでの回路構成の簡易化及び消費電
力の削減がなされ、インターポレーションフィルタとデ
シメーションフィルタを一つのフィルタで構成すること
による回路規模の削減ができる。 【００３１】上記周波数変換方式では、３タップのフィ
ルタが例に挙げられているが、特性によっては記録時再
生時でタップ数を変えることも考えられる。このように
記録時再生時とで、フィルタのタップ数が異なる場合
は、多い方のタップ数に合わせてフィルタを構成すれば
良い。 【００３２】 【発明の効果】本発明の周波数変換装置によれば、ディ
ジタル信号を圧縮伸長する映像信号処理装置において、
特に、入力サンプリング周波数と出力サンプリング周波
数が整数比の関係かつ出力サンプリング周波数が入力サ
ンプリング周波数の非整数倍のとき、アップサンプリン
グによる高い周波数を使用しないので、回路構成を簡易
化できると共に消費電力を削減することができる。ま
た、サンプリング信号相互の周波数変換を簡単な回路構
成で、しかも動作クロックを同一にして容易に行うこと
ができる。Description: BACKGROUND OF THE INVENTION [0001] 1. Field of the Invention [0002] The present invention relates to a video signal processing apparatus for compressing and expanding a digital signal.
The present invention relates to a digital frequency converter that performs frequency conversion when an input sampling frequency and an output sampling frequency are in an integer ratio and the output sampling frequency is a non-integer multiple of the input sampling frequency. 2. Description of the Related Art As a conventional technique relating to digital frequency conversion, for example, there is a frequency conversion method disclosed in Japanese Patent Application Laid-Open No. Hei 9-148885. FIG. 4 shows a conventional digital data frequency converter for explaining the frequency conversion method, and has a sampling frequency of 134.4.
Digital data of KHz is sampled at 32K
1 shows a frequency conversion device for converting digital data into Hz, 48 KHz, and 96 KHz. Therefore, first, the frequency conversion method will be described with reference to FIG. In FIG. 4, a sampling frequency 13
Digital data sampled at 4.4 KHz is input from an input terminal 101 and supplied to an interpolation filter 102. In the interpolation filter 102, the digital data of 134.4 KHz is attenuated by 5 kHz while attenuating the frequency of 67.2 kHz or more.
The digital data of 672 KHz is output after double oversampling and supplied to the decimation filter 103, the decimation filter 104 and the decimation filter 105. The decimation filter 103 converts the 672 KHz digital data to 16 KHz.
After attenuating the above frequency, down-sampling is performed by a factor of 1/21, and digital data at 32 KHz is output from the output terminal 106. Decimation filter 10
4, the 672 KHz digital data is converted to 24K.
After attenuating frequencies equal to or higher than 1 Hz, down-sampling is performed by a factor of 1/14, and digital data at 48 KHz is output from the output terminal 107. The decimation filter 105 converts the 672 KHz digital data into 4
After attenuating frequencies above 8 KHz, down-sampling is performed by a factor of 7 and digital data at 96 KHz is output from output terminal 107. Here, the frequency ratio fs: fs ′ when the input sampling frequency is fs and the output sampling frequency is fs ′ is 21:
5, 14: 5 and 7: 5. As described above, when the input sampling frequency and the output sampling frequency have a relationship of an integer ratio and the output sampling frequency is a non-integer multiple of the input sampling frequency, the input sampling frequency and the output sampling frequency are not equal to each other. A frequency that is the least common multiple of the output sampling frequency is required. For example, when converting digital data having a sampling frequency of 134.4 KHz to digital data having a sampling frequency of 32 KHz as in the above-described conventional technique, the data of 134.4 KHz is up-sampled to 672 KHz, and the up-sampled data is down-converted to 32 KHz. It is sampled and converted to 32 KHz data. Since the power consumption of the circuit is proportional to the clock frequency, it is not preferable to use a frequency higher than the input and output sampling frequencies. In addition, a digital circuit using a plurality of clocks as described above is a CMOS circuit.
(Complementary Metal Oxide Semionductor) complicates the circuit configuration and increases the circuit scale. Further, since two types of filters, an interpolation filter and a decimation filter, are required, the circuit scale increases. SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and has a relationship between an input sampling frequency and an output sampling frequency in an integer ratio and an output sampling frequency that is not equal to the input sampling frequency. It is an object of the present invention to provide a frequency converter for reducing power consumption of a digital signal processing circuit, simplifying a circuit configuration, and reducing a circuit scale by not using a high frequency due to upsampling in the case of an integer multiple. [0008] The invention according to claim 1 is an input sampling frequency.
Number and output sampling frequency have an integer ratio
The input sampling frequency is inconsistent with the input sampling frequency.
Frequency conversion for frequency conversion of digital signals that are several times
In the device, band limitation for input sampling signal
The output sampling period of the frequency band that was suppressed by performing the calculation
Bandwidth limiting means for obtaining data for each
Extract the output sampling signal from the resulting signal
When a first frequency fs and a second frequency fs ′ represented by an integer ratio of X: Y (X> Y) are provided, the first frequency fs and the second frequency fs ′ are provided. In the conversion from the first frequency fs to the second frequency fs ′, for the X input sampling signals, the band limiting unit performs X band limiting calculations, and the thinning unit performs Y
In the conversion from the second frequency fs' to the first frequency fs, | X−Y | zero data are interpolated for every Y input sampling signals, and then X
This is a frequency conversion device that performs a band-limiting operation twice and extracts X samples, thereby making the operating clock of the band-limiting means in the mutual frequency conversion unitary. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A digital frequency converter according to the present invention receives an input signal when the input sampling frequency and the output sampling frequency are in an integer ratio and the output sampling frequency is a non-integer multiple of the input sampling frequency. The system includes means for interpolating data with respect to a digital signal, means for generating a control signal, and means for selecting a coefficient according to the control signal. With the above configuration, it is possible to reduce power consumption, reduce the circuit scale, and simplify the circuit configuration by not using a high frequency due to upsampling. Hereinafter, an embodiment of the present invention will be described with reference to the drawings. FIGS. 1 and 2 are diagrams for explaining a frequency conversion method according to the present invention, and FIGS. 1 (A), 1 (B),
FIG. 1 (C) shows the frequency fs' = 3 / 4fs from the frequency fs.
FIG. 2D and FIG. 2 are diagrams for explaining the conversion to.
(E) and FIG. 2 (F) are diagrams for explaining the conversion from the frequency fs ′ to the frequency fs. In FIG. 1A, data (S) for each sampling frequency fs is set so that the frequency is the least common multiple of the input sampling frequency and the output sampling frequency.
0, S3, S6, S9, S12, S15, S18, S2
1, S24), virtually zero data (S1, S2, S4, S3) at a position three times the sampling frequency fs.
S5, S7, S8, S10, S11, S13, S14,
S16, S17, S19, S20, S22, S23) are inserted. For the data with zero data inserted, f
The data of the sampling frequency fs 'is obtained by restricting the passage of a frequency band equal to or more than 1/2 of s' to a predetermined value or less and thinning out the band-limited data to 1/4. Next, in FIG. 1B, 1 / fs of fs'
Data (M0, M0) for each fs' with two or more frequencies attenuated
1, M2, M3, M4, M5, M6), a case where the data in which the zero data is inserted is filtered by a 7-tap filter. Normally, it is necessary to calculate at points between data such as B0, B1, and B2.
(M0, M1, M2, M3, M
4, M5, M6). Therefore, when filtering is performed with a 7-tap filter, the following expression is obtained. Here, K0, K1, K2, and K3 mean coefficients of a 7-tap filter. M0 = K0 × S0 + K1 × (S1 + S (−
1)) + K2 (S2 + S (−2)) + K3 × (S3 + S (−3)) M1 = K0 × S4 + K1 × (S5 + S3) + K2 × (S6
+ S2) + K3 × (S7 + S1) M2 = K0 × S8 + K1 × (S9 + S7) + K2 × (S1
0 + S6) + K3 × (S11 + S5) M3 = K0 × S12 + K1 × (S13 + S11) + K2 ×
(S14 + S10) + K3 × (S15 + S9) M4 = K0 × S16 + K1 × (S17 + S15) + K2 ×
(S18 + S14) + K3 × (S19 + S13) M5 = K0 × S20 + K1 × (S21 + S19) + K2 ×
(S22 + S18) + K3 × (S23 + S17) M6 = K0 × S24 + K1 × (S25 + S23) + K2 ×
(S26 + S22) + K3 × (S27 + S21) In these equations, the input data (S1,
S2, S4, S5, S7, S8, S10, S11, S1
3, S14, S16, S17, S19, S20, S2
Since (2, S23) is zero data, the above equation can be expressed as follows. M0 = K0 × S0 + K3 × (S3 + S (-3)) M1 = K1 × S3 + K2 × S6 M2 = K1 × S9 + K2 × S6 M3 = K0 × S12 + K3 × (S15 + S9) M4 = K1 × S15 + K2 × S18 M5 = K1 S21 + K2 × S18 M6 = K0 × S24 + K3 × (S27 + S21) From the tendencies of the equations, M3, M4, M
It can be seen that data No. 5 can be obtained by repeating three patterns of M0, M1, and M2. Next, FIG.
In (C), a method of performing the conversion from the frequency fs to the frequency fs' at the frequency fs will be described. Input data (S0, S3, S6, S9, S12, S1) for each frequency fs
5, S18, S21), assuming that the preceding data is Y0 and the succeeding data is Y2 with respect to a certain data Y1, the output data after filtering (m0, m1, m
2, m3, m4, m5, m6, m7) can be expressed by the following equation. Here, for example, when Y1 = S3, Y0
= S0, Y2 = S6. M0 = K0 × Y1 + K3 × (Y0 + Y2) m1 = K1 × Y1 + K2 × Y2 m2 = K2 × Y1 + K1 × Y2 m3 = 0 m4 = K0 × Y1 + K3 × (Y0 + Y2) m5 = K1 × Y1 + K2 × Y2K6K1 × Y2 m7 = 0 Here, the data (M
Data corresponding to (0, M1, M2, M3, M4, M5) are (m0, m1, m2, m4, m5, m6), respectively.
When the data of m3 and m7 is thinned out, the frequency fs'
It becomes data for each. Therefore, as shown in Table 1, the coefficient is 4
By switching with a pattern, a filter can be configured. Next, FIG. 2 (D), FIG. 2 (E), FIG.
The conversion from the frequency fs' to the frequency fs will be described with reference to FIG. In FIG. 2D, data (T0, T4, T8, T12, T1) for each sampling frequency fs'
6, T20, T24), virtually zero data (T1, T2, T3, T3) at a position of a frequency three times the frequency fs.
5, T6, T7, T9, T10, T11, T13, T1
4, T15, T17, T18, T19, T21, T2
2, T23) is inserted. With respect to the data into which zero data is inserted, the passing of a frequency band equal to or more than 1/2 of fs is limited to a predetermined value or less, and the band-limited data is thinned out to 1/3 to thereby reduce the data of the sampling frequency fs. Is obtained. Next, in FIG. 2E, 1/2 of fs
The data (L0, L1,
In order to obtain L2, L3, L4, L5, L6, L7, and L8), it is assumed that the data in which the zero data is inserted is filtered by a 7-tap filter. Normally, it is necessary to calculate at points between data such as E0 and E1, but after filtering, the data is reduced to 1/3.
(L0, L1, L2, L3, L3)
4, L5, L6, L7, L8).
Therefore, when filtering is performed with a 7-tap filter, the following expression is obtained. Here, J0, J1, J2,
J3 means a coefficient of a 7-tap filter. L0 = J0 × T0 + J1 × (T1 + T (−
1)) + J2 × (T2 + T (−2)) + J3 × (T3 + T (−
3)) L1 = J0 × T3 + J1 × (T4 + T2) + J2 × (T5
+ T1) + J3 × (T6 + T0) L2 = J0 × T6 + J1 × (T7 + T5) + J2 × (T8
+ T4) + J3 × (T9 + T3) L3 = J0 × T9 + J1 × (T10 + T8) + J2 × (T
11 + T7) + J3 × (T12 + T6) L4 = J0 × T12 + J1 × (T13 + T11) + J2 ×
(T14 + T10) + J3 × (T15 + T9) L5 = J0 × T15 + J1 × (T16 + T14) + J2
× (T17 + T13) + J3 × (T18 + T12) L6 = J0 × T18 + J1 × (T19 + T17) + J2 ×
(T20 + T16) + J3 × (T21 + T15) L7 = J0 × T21 + J1 × (T22 + T20) + J2 ×
(T23 + T19) + J3 × (T24 + T18) L8 = J0 × T24 + J1 × (T25 + T23) + J2 ×
(T26 + T22) + J3 × (T27 + T21) In these equations, the input data (T1,
T2, T3, T5, T6, T7, T9, T10, T1
1, T13, T14, T15, T17, T18, T1
9, T21, T22, T23) are zero data, so the above equation can be expressed as follows. L0 = J0 × T0 L1 = J1 × T4 + J3 × T0 L2 = J2 × (T8 + T4) L3 = J1 × T8 + J3 × T12 L4 = J0 × T12 L5 = J1 × T16 + J3 × T12 L6 = J2 × (T20 + T3) L7 = J1 × T24 L8 = J0 × T24 From the tendencies of the equations, L4, L5, L
6, L7... Can be obtained by repeating four patterns L0, L1, L2, L3. Next, in FIG. 2F, from the frequency fs ′ to the frequency fs
A method for performing the conversion to the frequency fs will be described. Data (T0, T4, T8, T12, T1) for each frequency fs'
6, T20, T24), in the data obtained by interpolating the zero data at the positions indicated by F0 and F1 in FIG. Let Z2 be the output data after filtering (10, 11, 12, 13, 14, 15, 16, 17)
Can be expressed by the following equation. Here, for example, Z1 = T
In the case of 4, Z0 = T0 and Z2 = T8. 10 = J0 × Z1 11 = J1 × Z1 + J3 × Z0 12 = J2 × (Z0 + Z2) 13 = J1 × Z1 + J3 × Z3 14 = J0 × Z1 15 = J1 × Z1 + J3 × Z0 16 = J2 × (Z0 + Z2) 17 J1 × Z1 + J3 × Z2 Here, the data (L
Data corresponding to 0, L1, L2, L3, L4, L5, L6, L7) are (10, 11, 12, 23, respectively).
l4, l5, l6, l7). Therefore, a filter can be configured by switching the coefficient in four patterns as shown in Table 1. By using the above-described frequency conversion method, the interpolation filter and the decimation filter are configured by one filter, thereby reducing the circuit scale, and simplifying the circuit configuration by not using a high frequency by up-sampling. Also, when a seven-tap filter as described in the above frequency conversion method is realized by a digital circuit, it can be seen from the equations m0 to m3 and l0 to l3 that the filter can be realized by a three-tap filter. [Table 1] FIG. 3 shows an embodiment of the present invention, in which a signal having a sampling frequency fs is converted to a frequency fs' = 3 / 4f.
This is a frequency conversion device that performs conversion into s and its inverse, and is configured with a 3-tap filter. Here, the operation at the time of recording indicates the conversion from the frequency fs to the frequency fs', and the operation at the time of reproduction indicates the conversion from the frequency fs' to the frequency fs'.
The conversion to s is shown. Referring to FIG. 3, the operation at the time of recording will be described.
The input terminal 1 is supplied with a digital signal having a sampling frequency fs. The supplied digital signal passes through the switch 3 and is sent to the control signal generator 4 and the register 5. The data D1 sent to the register 5 is stored in the register R
The signals are sequentially delayed by 1 and R2 and sent to multipliers 7 to 9. The control signal generator 4 outputs four types of control signals and sends them to the coefficient selection circuits 10 to 12 and the thinning circuit 14. The coefficient selection circuits 10 to 12 select coefficients according to the control signals input thereto, and the selected coefficients 1 to 3 are sent to multipliers 7 to 9. Here, the coefficients 1 to 3 are selected according to the patterns 1 to 4 at the time of recording as shown in Table 1. The data D1 to D3 are three multipliers 7 to 9 respectively.
Are multiplied by a coefficient, the respective multiplication results are added by an adder 13 and sent to a thinning circuit 14. In the thinning circuit 14,
According to the control signal generated by the control signal generator 4, FIG.
Data (m0, m1, m2, m4, m5, m6) excluding decimation data at the positions indicated by m3 and m7 in (C)
Only data is written to the memory and read out at the frequency fs', thereby thinning out the data. The thinned data is sent to the output terminal 16 through the switch 15. Output terminal 16
Outputs a digital signal having a frequency fs'. Next, the operation at the time of reproduction will be described. The input terminal 1 is supplied with a digital signal having a sampling frequency fs'. The supplied digital signal is sent to the data interpolation circuit 2. In the data interpolation circuit 2, data is alternately written into the memory at a timing such that zero data is inserted into the data at the sampling frequency fs' as shown in FIG. 1F, and read at the frequency fs, thereby interpolating the data. Do. The interpolated data passes through the switch 3 and is sent to the control signal generator 4 and the register 5. The data D1 sent to the register 5 is sequentially delayed by the registers R1 and R2 and sent to the multipliers 7 to 9. In the control signal generator 4,
Four types of control signals are output and sent to coefficient selection circuits 10-12. The coefficient selection circuits 10 to 12 select coefficients according to the control signals input thereto, and the selected coefficients 1 to 3 are sent to multipliers 7 to 9. Here, coefficients 1 to 3
Are selected according to patterns 1 to 4 at the time of reproduction, as shown in Table 1. The data D1 to D3 are multiplied by coefficients in three multipliers 7 to 9, respectively, the respective multiplication results are added in an adder 13, and sent to an output terminal 16 through a switch 15. The output terminal 16 outputs a digital signal of the frequency fs. As described above, the circuit for converting the signal of the sampling frequency fs to the frequency fs '= 3/4 fs and the inverse conversion can be constituted only by the circuits operating at the sampling frequencies fs and fs'. The simplification of the circuit configuration and the reduction of power consumption by not using it can be achieved, and the circuit scale can be reduced by configuring the interpolation filter and the decimation filter with one filter. In the above-described frequency conversion method, a three-tap filter is taken as an example. However, depending on characteristics, the number of taps may be changed during recording and reproduction. In the case where the number of taps of the filter differs between the time of recording and the time of reproduction, the filter may be configured in accordance with the larger number of taps. According to the frequency conversion apparatus of the present invention, in a video signal processing apparatus for compressing and expanding a digital signal,
In particular, when the input sampling frequency and the output sampling frequency are in an integer ratio and the output sampling frequency is a non-integer multiple of the input sampling frequency, a high frequency due to upsampling is not used, thereby simplifying the circuit configuration and reducing power consumption. can do. Ma
Further, the frequency conversion between the sampling signals can be easily performed with a simple circuit configuration and with the same operation clock.

【図面の簡単な説明】 【図１】 本発明の一実施例における周波数変換の方法
を説明するための図であって、図１（Ａ）〜図１（Ｃ）
は第１の周波数ｆｓから第２の周波数ｆｓ′＝３／４ｆ
ｓへの変換を説明するための図である。 【図２】 図１と同様の図であって、図２（Ｄ）〜図２
（Ｆ）は第２の周波数ｆｓ′から第１の周波数ｆｓへの
変換を説明するための図である。 【図３】 本発明の一実施例における周波数変換装置の
ブロック図である。 【図４】 従来の周波数変換装置の構成を示す図であ
る。 【符号の説明】 １，１０１…入力端子、２…データ補間回路、３，１５
…スイッチ、４…制御信号発生器、５，６…レジスタ、
７，８，９…乗算器、１０，１１，１２…係数選択回
路、１３…加算器、１４…間引き回路、１６，１０６，
１０７，１０８…出力端子、１７…帯域制限処理部、１
０２…インターポレーションフィルタ、１０３，１０
４，１０５…デシメーションフィルタ。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a diagram for explaining a frequency conversion method according to an embodiment of the present invention, and FIGS. 1 (A) to 1 (C).
Is from the first frequency fs to the second frequency fs' = 3 / 4f
It is a figure for explaining conversion to s. FIG. 2 is a view similar to FIG. 1 and FIGS.
(F) is a diagram for explaining conversion from the second frequency fs ′ to the first frequency fs. FIG. 3 is a block diagram of a frequency conversion device according to an embodiment of the present invention. FIG. 4 is a diagram illustrating a configuration of a conventional frequency conversion device. [Description of Signs] 1,101: input terminal, 2: data interpolation circuit, 3, 15
... Switch, 4 ... Control signal generator, 5,6 ... Register,
7, 8, 9 ... multipliers, 10, 11, 12 ... coefficient selection circuits, 13 ... adders, 14 ... thinning circuits, 16, 106,
107, 108: output terminal, 17: band limiting processing unit, 1
02 ... interpolation filter, 103, 10
4,105 ... Decimation filter.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03H 17/00 - 17/08 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int. Cl. ⁷ , DB name) H03H 17/00-17/08

Claims (1)

(57)【特許請求の範囲】 【請求項１】 入力サンプリング周波数と出力サンプリ
ング周波数が整数比の関係でかつ、出力サンプリング周
波数が入力サンプリング周波数の非整数倍であるディジ
タル信号を周波数変換する周波数変換装置において、入
力サンプリング信号に対して帯域制限演算を行い抑制し
た周波数帯域の出力サンプリング周期毎のデータを得る
帯域制限手段と、前記帯域制限演算の結果得られた信号
から出力サンプリング信号を抽出する間引き手段と、入
力信号に零データを補間する手段を備え、Ｘ：Ｙ（Ｘ＞
Ｙ）の整数比で表される第１の周波数ｆｓと第２の周波
数ｆｓ′を相互に変換する時、前記第１の周波数ｆｓか
ら前記第２の周波数ｆｓ′への変換では、入力サンプリ
ング信号Ｘ個につき、前記帯域制限手段ではＸ回の帯域
制限演算を行い、前記間引き手段でＹ個のサンプルを抽
出し、前記第２の周波数ｆｓ′から前記第１の周波数ｆ
ｓへの変換では、入力サンプリング信号Ｙ個につき｜Ｘ
−Ｙ｜個の零データを補間した後、Ｘ回の帯域制限演算
を行い、Ｘ個のサンプルを抽出することで、相互の周波
数変換における帯域制限手段の動作クロックを単一にす
ることを特徴とする周波数変換装置。(57) [Claims] [Claim 1] Input sampling frequency and output sampler
The sampling frequency is an integer ratio and the output sampling frequency
Digit whose wave number is a non-integer multiple of the input sampling frequency
Input signal in a frequency converter that converts the frequency of
Perform band limiting operation on force sampling signal to suppress
Data for each output sampling period in the specified frequency band
Band limiting means, and a signal obtained as a result of the band limiting operation
And a means for interpolating zero data to the input signal, wherein X: Y (X>
Y) When the first frequency fs and the second frequency fs 'expressed by an integer ratio of each other are mutually converted, in the conversion from the first frequency fs to the second frequency fs', an input sampling signal is used. For the X number, the band limiting means performs the band limiting operation X times, the thinning means extracts Y samples, and converts the second frequency fs 'to the first frequency fs'.
In conversion to s, | X per Y input sampling signals
After interpolating −Y | zero data, a band limiting operation is performed X times, and X samples are extracted, so that a single operating clock is used for the band limiting unit in the mutual frequency conversion. Frequency conversion device.