JPH04503288A - 同期情報信号の一部のための電力節約方法および装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 同期情報信号の一部のための電力節約方法および装置発明の背景 １、発明の分野 この発明は、一般的には情報信号内の少なくとも１つの所定の信号を同期的に検 出する受信機における電力節約の領域に関し、かつより特定的には前記少なくと も１つの所定の信号の検出を試みながら前記情報信号の受信の一部に対して電力 を節約するための方法および装置に関する。

２、従来技術の記述 情報信号の同期的検出は通常ＰＯＣＳＡＧ　（Ｐｏ　ｓ　ｔＯｆｆｉｃｅ　Ｃｏ ｄｅ　５ｔａｎｄａｒｄｉｚａｔｉ。

ｎ　Ａｄｖｉｓｏｒｙ　Ｇｒｏｕｐ）と称される英国のブリティッシュ・テレコ ムによって提案されたデジタル信号プロトコルにおいて使用される。第１図は、 従来技術の受信機において使用される、典型的なＰＯＣＳＡＧプロトコル信号１ ０、および電力節約ストローブ２ｏを示す。同期信号は同期コード１２ａおよび １２ｂに対応する。同期コードはバッチの始めに発生する予め規定された３２の シンボルワードである。ＰＯＣ３ＡＧプロトコルは無線周波キャリアで送信され かつ２進ＦＳＫを用いて変調され、その結果１つのシンボルがＰＯＣ３ＡＧプロ トコルにおける１つの２進ビツトに対応する。各バッチは同期コード１２および ８個の情報フレーム２１−２８を有する。各フレームは情報信号に対応する２つ の情報ワードを有する。１つの情報ワードは２１の情報ビットおよび１１のパリ ティビットを有する３２ビツト２進ワードである。該情報ワードは１つの余分の パリティピットを有する３１．２１拡張ＢＣＨワードとして構造付けられ、以後 ３２，２１ＢＣＨワードと称される。

第１図の領域３０は何らの信号も送信されない時間を表わす。ＰＯＣ３ＡＧ信号 はプリアンプル３２で始まる。最初のバッチは第１の同期コード（ｓｙｎｃ　ｃ ｏｄｅ）１２ａで始まる。インターバル３０．３２および１２ａにわたる時間の 間、受信機は技術上よく知られたプロセスを用いてライン２０の領域５２で示さ れるように同期獲得プロセスを行なう。同期を獲得した後、受層機はバッチデコ ード処理を開始し、そこで受信機は予め割当てられたフレーム内の情報をデコー ドする。該フレーム内の情報ワードは、それに応じて受信機が警報を発する、該 受層機に割当てられた所定のアドレスに整合するアドレスを含むことができる。

該フレーム内の情報ワードは他のページャに対するアドレス、アドレスに関連す るメツセージデータ、あるいはアイドルコード語を含むことができる。

第１図によって動作する受信機がフレーム４に予め割当てられているものと仮定 する。インターバル５２の終わりで同期を獲得すると、受信機はインターバル５ ３ａの間型力を節約する。受信機はフレーム４内の情報をデコードするためにイ ンターバル５４ａの間高電力モードで動作する。

インターバル５５ａの間、受信機はインターバル５６ｂまで低電力モードで動作 し、インターバル５６ｂにおいて受信機は第２の同期コード１２ｂを受信するた めに高電力モードで動作する。電力節約サイクルはインターバル５３ｂ１５４ｂ および５５ｂの間繰返される。

インターバル５４ａおよび５４ｂの間の事象が詳細に示されている。ライン１０ ａとして示されているライン１０からの代表的なフレームは３２ビツトの情報ワ ード、ＷＯＲＤ　１６０およびＷＯＲＤ　２．６２を有する。最初の情報ワード 、６Ｌの内容は１　００１１　００１１０１である。“１”である先行ビットは 該情報ワードがデータワードであることを示す。第２の情報ワード、６２、の内 容は０　１１０１　００１０　１１００　１０１０１１００　００００　００１ １　０１１である。“０”である先行ビットは該情報ワードがアドレスワードで あることを示す。ライン６４は受信機の所定のアドレスの一例を示す。該アドレ スは０　０１０１　００１１　１０００１０１０　１１００　１０１１　１１１ １　０００である。

この例においては、受信機は単一のアドレスを有する。

該受信機のアドレスはＷＯＲＤ　１．６０の下に示され、かつＷＯＲＤ　２．６ ２の下に反復されており、従って情報ワードおよび受信機アドレスの間で可視的 な比較を行なうことができる。この場合情報ワードは実質的に受信機アドレスと 整合しないことに注意を要する。各情報ワードと受信機アドレスの間には“＊” シンボル、６６、のラインがあり、これは情報ワードの内容が受信機アドレスの 内容と異なるビットを表わしている。第１のワードにおいては、差異はビット位 置１，３．４．１０，１３，１４．１６−１８．２０．２２−２７．３０および ３２で発生していることに注意を要する。第２のワードにおいては、ビットの差 異はビット位置、２，９，１１．２２．２４−２７．３１および３２で発生して いる。ライン２０ａは２つの情報ワード期間中の電力ストローブの動作を非常に 詳細に示す。

該電力ストローブは各情報ワードの全体の部分でアクティブであることに注意を 要する。３２．２１コードはアドレスをサーチする間に２ビツトの訂正を許容し 、従ってもし３またはそれ以上のビットの相違が発見されれば、アドレスは検出 されないであろう。第１図の情報ワードにおいては、ＷＯＲＤ　１の第４ビツト の後におよびＷＯＲＤ　２の第１１ビツトの後に３ビツトの差異が検出される。

しかしながら、従来技術の受信機は全３２ビツトの情報ワードの間アクティブの ままである。

デジタルページングシステムの大いなる成功と共に、かつページング受信機の大 きさ、バッテリの大きさ、従ってバッテリ容量の絶えざる低減と共に、可能な場 合には常に電力を節約することが望ましい。受信機技術の進歩は付加的な電力節 約技術を可能にする受信機を急速にオンとするための手段を提供している。付加 的な電力の節約は情報ワードの一部分の間電力を節約することにより実現できる 。

発明の概要 本発明の目的は、同期情報信号の第１の部分を検出しかつもし該第１の部分が所 定の信号の第１の部分と実質的に等しくなければ第２の部分の間電力を節約する ことである。

本発明の他の目的は、もし前記第１の部分が前記所定の信号の前記第１の部分に 実質的に等しければ前記第２の部分を検出するために前記第２の部分の間電力の 節約を禁止することである。

本発明のさらに他の目的は、各々の情報信号が複数の部分に分割可能な、複数の 情報信号の受信のための時間基準を提供するための同期信号を有する送信信号を 受信している間は電力を節約する低減された電力の受信機を提供することにある 。

該受信機は、前記送信された信号に応じて同期信号を検出しかつ前記情報信号の 発生を示すタイミング信号を発生するための同期手段を具備する。該受信機はま た前記送信された信号およびタイミング信号に応じて前記情報信号の第１の部分 を検出しかつ前記第１の部分が所定の信号の対応する第１の部分に実質的に等し くないことに応じて第１の不検出信号を発生するための第１の検出手段を具備す る。

そして、前記受信機は前記第１の不検出信号に応じて前記情報信号の後続の部分 の間受信機の電力消費を低減するための電力節約手段を具備する。

図面の簡単な説明 第１図は、従来技術の受信機において使用される従来技術のＰＯＣ８ＡＧプロト コル信号および電力節約ストローブを示す。

第２図は、本発明の受信機の好ましい実施例のブロック図を示す。

第３図は、本発明の全体の動作のフローチャートを示しかつ本発明の幾つかの実 施例に適用されるものである。

第４図は、本発明のアドレス検出ルーチンの第１の実施例のフローチャートを示 す。

第５Ａ図および第５Ｂ図は、本発明のアドレス検出ルーチンの第２の実施例のフ ローチャートを示す。

第６Ａ図および第６Ｂ図は、本発明のアドレス検出ルーチンの第３の実施例のフ ローチャートを示す。

第７Ａ図および第７Ｂ図は、本発明のアドレス検出ルーチンの第４の実施例のフ ローチャートを示す。

第８図は、本発明の第１、第２、第３および第４の好ましい実施例のためのＰＯ Ｃ８ＡＧ情報フレームおよび電力節約ストローブを示す。

好ましい実施例の説明 第２図は、本発明の好ましい実施例のブロック図を示す。

ＰＯＣ８ＡＧ変調された信号はアンテナ７２を通りページング受信機７０に入り かつ受信手段７４により受信されかつ復調される。復調された信号に対する同期 は同期獲得手段７６により獲得される。次に、タイミングおよび制御手段７８の 制御の元で、アドレス検出手段８０が適切な時間にイネーブルされる。アドレス 検出器は受信機に予め割当てられたアドレスに整合する少なくとも１つのアドレ スの存在を検出する。予め割当てられたアドレスはコードプラグ９８に記憶され ている。もし受信機のアドレスが検出されれば、警報発生器８２が付勢されかつ オーディオ信号が変換器９４によって生成される。さらに、タイミングおよび制 御手段に応じて、同期維持手段８６が知られた様式で同期維持を提供するために 同期コードの予期される発生と一致して付勢される。

アドレス検出手段８０はタイミングおよび制御手段８２からビットサンプリング 時間および情報ワード境界を示すタイミング信号を受信する。これはアドレス検 出器をイネーブルして該ページャに割当てられたフレーム内の各情報ワードの最 初のビットにおいて同期的に検出を始めさせる。

該アドレス検出器は情報ワードの第１の部分を具備する幾らかのビットを受信し かつ該情報ワードが実質的に各アドレスと等しくないかを判定する。もしすべて のそのようなアドレスが実質的に検出されなければ、アドレス検出手段８０はタ イミングおよび制御手段７８に信号を送り電力節約手段８８に該情報ワードの持 続期間の間型力を節約させる。電力節約手段８８はまたタイミングおよび制御手 段により同期コードおよび受信機フレームの間の期間中知られた様式で電力を節 約するよう指示される。第１の部分内のビットの数は発明の実施例による。該第 １の部分が所定数であるかまたは可変であることができる実施例が示され、かつ 第１の部分および第２の部分を用いる実施例もまた示される。

８０から８８の機能ブロックはハードウェア回路を用いて実施できる。しかしな がら、好ましい実施例はこれらの機能ブロックを点線で示されるホストマイクロ コンピュータ９９内で動作するソフトウェアルーチンを有するプログラムで実施 する。モトローラ社のＭＣ１４６８０５Ｈ２型マイクロコンピユータのような、 ホストマイクロコンピュータはブロック８０から８８の機能を容易に実施できか つ好ましいホストマイクロコンピュータである。当業者が受信機内のマイクロコ ンピュータにより受信機を制御し、送信された信号をデコードし、かつここに説 明された発明をそのような説明はここに参照のため導入されるディビス他への米 国特許第４，５１８．９６１号、１９８５年５月２１日、デルーカ他への米国特 許第４．６４９．５８３号、１９８７年３月１０日、およびデル−力への米国特 許第４゜７５５．８１６号、１９８８年７月５日、を含む。

第３図は、本発明の好ましい実施例の全体の動作のフローチャートを示す。マイ クロコンピュータ９９はプログラムを実行し、その出力は本発明を実施する。マ イクロコンピュータによって受信機の動作のために実行される機能は数多くあり かつ技術上よく知られていることに注意を要する。本発明の説明のために必要な 機能のみをここで詳細に説明する。

プログラムはステップ１００においてスタートし、これは典型的にはパワーオン シーケンスである。プログラムは同期獲得ルーチン１０２に進み、これはＰＯＣ ８ＡＧ信号をサーチしかつそれに同期する。ステップ１０４における最初の同期 コードの検出はＰＯＣ８ＡＧ信号への同期を示す。ステップ１０２および１０４ はＰＯＣ５ＡＧ信号への同期が達成されるまで実行される。

同期に応じて、プログラムはステップ１０６に進み、そこで電力が受信機それ自 身のフレームまで節約される。この電力節約は受信手段７４またはマイクロコン ピュータ９９、あるいは他の受信機回路を低電力モードで動作させることを含み 、かつ電力節約手段８８によって達成される。

次に、ステップ１０８において、受信機は第１の情報ワード内で少なくとも１つ の受信機のアドレスを検出するために該フレーム内の最初の情報ワードの少なく とも一部の間高電力モードで動作する。もし受信機のアドレスが検出されれば、 警報が発生される。

次に、ステップ１０９において、受信機は第２の情報ワード内で、少なくとも１ つの受信機のアドレスを検出するために該フレーム内の第２の情報ワードの少な くとも一部の間高電力モードで動作する。もし受信機の該アドレスが検出されれ ば、警報が発生されるであろう。

次に、ステップ１１０において、電力が次の同期コードまで節約される。ステッ プ１１２において、同期維持ルーチンが実行される。同期維持は技術上よく知ら れたプロセスである。同期維持ルーチンの間、受信機は同期コードを検出するた めに高電力モードで動作する。同期維持ルーチンの１つの結果は同期が維持され ているか否かあるいは送信信号が終了しているか否かを決定することである。

ステップ１１２の完了後、プログラムは次にステップ１１４に進み同期維持ルー チンの結果を判定する。もし該判定が同期が維持されているものとされれば、プ ログラムはステップ１０６に戻りそれによりＰＯＣ３ＡＧ信号のデコードを続け る。しかしながら、もし前記判定が同期が維持されていないものとされれば、プ ログラムはステップ１０２に戻り同期を再獲得する。

従って、同期獲得、アドレス検出、および同期維持の全体の流れが示された。電 力節約はアドレス検出ルーチンの一部の間に行なわれることが述べられている。

第４図、第５図、第６図および第７図はアドレス検出の間型力を節約する本発明 の４つの実施例の詳細を示す。

第４図は、本発明の第１の好ましい実施例を示す。第４図のフローチャートはア ドレス検出の間型力を節約する受信機の動作の詳細を示す。該ルーチンにはステ ップ１２０から入り、これは第３図のステップ１０８または１０９と等価なもの である。すでに同期コードによって信号に同期しているページャはステップ１２ ２において情報ワードの最初の８ビツトを受信する。これらのビットは受信され ているＰＯＣ３ＡＧフレームにおいて検出されるべきコードプラグ内の各アドレ スの最初の８ビツトと比較される。ページャにおいてはアドレスの数は可変であ りかつ通常ページャのユーザによって希望されるメツセージ機能に依存する。１ つのページャはフレーム内の１から１６のアドレスに割当てできる。もしあるペ ージャが単一のアドレスを有しておれば、最初の８個の受信ビットは該単一アド レスの最初の８ビツトと比較されるが、もし該ページャが該フレーム内で検出可 能な１６のアドレスを有しておれば、最初の８個の受信ビットは該１６のアドレ スの各々の最初の８ビツトと比較される。

比較が行なわれた後、プログラムはステップ１２４に進み、各アドレスに対する 相違の最大数が超過しているか否かをチェックする。もしいずれのアドレスにお いても相違が３ビツトより少なければ、相違の最大数は超過しておらずかつプロ グラムはステップ１２６に進み情報ワードの最後の２４ビツトを受信する。最後 の２４ビツトは最初の８ビツトと組合わされ３２ビツトの情報ワードを形成する 。

組合わされた３２ビツトの情報ワードは該フレームにおいて受信可能な３２ビツ トのアドレスの各々と比較される。

比較がなされた後、プログラムはステップ１２８に進み各アドレスに対する相違 の最大数が超過していないかをチェックする。もしいずれのアドレスにおいても 相違が３ビツトより少なければ、相違の最大数は超過しておらずかつアドレスが デコードされる。プログラムはステップ１２８に進みアドレスがデコードされて いることを表示する。この表示はマイクロコンピュータの幾つかの他のルーチン によってアドレスに続くメツセージの受信を続けるために、あるいは警報処理を 始めるために使用することができ、これらの処理の双方とも技術上よく知られて おりかつ本発明の説明には必要はない。

アドレスを決定するために使用される３２．２１パリテイ技術は１つのアドレス より多くを一度にデコードすることを禁止することに注目すべきである。パリテ ィ発生アルゴリズムは少なくとも５ビツトが各々の有効なアドレスから異なるよ うにする。そのため受信情報ワードおよびアドレスワードの間の３ビツトより少 ない差異に対するステップ１２９の要求が真であるためには１つのアドレスのみ が検出できる。弱い送信信号または送信信号と干渉する他のＲＦ倍信号起因する かもしれない送信エラーを訂正するためにアドレスの受信において相違が用いら れる。そのような状況は情報ワード内のビットが反転されて受信されることを引 き起こし得る。３ビツトより少ない相違の要求は受信情報ワード中の２ビツトま でが該アドレスの検出に供しながら反転されて受信されることを許容する。

ステップ１２４に戻ると、もし相違の最大数が各アドレスに対し超過すれば、プ ログラムはステップ１３０に進み該情報ワードの残りの２４ビツトの間電力を節 約する。電力の節約はページャの受信セクションのディスエーブルおよび／また はマイクロコンピュータおよび／または他のサポート回路の電力消費の低減を含 むことができる。電力節約は信頼性よく達成できるが、それはステップ１２４に おいて各々の３２ビツトアドレスの受容可能な相違の数が最初の８ビツトにおい て超過しているからである。電力の節約後、プログラムはステップ１３２に進み 該マイクロコンピュータ内で動作する他のルーチンに何らのアドレスもデコード されなかったことを表示する。ステップ１３２はまた受信された情報ワードから いずれのアドレスも３ビツトより少ない相違を持たなかった場合にステップ１２ ８から到達される。ステップ１２８または１３２のいずれかから、ルーチンは退 出部１３４を通り第３図のコーリングプログラムに戻る。

第４図は、ベージング信号に同期しかつ情報信号と共に所定のアドレスを受信し かつ検出するためにアドレス検出ルーチンを行なう受信機を示す。アドレス検出 器は該情報ワードの最初の部分、最初の８ビツト、を同期的に検出し、かつ各ア ドレスの対応する最初の部分のビットの相違の数が３より少ないか否かを比較す る。もしそうでなければ、アドレス検出器は該情報ワードの残りの部分、最後の ２４ビツト、を受信しかつアドレスを検出するために前記最初の部分および最後 の部分を組合わせる。しかしながら、もし各アドレスが最初の部分に３ビツト以 上の差異を有しておれば、電力は該情報ワードの最後の部分の間節約される。

第５図は、本発明の第２の実施例を示す。第４図のステップ１２０．１２２およ び１２４におけるように、ルーチンはステップ１６０から入り、ステップ１６２ において８ビツト、情報ワードの最初の部分、が受信されかつコードプラグ内の アドレスの最初の部分と比較されかつステップ１６４において各アドレスにおけ る３ビツトより少ない相違がチェックされる。ステップ１６２および１６４は効 果的に第１の検出手段を形成する。もしいずれかのアドレスが３ビツトより少な い差異を有しておれば、プログラムはステップ１６０ａに進み、付加的な８ビツ トを受信し、これは情報ワードの第２の部分に対応する。該情報ワードの第２の 部分は各アドレスの第２の部分と比較される。次にステップ１６８において、各 アドレスの第２の部分が情報ワードの前記第２の部分との間で３ビツトより少な い相違があるかがチェックされる。ステップ１６６および１６８は実効的に第２ の検出手段を形成する。もし少なくとも１つのアドレスから３ビツトより少ない 差異があればプログラムはステップ１７０に進み情報ワードの最後の１６ビツト 、第３の部分、を受信しかつ該第１、第２および第３の部分を組合わせて３２ビ ツトの情報ワードを形成する。該情報ワードは３２ビツトのアドレスの各々に対 し比較される。次に、第４図のステップ１２８および１２９におけるように、第 ５図のステップ１７２および１７４において、もしアドレスと情報ワードとの間 で３ビツトより少ない差異があればアドレスが検出され、かつ対応する表示が行 なわれる。・ ステップ１６４に戻ると、もしどのアドレスも３ビツトより少ない相違を有しな い場合には、プログラムはステップ１７６に進み情報ワードの第２の部分、次の ８ビツトの間電力を節約する。プ堕グラムは次にステップ１７８に進み、情報ワ ードの第３の部分、次の１６ビツトの間電力を節約する。ステップ１７８はまた いずれかのアドレスの第２の部分のいずれも情報ワードから３ビツトより少ない 相違を有しない場合にステップ１６８から到達される。ステップ１７６および１ ７８における電力節約のための手段は第４図のステップ１３０の電力節約のため の手段に対応する。プログラムは次にステップ１８０に進み、これは第４図のス テップ１３２に対応し何らのアドレスも検出されなかったことを表示する。ステ ップ１７４または１８０から、ルーチンは出口１８２を通り第３図のコーリング プログラムに戻る。

第５図は、送信された信号に同期しかつ情報ワードとともに所定のアドレスを受 信しかつ検出するためにアドレス検出ルーチンを実行する受信機を示す。アドレ ス検出器は情報ワードの最初の部分、最初の８ビツト、を同期的に受信し、かつ すべてのアドレスの対応する第１の部分のビットエラーの数が３より小さいかを 比較する。もし否定的であれば、アドレス検出器は情報ワードの第２の部分、第 ２の８ビツト、を受信しかつすべてのアドレスの対応する第２の部分のビットの 相違の数が３より小さいかを比較する。

もしそうでなければ、アドレス検出器は情報ワードの第３の部分、最後の１６ビ ツト、を受信しかつアドレスを検出するために第１、第２および第３の部分を組 合わせる。しかしながら、もし第１の部分の後にいずれのアドレスも３ビツトよ り少ない差異を有さない場合には、残りの第２および第３の部分の間型力は節約 される。そして、もし第２の部分の間どのアドレスも３ビツトより少ない差異を 有さなければ、残りの第３の部分の間型力が節約される。

第６図は、本発明の第３の実施例を示す。第６図のステップは第５図のステップ と同じであるが、例外として第６図においてはステップ１６６ｂが異なる。第６ 図の実施例は第２の部分の受信に応じて該第２の部分を前記第１の部分と比較し かつ次に情報ワードの組合わされた第１および第２の部分を前記アドレスの各々 の組合わされた第１および第２の部分と比較する。第５図における対応するステ ップ１６６は第１および第２の部分を組合わせていない。残りの動作は第５図の 動作と同じであり、かつ情報ワードの受信中は電力節約が行なわれる。

第６図は、送信信号に同期しかつ情報ワードとともに所定のアドレスを受信しか つ検出するためにアドレス検出ルーチンを実行する受信機を示す。アドレス検出 器は情報ワードの第１の部分、最初の８ビツト、を同期的に受信しかつすべての アドレスの対応する第１の部分のビットエラーの数が３より少ないかを比較する 。もしそうでなければ、アドレス検出器は情報ワードの第２の部分、第２の８ビ ツト、を受信し、該第１および第２の部分を組合わせかつすべてのアドレスの対 応する第１および第２の部分のビットの相違の数が３より小さいかを比較する。

もしそうでなければ、アドレス検出器は情報ワードの第３の部分、最後の１６ビ ツト、を受信しかつ第１、第２および第３の部分を組合わせてアドレスを検出す る。しかしながら、もしいずれのアドレスも最初の部分の後に３ビツトより少な い相違を有さなければ、残り第２および第３の部分の間型力が節約される。そし て、もし組合わされた第１および第２の部分の後にいずれのアドレスも３ビツト より少ない差異を有さなければ、残りの第３の部分の間型力が節約される。

第７図は、本発明の第４の実施例を示す。このルーチンはステップ２００から入 り、これは第３図のステ・ツブ１０８または１０９と等価である。同期コードに よって信号に同期したページャはステップ２０２において情報ワードの最初の２ ビツトを受信する。プログラムはステップ２０４に進み情報ワードの次のビット を受信しかつそれをステ・ツブ２０２で受信した先の２ビツトと組合わせる。ス テ・ツブ２０２および２０４は３ビツトの最小数を有する情報ワードの第１の部 分を確立する。ステップ２０４において、該情報ワードの第１の部分は各アドレ スの対応する第１の部分と比較される。プログラムはステップ２０６に進みいず れかのアドレスの第１の部分が情報ワードの第１の部分と３ビツトより少ない相 違を有するかを判定する。もしそうでなければ、プログラムはステップ２０８に 進み情報ワードの２４ビツトが受信されたかをチェックする。もし受信されてお らなければ、プログラムはステップ２０４に戻り情報ワードの次のビットを受信 しかつそれを先に受信したビットと組合わせさらに該情報ワードの新しく組合わ された部分を各アドレスの対応する部分と比較する。ステ・ツブ２０６が反復さ れる。ステップ２０４．２０６および２０８はビットごとのベースでデータの２ ４ビツトが受信されるまで、あるいはいずれのアドレスも３より小さな差異を有 しない状態まで繰返される。これらのステップはビットごとの比較が行なわれる ビット数を２４に制限する。もし２４ビツトの後、いずれかのアドレスが３ビツ トより少ない差異を有しておれば、プログラムはステップ２１０に進み情報ワー ドの最後の８ビツトを受信しかつ該最後の８ビツトを最初の２４ビツトと組合わ せて完全な３２ビ・ソトの情報ワードを形成する。この３２ビツトの情報ワード は次に各々のアドレスと比較される。プログラムはステップ２１２に進みいずれ かのアドレスが３ビツトより少ない相違を有するかをチェックし、もしそうであ ればステップ２１４は第４図のステップ１２９におけるように検出されたアドレ スを表示する。

ステップ２０６に戻ると、もしビ・ソトごとの比較の間のいずれかの時間にいず れのアドレスも３ビツトより少ない相違を持たない場合には、プログラムは遅延 のためにステップ２１６に進む。この遅延は１ビツトの遅れでよくマイクロプロ セッサにより使用されて電力節約手順を開始し、内部タイマを調整し、または他 のノ）ウスキーピング機能を行なう。ステップ２１６の遅延はまた除去すること もできる。プログラムは次にステップ２１８に進み情報ワードの残りのビットの 間型力を節約する。プログラムは次にステップ２２０に進み第４図のステップ１ ３２におけるように、何らのアドレスも検出されなかったことを表示する。この ステップはまたステップ２１２の否定的な結果からも入る。

ステップ２１４または２２０のいずれかから、ルーチンは出口２２２を通り第３ 図のコーリングプログラムに戻る。

ステップ２０２および２０４によって受信され判定されたビットの最小数は好ま しい最小数であり、該最小数は本発明の範囲内に留まりながら１より大きいかあ るいは等しい値から変えることができる。同様に、ステップ２０８によって決定 されるビットの最大数は好ましい最大数でありかつ本発明の範囲内に留まりなが ら情報ワードにおけるビット数より小さな値から変えることができる。

第７図は、ベージング信号に同期しかつ情報ワードと共に所定のアドレスを受信 しかつ検出するためにアドレス検出ルーチンを行なう受信機を示す。アドレス検 出器は情報ワードの第１の部分を同期的に受信し、該第１の部分は３ビツトの最 小数を有し、かつ各アドレスの対応する第１の部分のビットの相違の数が３より 少ないかを比較する。もしいずれかのアドレスが３より少ない相違を有しておれ ば、アドレス検出器は第１の部分をビットごとに該第１の部分が最大数のビット に到達するか、あるいはいずれのアドレスも３ビツトより少ない差異を有さなく なるまで延長するものとしてみなすことができる。もし最大ビット数に到達する と、情報ワードの残りのビットが受信されかつアドレス検出のために先の受信ビ ットと組合わされる。もしいずれのアドレスも３ビツトより少ない差異を有さな い場合は、遅延の後、電力が情報ワードの残りの期間中節約される。

第８図は、アドレス検出の間における本発明の４つの実施例の電力ストローブ動 作を示す。ライン１０ａ、ＷＯＲＤ（ワード）１．６０、およびＷＯＲＤ　２． ６２、および受信機アドレス、６４、およびＷＯＲＤ　１とアドレスおよびＷＯ ＲＤ　２とアドレスの間の相違を示す“＊“シンボル６６は第１図に示されるも のと同じである。ライン２４０は信号１０ａを受信する間における本発明の第１ の実施例の電力節約ストローブを示す。ライン２６０は信号１０ａを受信する間 における本発明の第２の実施例の電力節約ストローブを示す。ライン２８０は信 号１０ａを受信する間における本発明の第３の実施例の電力節約ストローブを示 す。ライン３００は信号１０ａを受信する間における本発明の第４の実施例の電 力節約ストローブを示す。

すべての実施例において事象３０２におけるライン２４０〜３００における正方 向の遷移により示されるようにＷＯＲＤ　１の始めにおいてアドレスはアクティ ブである。

ＷＯＲＤ　１の第４ビツトの後に、事象３０４で示されるように、アドレスおよ びＷＯＲＤ　１の間で２より多くの相違が生じている。第１、第２および第３の 実施例はすべて差異をテストする前に、８ビツト、事象３０６を受信する。８ビ ツトの受信の後、第１、第２および第３の実施例は事象３０６におけるライン２ ４０．２６０および２８０での負方向の遷移により示されるように電力を節約す る。

しかしながら第４の実施例はライン３００上のインターバル３０４における負方 向の遷移により示されるように３ビツトの差異が受信された後に電力の節約を開 始する。ここで、第４の実施例のステップ２１６の遅延は示されていない。

すべての実施例は事象３１２においてライン２４０〜３００の正方向の遷移によ り示されるようにＷＯＲＤ　２の最初のビットを受信する時に電力の節約を終了 する。技術上実際の電力の節約は受信機内の回路の安定化に供するためにＷＯＲ Ｄ　１またはＷＯＲＤ　２の始めに対しいくらか先に終了することができる。最 初の８ビツトの受信の後に、事象３１２および３１４の間のライン６６上の１個 の“＊”によって示されるようにアドレスと情報ワードの間に１ビツトのみの差 異が存在する。その結果どの実施例も８ビツトの後は電力の節約を開始しない。

さらに、最初の８ビツトのみをテストする第１の実施例は該最初の８ビツトの後 のいずれの時点においてもＷＯＲＤ　２内で電力の節約を行なわないであろう。

第１１番目のビットの受信後、２ビツトより多くが事象３１６で示されるように 、ＷＯＲＤ　２およびアドレスの間で相違する。２ビツトより多くが異なること に応じて、第４の実施例は事象３１６におけるライン３００上の負方向の遷移に より示されるように電力の節約を開始する。事象３１８において、ＷＯＲＤ　２ の第２の８ビツトが受信される。第３の実施例は第１の８ビツト内に１ビツトの 差異が存在しかつ第２の８ビツトの間に２ビツトの差異が存在することを判定す る。１６ビツトが受信された後に２ビツトより多くの差異が存在し、これに応じ て、第３の実施例は事象３１８のライン２８０における負方向の遷移により示さ れるように電力の節約を開始する。第２の実施例は事象３１８において電力の節 約を開始しないが、それは第２の８ビツトの間に２ビツトの差異のみが発生し、 これは必要とされる３ビツトの差異より少ないからである。もし第２の８ビツト において１つの付加的なビットの相違が発生すれば、第２の実施例もまた事象３ １８において電力の節約を開始したであろう。第１および第２の実施例は電力の 節約を従来技術の受信機におけるように、ＷＯＲＤ　２の終わり、事象３２０、 において、開始する。

明らかに、本発明の数多くの付加的な修正および変更が上の教示に照らして可能 である。幾つかの修正は８ビツトと規定されて示されている第１の部分および第 ２の部分の変更を含み、該部分の大きさが情報ワードより小さい限り、本発明の 範囲内に留まりながら任意の数のビットを使用できる。すべての実施例において ３ビツトより少ない差異がアドレス検出を続けるために示された。この３ビツト の値は本発明の範囲内に留まりなから１から情報ワードの構造に関連するパリテ ィにより提供される値まで変更することができる。３２．２１構造以外のワード 構造もまた使用できる。本発明はＰＯＣ８ＡＧ信号システムで動作するものとし て示されたが、本発明はまたアドレスの部分を同期的に検出する他の信号システ ムに適用可能である。シンボルが２進ビツトにのみ対応する２進ＦＳＸ変調機構 が示されたが、シンボルにおける単一または複数ビットを提供する他の変調機構 もまた本発明の範囲内に留まりながら使用することができる。従って添付の請求 の範囲内で本発明がここに特定的に説明した以外に実施できることが理解される 。

ＦＩＧ、５ｂ ＦＩＧ、６ｂ ＦＩＧ、７ｂ 国際調査報告

Claims (10)

【特許請求の範囲】
1. １．同期信号および複数の情報信号を備えた送信信号を受信するための低減され た電力の受信機であって、各情報信号は少なくとも１つの２進ビット信号を備え た複数の部分を有し、前記受信機は、 前記送信信号に応答し、前記同期信号を検出しかつ前記複数の情報信号の内の１ つの発生を示すタイミング信号を発生するための同期手段、 前記複数の情報信号の内の前記１つの前記複数の部分の内の第１の部分をデコー ドしかつ少なくとも１ビットを有する第１のデジタルワードをそこから発生する ためのデコード手段、 少なくとも１つの所定のデジタルワードを格納するためのメモリ手段であって、 前記少なくとも１つの所定のデジタルワードの各々は少なくとも１ビットを備え た複数の部分を有するもの、 前記タイミング信号に応答し、前記第１のデジタルワードを前記少なくとも１つ の所定のデジタルワードの各々の対応する第１の部分と比較しかつ前記第１のデ ジタルワードが前記第１の部分の各々の対応するビットからＮビットより多くの 差異を有する場合に第１の不検出信号を発生するための比較手段であって、この 場合Ｎは０より大きな整数であるもの、そして 前記第１の不検出信号に応答し、前記複数の情報信号の内の前記１つの後続の部 分の間受信機の電力消費を低減するための電力節約手段、 を具備する低減された電力の受信機。
2. ２．前記第１のデジタルワードおよび前記少なくとも１つの所定のデジタルワー ドの前記第１の部分は最小数のビットを備え、かつ前記デコード手段は前記比較 手段により第１または第２の不検出信号が発生されない場合に前記情報信号の内 の前記１つの前記複数の部分の次の後続部分をデコードしかつ前記第１のデジタ ルワードおよび前記情報信号の前記１つの前記デコードされた次の後続の部分の 各々を備えた第２のデジタルワードを発生し、かつ前記比較手段は前記第２のデ ジタルワードを前記少なくとも１つの所定のデジタルワードの対応する第２の部 分と比較し、前記第２の対応する部分は前記第１の部分を備えかつ前記第２のデ ジタルワードと同じビット数を有し、かつ前記比較手段は前記第２のデジタルワ ードが前記第２の対応する部分とＮビットより多くの差異を有する場合に第２の 不検出信号を発生する請求の範囲第１項に記載の受信機。
3. ３．前記比較手段は、 前記第１のデジタルワードが前記第１の部分の各々の対応するビットに対しＮビ ットより少ない差異を有することに応じて検出信号を発生するための第１の検出 手段、そし前記検出信号に応答し、前記複数の情報信号の内の前記１つの前記複 数の部分の内の第２の部分をデコードし、前記デコードされた第２の部分を前記 少なくとも１つの所定のデジタルワードの対応する第２の部分と比較し、かつデ コードされた第２の部分が少なくとも１つの所定のデジタルワードの前記対応す る第２の部分の各々の対応するビットに対しＮビットより多くの差異を有するこ とに応じて第２の不検出信号を発生するための第２の検出手段、を具備し、前記 電力節約手段は第２の不検出信号に応じて前記複数の情報信号の前記１つの後続 部分の間受信機の電力消費を低減する、請求の範囲第１項に記載の受信機。
4. ４．前記比較手段は、 前記第１のデジタルワードが前記第１の部分の各々の対応するビットに対しＮビ ットより少ない差異を有することに応じして検出信号を発生するための第１の検 出手段、そして 前記検出信号に応じて、前記複数の情報信号の内の前記１つの前記複数の部分の 第１の部分と組合わされた第２の部分をデコードし、前記第１の部分と組合わさ れた前記デコードされた第２の部分を前記少なくとも１つの所定のデジタルワー ドの前記第１の部分と組合わされた対応する第２の部分と比較し、かつ前記複数 の情報信号の内の１つの前記第１の部分が組合わされたデコードされた第２の部 分が少なくとも１つの所定のデジタルワードの前記第１の部分が組合わされた前 記対応する第２の部分の各々の対応するビットに対しＮビットより多くの差異を 有することに応じて第２の不検出信号を発生するための第２の検出手段、を具備 し、前記電力節約手段は前記第２の不検出信号に応じて前記複数の情報信号の前 記１つの後続部分の間受信機の電力消費を低減する請求の範囲第１項に記載の受 信機。
5. ５．前記送信信号は同期信号および複数の情報信号を有する情報プロトコルを含 み、該情報プロトコルは無線周波キャリアに変調され、前記受信機はさらに前記 情報プロトコルを受信しかつ復調するための復調手段を具備し、該復調手段は前 記情報プロトコルを受信しかつ復調する間に電力を消費し、かつ前記電力節約手 段は前記複数の情報信号の内の前記１つの前記後続部分の間前記復調手段をデイ スエーブルする請求の範囲第１項に記載の受信機。
6. ６．さらに、前記第２のデジタルワードが最大数のビットを有しかつ前記不検出 信号が前記比較手段によって発生されない場合に検出信号を発生するための信号 発生手段を具備し、前記最大数のビットは前記情報信号の内の前記１つにおける ビット数より小さい請求の範囲第２項に記載の受信機。
7. ７．複数の情報信号の受信のためのタイミング基準を提供するための同期信号を 有する送信信号を受信する間に電力を消費する受信機の電力消費を低減するため の方法であって、各々の情報信号は少なくとも１ビットを有する複数の部分に分 割可能であり、前記方法は、前記同期信号に同期する段階、 前記同期信号に応答し、前記情報信号の第１の部分をデコードして少なくとも１ ビットを備えた第１のデジタルワードを発生する段階、 前記第１のデジタルワードを少なくとも１つの所定のワードの第１の部分と比較 する段階であって、前記少なくとも１つの所定のワードの前記第１の部分は前記 第１のデジタルワードと同じビット数を有するもの、そして前記第１のデジタル ワードが前記少なくとも１のつ所定の信号の前記第１の部分に対しＮビットより 多くの差異を有する場合に前記情報信号の後続部分の間電力を節約する段階であ って、この場合Ｎは０より大きな整数であるもの、を具備する受信機の電力消費 を低減するための方法。
8. ８．前記情報信号は少なくとも第１、第２および後続部分に分割可能であり、前 記方法はさらに、前記情報信号の第２の部分をデコードして前記第１のデジタル ワードが前記少なくとも１つの所定の信号の第１の部分に対しＮビットより少な い相違を有することに応じて少なくとも１ビットを有する第２のデジタルワード を発生する段階、そして 前記第２のデジタルワードが前記少なくとも１つの所定の信号の第２の部分に対 しＮビットより多くの差異を有する場合に前記情報信号の後続部分の間電力を節 約する段階、を具備する請求の範囲第７項に記載の方法。
9. ９．前記情報信号は少なくとも第１および第２および後続部分に分割可能であり 、前記方法はさらに、前記情報信号の第２の部分をデコードして前記第１のデジ タルワードが前記少なくとも１つの所定の信号の前記第１の部分に対しＮビット より少ない差異を有することに応じて少なくとも１ビットを有する第２のデジタ ルワードを発生する段階、そして 前記第１のデジタルワードが組合わされた第２のデジタルワードが前記少なくと も１つの所定の信号の前記第１の部分が組合わされた第２の部分に対しＮビット より多くの差異を有する場合に前記情報信号の後続部分の間電力を節約する段階 、 を具備する請求の範囲第７項に記載の方法。
10. １０．さらに、 前記情報信号の次の後続部分をデコードする段階、前記情報信号のデコードされ た次の後続部分を前記第１のデジタルワードと組合わせて組合わされたデジタル ワードを形成する段階、 前記組合わされたデジタルワードが前記少なくとも１つの所定の信号の次の後続 部分と組合わされた第１の部分対しＮビットより多くの差異を有さない限り前記 情報信号の前記複数の部分の最大数がデコードされるまですべての段階を繰返す 段階であって、前記最大数の部分は前記情報信号の前記複数の部分のすべてより 小さいもの、そして前記組合わされたデジタルワードが前記少なくとも１つの所 定の信号の次の後続部分と組合わされた前記第１の部分に対しＮビットより多く の差異を有さない限り検出信号を発生する段階、 を具備する請求の範囲第７項に記載の方法。