JPH0449715A - 半導体論理回路 - Google Patents
半導体論理回路Info
- Publication number
- JPH0449715A JPH0449715A JP15912790A JP15912790A JPH0449715A JP H0449715 A JPH0449715 A JP H0449715A JP 15912790 A JP15912790 A JP 15912790A JP 15912790 A JP15912790 A JP 15912790A JP H0449715 A JPH0449715 A JP H0449715A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- rise
- transistor
- driven
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体論理回路に関し、特にＥＣＬ型論理回
路の出力回路を含む半導体論理回路に関するものである
。
路の出力回路を含む半導体論理回路に関するものである
。
従来、この種のＥＣｌ−型論理回路の出力回路は、第３
図に示す様に、入力端からの信号に応じて駆動する駆動
回路１とこの出力によって出力輪にＥＣＬレベルの出力
信号を発生させる１つの出力）・ランジスタ２で精成さ
れていた。
図に示す様に、入力端からの信号に応じて駆動する駆動
回路１とこの出力によって出力輪にＥＣＬレベルの出力
信号を発生させる１つの出力）・ランジスタ２で精成さ
れていた。
上述した従来のＥＣＬ、型論理回路は、出力負荷を充分
駆動できる櫟にドライブファクタを設定しているため、
第４図に示すように出力波形の立−Ｆりが急峻であり、
リンギングが発生したり、ノイズ発生の原因となり、著
しい場合は誤動作を引き起こすることかある。
駆動できる櫟にドライブファクタを設定しているため、
第４図に示すように出力波形の立−Ｆりが急峻であり、
リンギングが発生したり、ノイズ発生の原因となり、著
しい場合は誤動作を引き起こすることかある。
本発明の目的は、出力波形の急峻な立−トリを防止する
ことが可能な半導体論理回路を提供することにある。
ことが可能な半導体論理回路を提供することにある。
本発明のＥＣＬ論理回路は、第１の駆動回路と、前記第
１の駆動回路に入力する入力信号と同ｅ イ、−ｘ号を
＊延回路を介して人力されろ第２の駆動回路と、前記第
１の駆動回路の出力がベースに接続される第１の出力Ｉ
−ランジスタど、前記第２の駆動回路の出力がベースに
接続される第２の出力トランジスタとを有し２、前記第
１及び第２のトう〉ム゛スタの１、ミッタ及びコレクタ
が互いに接続されエミッタフォロア出力となっているこ
とを特徴とする、 〔実施例〕 次に本発明に−、）いて図面を参照し、て説明する。
１の駆動回路に入力する入力信号と同ｅ イ、−ｘ号を
＊延回路を介して人力されろ第２の駆動回路と、前記第
１の駆動回路の出力がベースに接続される第１の出力Ｉ
−ランジスタど、前記第２の駆動回路の出力がベースに
接続される第２の出力トランジスタとを有し２、前記第
１及び第２のトう〉ム゛スタの１、ミッタ及びコレクタ
が互いに接続されエミッタフォロア出力となっているこ
とを特徴とする、 〔実施例〕 次に本発明に−、）いて図面を参照し、て説明する。
第１図は本発明の一実施例を示す回路である。
入力端からの入力信号を入力とする駆動回路Ｊの出力は
出力トランジスタ４のベースに接続される。又、駆動回
路１と回し入力信号を遅延回路３を介し、て入力される
駆動回路２の出力は、出力トランジスタ５のベースに接
続される。出力１−ランジスタ４及び５のコレクタおよ
びエミッタは互いに接続され、エミッタフォロアの出力
となっている。
出力トランジスタ４のベースに接続される。又、駆動回
路１と回し入力信号を遅延回路３を介し、て入力される
駆動回路２の出力は、出力トランジスタ５のベースに接
続される。出力１−ランジスタ４及び５のコレクタおよ
びエミッタは互いに接続され、エミッタフォロアの出力
となっている。
第２図に本実施例による同Ｆ１８メ出力波形を示ず。同
図に示づ−ように、立１−５りの初期は、出力トランジ
スタ４のみがドライブされ、８出力ｌ・ランジスタ５は
、遅延回路のため駆動されず出力波形の立トリは、緩や
かとなる。その後、所定遅延時間経過後、出力ｌ・ラン
ジスタ５がドライブされる。
図に示づ−ように、立１−５りの初期は、出力トランジ
スタ４のみがドライブされ、８出力ｌ・ランジスタ５は
、遅延回路のため駆動されず出力波形の立トリは、緩や
かとなる。その後、所定遅延時間経過後、出力ｌ・ラン
ジスタ５がドライブされる。
これにより、出力の立上、かりは、急峻にならずリンギ
ング等の発生はおさえられる。
ング等の発生はおさえられる。
ここで説明した遅延回路は回路構成のものでもよいし、
抵抗等の素子であってもよい。
抵抗等の素子であってもよい。
もちろん、遅延回路３にＪ：る遅延時間の設定、出力１
−ランジスタ４．５の能力をかえることで自由に立）４
がり時間をコントロ・・−ルできることは、いうまでも
ないことである。
−ランジスタ４．５の能力をかえることで自由に立）４
がり時間をコントロ・・−ルできることは、いうまでも
ないことである。
以上説明したように、本発明の２つの出力トランジスタ
の駆動信号に遅延時間差をもなぜることにより、ＥＣＬ
論理回路の出力波形の立上りが急峻になることをおさえ
ることができ、リンキング等の発生をおさえるという効
果がある。
の駆動信号に遅延時間差をもなぜることにより、ＥＣＬ
論理回路の出力波形の立上りが急峻になることをおさえ
ることができ、リンキング等の発生をおさえるという効
果がある。
第１図は本発明の一実施例を示す回路図、第２図は第１
図に示す論理回路の波形図、第３図は従来例を示す回路
図８第４図は、第３図に示す従来の論理回路の出力波形
図である。 １．２・・・駆動回路、３・・・遅延回路、４．５・・
・出力ｌ〜ランジスタ。 床 １ 図
図に示す論理回路の波形図、第３図は従来例を示す回路
図８第４図は、第３図に示す従来の論理回路の出力波形
図である。 １．２・・・駆動回路、３・・・遅延回路、４．５・・
・出力ｌ〜ランジスタ。 床 １ 図
Claims (1)
- 第１の駆動回路と、前記第１の駆動回路に入力する入力
信号と同じ信号を遅延回路を介して入力される第２の駆
動回路と、前記第１の駆動回路の出力がベースに接続さ
れる第１の出力トランジスタと、前記第２の駆動回路の
出力がベースに接続される第２の出力トランジスタとを
有し、前記第１及び第２のトランジスタのエミッタ及び
コレクタが互いに接続されエミッタフォロア出力となつ
ていることを特徴とする半導体論理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15912790A JPH0449715A (ja) | 1990-06-18 | 1990-06-18 | 半導体論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15912790A JPH0449715A (ja) | 1990-06-18 | 1990-06-18 | 半導体論理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0449715A true JPH0449715A (ja) | 1992-02-19 |
Family
ID=15686832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15912790A Pending JPH0449715A (ja) | 1990-06-18 | 1990-06-18 | 半導体論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0449715A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100776337B1 (ko) * | 2003-11-06 | 2007-11-15 | 샤프 가부시키가이샤 | 기판 반송용 트레이 |
-
1990
- 1990-06-18 JP JP15912790A patent/JPH0449715A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100776337B1 (ko) * | 2003-11-06 | 2007-11-15 | 샤프 가부시키가이샤 | 기판 반송용 트레이 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5359241A (en) | ECL circuit | |
| JPH0449715A (ja) | 半導体論理回路 | |
| US5338980A (en) | Circuit for providing a high-speed logic transition | |
| JP2543248B2 (ja) | ＢｉＣＭＯＳフルスィング駆動回路 | |
| JPH0482319A (ja) | 論理回路 | |
| EP0432472A2 (en) | Signal output circuit having bipolar transistor in output stage and arranged in CMOS semiconductor integrated circuit | |
| JP3778566B2 (ja) | 広い電源範囲に亘って動作するのに適した低電圧ＢｉＣＭＯＳデジタル遅延チェーン | |
| JP2969732B2 (ja) | 半導体集積回路 | |
| JP2672969B2 (ja) | Ｅｃｌ回路 | |
| JP2869510B2 (ja) | 負荷駆動回路 | |
| JPH0661436A (ja) | Ｔｔｌ−ｃｍｏｓ出力段 | |
| JPH05335499A (ja) | ＣＢｉＣＭＯＳゲート回路 | |
| JP3172310B2 (ja) | バッファ回路 | |
| JPH04100409A (ja) | ＢｉＣＭＯＳ回路 | |
| JPS60129816A (ja) | 出力回路 | |
| JPS6016024A (ja) | 論理回路 | |
| JPS637020A (ja) | Ｔｔｌ回路 | |
| JPH02174420A (ja) | Ｅｃｌ―ｔｔｌレベル変換回路 | |
| JPH044610A (ja) | 半導体集積回路 | |
| JPH04123614A (ja) | レベル変換回路 | |
| JPH0443443B2 (ja) | ||
| JPH0374927A (ja) | レベル変換回路 | |
| JPH0331010B2 (ja) | ||
| JPH03196670A (ja) | 出力回路 | |
| JPS62264706A (ja) | 出力段回路 |