JPH0443454A - マルチプロセッサ型電子計算機 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、複数の演算制御装置をバスラインを介して並
列接続したマルチプロセッサ型電子計算機に係わり、特
に、各プログラムの実行制御法を改良したマルチプロセ
ッサ型電子計算機に関する。

（従来の技術） 一般に、複数の演算制御装置を有する電子計算機は大き
く２種類に分けることができる。一つは直列型の電子計
算機であり、主演算制御装置（主プロセツサ）と従演算
制御装置（従プロセツサ）とで構成されている。そして
、主演算制御装置には例えばメインプログラムが割当ら
れ、従演算制御装置にはサブプログラムが割当られる。

通常、主演算制御装置においてメインプログラムが起動
され、メインプログラムの実行過程で、サブプログラム
が起動される。サブプログラムは従演算制御装置で実行
され、演算結果および終了情報が主演算制御装置へ通知
される。すなわち、従演算制御装置の動作は主演算制御
装置にて完全に制御されている。

もう一つの電子計算機はいわゆるマルチプロセッサ型電
子計算機であり、各演算制御装置は同一機能を有する。

そして、各プログラムは複数の演算制御装置で並列に実
行可能である。そして、各演算制御装置が同一の主記憶
部をアクセスするシステムにおいては、同時に一つの主
記憶部をアクセスできないので、各演算制御装置相互間
でアクセス権を調整する調整回路が用いられる。また、
主記憶部の記憶内容を書替える場合には、各演算制御装
置内のキャッシュメモリの内容も同時に書替えて、複数
のプログラムをどの演算制御装置で実行したとしても同
一演算結果が得られるように構成されている。

また、プログラムが各演算制御装置で実行される単位を
タスクと称するが、このタスクの実行は、計算機に必ず
具備されるオペレーションシステム（Ｏ８）プログラム
の中核であるタスク実行制御プログラムにより行われる
。

このタスク実行制御プログラムによれば、実行要求の生
じた複数のタスクに対し、予め登録された優先度に基づ
き、その時実行すべきタスクを決定し、そのタスクのプ
ログラムを実行する。例えば、あるタイミングで、ある
タスクの実行要求があると、実行要求のあったタスクの
優先度と現在実行中のタスクの優先度とを比較して、要
求のあったタスクの優先度の方が高ければ、現在実行中
のタスクを一時中断し、今回実行要求のあったタスクを
実行する。そして、このタスク実行制御プログラムは、
通常、タスクの実行要求、遅延要求。

実行の終了、入出力完了等の事象が発生すると、自動的
に起動される。

複数の演算制御装置が並列に設けられたマルチプロセッ
サ型電子計算機においては、上記タスク実行制御プログ
ラムが各演算制御装置内に設けられている。また、主記
憶部内には、実行要求があるがまだ実行されていないタ
スクを記憶するＣＰＵ待ち行列が形成されている。そし
て、各演算制御装置は、タスクの実行要求があると、各
演算制御装置自身で上述したタスクの実行制御を行う。

すなわち、実行要求のあったタスクが何であるかの情報
を前記ＣＰＵ待ち行列をチエツクして、該当タスクを即
座に実行するか否かを決定する。

なお、ＣＰＵ待ち行列のチエツク、削除等は各演算制御
装置によって実行されるか、各演算制御装置が同時に行
うことがないように排他機構を用いて実行される。

このようなタスク実行制御を行うマルチプロセッサ型電
子計算機においては、各タスクはどの演算制御装置内で
実行されてもよい。すなわち、タスク実行要求が発生し
た時点で、タスクを実行していない演算制御装置に割当
られる。その結果、各演算制御装置はそれぞれ異なる種
類のタスクを並列して実行するので、各演算制御装置を
効率的に使用でき、電子計算機全体としての処理能率を
向上できる。

しかしながら、上述したような手法で各タスクの実行制
御を行うようにしたマルチプロセッサ型電子計算機にお
いても、まだ改良すべき次のような課題が有った。

例えばオンライン業務を実行しているマルチプロセッサ
型電子計算機においては、業務用の複数のタスクが必要
に応じて何時でも、又は短い待ち時間経過後に、実行可
能な処理能力を有している。

このような電子計算機において、新たなプログラムを開
発して、そのプログラムを実際に運用すべきシステムで
稼働実験する必要が生じた場合には、このテスト用プロ
グラムのタスクを例えばフロッピーディスクドライブ装
置（ＦＤＤ）等の補助記憶部から主記憶部へ書込んで実
行要求を発生させれば、前述した通常の業務用タスクと
同じ条件で空いた演算制御装置で実行される。

しかし、このテスト用プログラムはあくまでテスト用プ
ログラムであるので、プロゲラの設計誤りや、文法上の
ミス等が含まれる可能性がある。

したがって、このテスト用プログラムに例えば無限ルー
プが存在した場合においては、プログラム処理が終了し
ないことになり、このテスト用プログラムを実行してい
る演算制御装置はこのタスクに占有され続ける。よって
、このような無限ル−ブを有する複数のプログラムを実
行させた場合、多数の演算制御装置が占有されるので、
通常のオンライン業務に支障が生じる。

特にこれらのテスト用プログラムが他の業務用プログラ
ムより高い優先度が与えられていた場合には、被害甚大
である。

（発明が解決しようとする課題） このように従来のマルチプロセッサ型電子計算機におい
ては、各タスクが各演算制御装置に対して全く同一条件
で実行されるので、テスト用プログラムを実行すすると
本来のオンライン業務に支障が生じる懸念が有る。

本発明はこのような事情に鑑みてなされたものであり、
各タスク毎に該当タスクの実行を許可する演算制御装置
を指定することによって、テスト用プログラム等の特定
のタスクを実行する演算制御装置を限定でき、通常の業
務プログラムは演算制御装置を限定しない事により、従
来の各タスクを能率的に実行できる機能を保持したまま
で、通常のタスク実行に悪影響を与えることなくテスト
用プログラムのタスクを実行でき、信頼性向上と処理能
率向上とを同時に図ることができるマルチプロセッサ型
電子計算機を提供することを目的とする。

［発明の構成］ （課題を解決するための手段） 上記課題を解消するために本発明は、バスラインに記憶
部および複数の演算制御装置を接続し、各プログラムを
その実行形態であるタスクとして記憶部に記憶し、各演
算制御はタスク実行要求に応じて、記憶部に記憶されて
いるタスクを読出して実行するマルチプロセッサ型電子
計算機おいて、各タスク毎に該当タスクの実行を許可さ
れた演算制御装置を記憶する複数の演算制御装置指定メ
モリを設け、さらに、各演算制御部に対して、タスク実
行要求に応動して演算制御装置指定メモリ内における該
当タスクの演算制御装置に自己が含まれていたときのみ
該当タスクを実行するタスク実行制御手段を備えたもの
である。

（作用） このように構成されたマルチプロセッサ型電子計算機お
いては、各タスクが実行可能な演算制御装置が演算制御
装置指定メモリに記憶されている。したがって、タスク
実行要求が発生した場合には、該当タスクに指定された
演算制御装置のみで該当タスクが実行される。

したがって、複数のテスト用プログラムのタスクを実行
させる場合は、演算制御装置指定メモリに例えば１つの
演算制御装置のみを指定しておけけば、たとえ他の演算
制御装置が空き状態であったとしても、同時に２つの演
算制御装置でテスト用プログラムのタスクが実行される
ことはない。

よって、たとえテスト用プログラムに大きな誤りが存在
していたとしても他の業務に悪影響を与えることはない
。

（実施例） 以下本発明の一実施例を図面を用いて説明する。

第１図はマイクロプロセッサ型電子計算機の概略を示す
模式図である。バスライン１．に対して４台の演算制御
装置２ａ、２ｂ、２ｃ、２ｄが接続されている。また、
バスライン１にはシステム制御部３を介して主記憶部４
と複数の補助記憶部５とが接続されている。

前記各演算制御装置２ａ〜２ｄはすべて同一仕様であり
、各タスクを同一条件で実行する機能を有している。そ
して、各演算制御装置２ａ〜２ｄは主記憶部４に対して
共通にアクセス可能である。

また、各演算制御装置２ａ〜２ｄは自己のＯ８（オペレ
ーション・システム）内に、各タスクの実行を制御する
タスク実行制御プログラムが設けられている。さらに、
主記憶部４内の頬繁にアクセスされるデータを記憶する
ためのキャッシュメモリが設けられている。

前記主記憶部４は例えばＲＡＭ等で構成されており、こ
の主記憶部４内には、未実行のタスクを該当タスクの優
先度と共に記憶する第２図に示すＣＰＵ待ち行列６およ
び第３図に示す各タスク毎のタスク制御情報７が記憶さ
れている。

また、各補助記憶部らは例えばフロッピーディスクドラ
イブ装置（ＦＤＤ）や磁気ディスク記録装置等で構成さ
れており、このマルチプロセッサ型電子計算機で実行す
る各タスクのプログラムが記録されている。この補助記
憶部５内には通常の業務プログラムの他に新たに開発し
たテスト用プログラムが記憶されている。なお、この補
助記憶部５内に記憶されている各プログラムは別途図示
しないプログラム作成装置で作成されて、この補助記憶
部５内に書込まれる。

前記ＣＰＵ待ち行列６内には、実行要求が生じた各タス
クに対して、そのタスクの属するプログラムを前記補助
記憶部５から主記憶部４内へ転送する等の各種処理の実
行手段を確保したのちに、実行要求の発生したタスク毎
にタスク名とタスク制御情報７内に登録された優先度が
その優先度の順に従って格納される。第２図の実施例に
おいては、実行要求の発生したＡ、Ｂ、Ｃの３つのタス
クが存在し、登録されている優先度はＡ、Ｂ、Ｃの順で
ある。各演算制御装置２８〜２ｄのＯ８内のタスク実行
制御プログラムはこのＣＰＵ待ち行列６を参照して実行
すべきタスクを読出す。

前記各タスクのタスク制御情報７は、第３図に示すよう
に、タスク名８．優先度９．演算制御装置指定メモリ１
０．プログラム情報１１．実行途中結果保存領域１２．
待ち行列作成領域１３等からなる。

優先度９は自己のタスクが他のタスクを含めた全部のタ
スクの中でどの程度優先して実行されるかを数字で示し
たものであり、例えば［１］の優先度はすべてのタスク
に対して最優先で実行される。この場合、実行中のタス
クの優先度より後に実行要求があったタスクの優先度が
高い場合は、実行中のタスクが中断されて、後から実行
要求の生じたタスクを先に実行する。

演算制御装置指定メモリ１０内には該当タスクの実行を
許可された演算制御装置２ａ〜２ｄが［１］又は［０］
のビット情報で記憶されている。

第３図に示す［１０１０１のビットデータは１番目の演
算制御装置２ａと３番目の演算制御装置２ｄに該当タス
クを実行する許可が与えられたことを示す。したがって
、通常の業務プログラムのタスクのようにどの演算制御
装置２ａ〜２ｄで実行してもよい場合は、［１１１１］
のビットデータが設定される。また、テスト用プログラ
ムのタスクのように実行する演算制御装置を例えば４番
目の演算制御装置２ｄ等の特定の１台に制限する場合は
、［０００１］のビットデータが設定される。

また、実行途中結果保存領１２は、該当タスクがいずれ
かの演算制御装置２８〜２ｄで実行途中にこのタスクよ
り優先度の高いタスクの実行要求が生じた場合に、該当
タスクの実行が中断されるが、このタスクの実行途中結
果を保存して、再度このタスクが実行可能状態になった
時点でこの実行途中結果を用いて中断位置からタスクの
実行を再開させるための領域である。

さらに、待ち行列作成領域１３は第２図に示すＣＰＵ待
ち行列６にタスク名および優先度を優先度の順番に従っ
て書込むための領域である。

また、システム制御部３は、各演算制御装置２８〜２ｄ
によって、主記憶部３内に記憶されているデータが書き
換えられた時に、このデータの写しを各演算制御装置２
ａ〜２ｄのキャッシュメモリ内に書込む等の制御を行う
。また、主記憶部３に同時に複数の演算制御装置２ａ〜
２ｄからアクセスが発生した場合にアクセス権の調整を
行う。

そして、各演算制御装置２ａ〜２ｄにおけるＯ８のタス
ク実行制御プログラムは、タスク実行要求が発生すると
、第４図の流れ図に従って該当タスクのプログラムを起
動する。

タスク実行要求が発生すると、そのタスクのタスク名お
よび優先度をＣＰＵ待ち行列６の先頭行から読取る。そ
して、Ｐ（プログラムステップ）１にて現在中断中のタ
スクが存在するか否かを調べる。なお、タスクの実行中
に新たなタスクの実行要求が発生すると、現在時点で実
行中のタスクの実行が中断される。Ｐｌにて中断中のタ
スクが存在すれば、主記憶部４内の現在実行中のタスク
のタスク制御情報７の優先度９と今回実行要求が生じた
タスクのタスク制御情報７の優先度９との比較を行う。

そして、Ｐ２にて、今回の実行要求の優先度９が高い場
合は、Ｐ３へ進み、今回の実行要求のタスクのタスク制
御情報７の演算制御装置指定メモリ１０の４桁のビット
データを読取り、そのビットデータが自己の演算制御装
置を示すビットが［１］に設定されていれば、このタス
クを実行する必要があるのでＰ４へ進む。Ｐ４にて、現
在中断中のタスクの実行途中結果を該当タスクのタスク
制御情報７の実行途中結果保存領域１２へ格納する。次
に、中断したタスクのタスク名および優先度をＣＰＵ待
ち行列６に登録する。具体的には、このＣＰＵ待ち行列
６内に他のタスクが登録されていれれば、その優先度と
今回の優先度とを比較して、ＣＰＵ待ち行列６内に各タ
スクが優先度順に並ぶようにこのタスクのタスク名と優
先度とを格納する。

次に、Ｐ６にて、今回実行要求の生じたタスクのタスク
制御情報７の実行途中結果保存領域１２に実行途中結果
が存在すれば、この実行途中結果を自己の演算制御部２
８〜２ｄのレジスタに復元する。Ｐｌにて、プログラム
制御をこの実行要求タスクのプログラムに移行する。し
かして、実行要求の生じたタスクのプログラムが実行開
始される。なお、実行途中結果が存在した場合は、その
実行途中結果のプログラム位置からプログラム処理を再
開する。

また、Ｐ３にて、実行要求のタスクに対応する演算制御
装置指定メモリ１ｏのビットデータにおいて自己の演算
制御装置を示すビットが［０］に解除されていれば、こ
のタスクは自己の演算制御装置以外の他の演算制御装置
で実行する必要があるのでＰ８へ進む。

Ｐ８においては、主記憶部４内のＣＰＵ待ち行列６に実
行要求が生じたタスクが登録されているか否かを調べる
。登録されていれば、先頭、すなわち優先度の最も高い
タスクを読出してＰｌへ戻る。

このように構成されたマルチプロセッサ型電子計算機に
おいて、この電子計算機が通常の完成された業務プログ
ラムの各タスクを用いたオンライン業務を実行する場合
は、主記憶部４の各タスクのタスク制御情報７の演算制
御装置指定メモリ１０のビットデータを全部の演算制御
装置で実行可能を示す［１１１１］に設定すれば、各タ
スクは実行要求が発生した時点で、優先度に従って空い
ている演算制御装置でもって実行される。

また、このようなオンライン業務を実行している過程で
、新たに作成されたテスト用プログラムのタスクを実行
させる場合は、このテスト用タスクのタスク制御情報７
の演算制御装置指定メモリ１０のビットデータにおいて
、このテスト用タスクを実行させたい演算制御装置のビ
ットのみを［１］に設定して、残りの各ビットを［０］
に設定すればよい。例えば、４番目の演算制御装置４ｄ
のみで実行させる場合は、ビットデータを［０００１１
に設定する。このようにビットデータを設定すれば、テ
スト用タスクの実行要求が発生した場合、たとえ他の演
算制御装置２８〜２Ｃが空き状態であったとしてもこれ
らの演算制御装置２ａ〜２Ｃで実行されることはなく、
このテスト用タスクに指定された演算制御装置２ｄにお
いて優先度等を考慮した実行条件が整った時点で実行さ
れる。

こようにテスト用タスクを実行する演算制御装置をある
特定の演算制御装置に限定することによって、複数のテ
スト用タスクの実行要求を発生させたとしても同時に複
数の演算制御装置でそのタスクが同時に実行されること
はない。よって、たとえそのテスト用タスクのプログラ
ムが無限ループ等を含む欠陥プログラムであったとして
も、オンライン業務を実行している他の正常な業務プロ
グラムの実行に支障を及ぼすことはない。よって、オン
ライン業務実行中のマルチプロセッサ型電子計算機を用
いてテスト用プログラムを他の正常な業務に支障を及ぼ
すことなく実行できる。

また、テスト用タスクの実行を許可する演算制御装置を
指定するのみならず、特定業務のタスクを実行する演算
制御装置を指定することも可能である。各業務タスクの
中には一般の業務とは全く関係のない、例えば非常に短
い時間間隔で実行される機能や、外部に対する入出力を
専門に実行する業務が存在する。このような特殊な業務
を実行する演算制御装置を固定することによって、これ
らの業務の実行は他の一般業務の実行と競合することを
考慮する必要がないので、電子計算機のシステム構築上
、非常に有効である。

［発明の効果］ 以上説明したように、本発明のマルチプロセッサ型電子
計算機によれれば、各タスク毎に該当タスクの実行を許
可する演算制御装置を指定して、例えばテスト用プログ
ラム等の特定のタスクを実行する演算制御装置を限定し
ている。したがって、通常のプログラムは演算制御装置
を限定しない事により、従来の各タスクを能率的に実行
できる機能を保持したままで、通常のタスク実行に悪影
響を与えることなくテスト用プログラムのタスクを実行
でき、信頼性向上と処理能率向上とを同時に図ることが
できる。

【図面の簡単な説明】

図は本発明の一実施例に係わるマルチプロセッサ型電子
計算機を示すものであり、第１図は全体構成を示すブロ
ック図、第２図はＣＰＵ待ち行列を示す図、第３図はタ
スク制御情報の構成を示す図、第４図は動作を示す流れ
図である。 １・・・バスライン、２ａ、　　２ｂ、２ｃ、２ｄ・・
・・・・演算制御装置、３・・・システム制御部、４・
・・種記憶部、５・・・補助記憶部、６・・・ＣＰＵ待
ち行列、７・・・タスク制御情報、１０・・・演算制御
装置指定メモリ。 出願人代理人　弁理士　鈴江武彦 第３図 グｌ　２　図

Claims (1)

1. 【特許請求の範囲】 バスラインに記憶部および複数の演算制御装置を接続し
   、各プログラムをその実行形態であるタスクとして前記
   記憶部に記憶し、前記各演算制御はタスク実行要求に応
   じて、前記記憶部に記憶されているタスクを読出して実
   行するマルチプロセッサ型電子計算機おいて、 前記各タスク毎に該当タスクの実行を許可された演算制
   御装置を記憶する複数の演算制御装置指定メモリと、前
   記各演算制御部内に設けられ、前記タスク実行要求に応
   動して前記演算制御装置指定メモリ内における該当タス
   クの演算制御装置に自己が含まれていたときのみ該当タ
   スクを実行するタスク実行制御手段とを備えたマルチプ
   ロセッサ型電子計算機。