JPH0437044A - 半導体装置の実装方法 - Google Patents
半導体装置の実装方法Info
- Publication number
- JPH0437044A JPH0437044A JP14319590A JP14319590A JPH0437044A JP H0437044 A JPH0437044 A JP H0437044A JP 14319590 A JP14319590 A JP 14319590A JP 14319590 A JP14319590 A JP 14319590A JP H0437044 A JPH0437044 A JP H0437044A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- bumps
- semiconductor element
- electrode wiring
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 239000011347 resin Substances 0.000 claims abstract description 40
- 229920005989 resin Polymers 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000007772 electroless plating Methods 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims 7
- 229910052751 metal Inorganic materials 0.000 claims 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 3
- 239000010931 gold Substances 0.000 claims 3
- 229910052737 gold Inorganic materials 0.000 claims 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims 2
- 229910052759 nickel Inorganic materials 0.000 claims 1
- 238000007789 sealing Methods 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 238000007747 plating Methods 0.000 abstract description 2
- 239000007788 liquid Substances 0.000 abstract 1
- 239000011521 glass Substances 0.000 description 5
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体の実装方式であるＣＯＢ実装に関する
ものである。
ものである。
従来の技術
従来のＣＯＢ実装方式としては、例えばマイクロバンプ
ボンディング方式（ＭＢＢ実装）がある。
ボンディング方式（ＭＢＢ実装）がある。
従来のＭＢＢ実装方式を第３、第４図とともに説明する
。
。
まず接続後の断面を第３（ａ）図に示す。ＭＢＢ実装方
式はＬＳＩ電極３０にバンプ３Ｉを有したＬＳＩチップ
３２、回路基板３３、光硬化性絶縁樹脂３５の３つの要
素から構成される。ＬＳＩチップ３２は、光硬化性絶縁
樹脂３５によりフェースダウンで回路基板３３に固定さ
れ、ＬＳＩチップ３２のバンプ３１と回路基板の電極３
４は光硬化性絶縁樹脂３５の収縮力により、圧接接合さ
れる。第３（ｂ）図に接続原理を示す。ＬＳＩチップ３
２と回路基板３３間のギャップｈは、バンプ３１の厚み
で規制されるが、この状態で光硬化性絶縁樹脂３５を硬
化すると、Δｈの収縮量をもった状態で収縮力Ｗが作用
する。また、ＬＳＩチップ３２と光硬化性絶縁樹脂３５
および回路基板３３と光硬化性絶縁樹脂３５間は各々の
密着力α、βが作用しているためバンプ３１と回路基板
の電極３４同士は圧接・接続される。
式はＬＳＩ電極３０にバンプ３Ｉを有したＬＳＩチップ
３２、回路基板３３、光硬化性絶縁樹脂３５の３つの要
素から構成される。ＬＳＩチップ３２は、光硬化性絶縁
樹脂３５によりフェースダウンで回路基板３３に固定さ
れ、ＬＳＩチップ３２のバンプ３１と回路基板の電極３
４は光硬化性絶縁樹脂３５の収縮力により、圧接接合さ
れる。第３（ｂ）図に接続原理を示す。ＬＳＩチップ３
２と回路基板３３間のギャップｈは、バンプ３１の厚み
で規制されるが、この状態で光硬化性絶縁樹脂３５を硬
化すると、Δｈの収縮量をもった状態で収縮力Ｗが作用
する。また、ＬＳＩチップ３２と光硬化性絶縁樹脂３５
および回路基板３３と光硬化性絶縁樹脂３５間は各々の
密着力α、βが作用しているためバンプ３１と回路基板
の電極３４同士は圧接・接続される。
第４図はＭＢＢ実装方式のプロセスを示す。まず回路基
板３３上もしくはＬＳＩチップ３２側に光硬化性絶縁樹
脂３５をデイスペンサなどで滴下する（ａ）。ついで、
ＬＳＩチップ３２のバンプ３１と回路基板の電極３４と
を位置合わせする（ｂ）。この位置合わせは、回路基板
３３がガラス板であればガラス板側から行い、不透明基
板であれば２個のカメラでＬＳＩチップ３２面と回路基
板３３面の両方のパターンを認識させ合体させる。位置
合わせが終わると、ＬＳＩチップ３２を加圧する（Ｃ）
。この加圧により光硬化性絶縁樹脂３５はＬＳＩチップ
３２のバンプ３１と回路基板の電極３４の間から排出さ
れ、バンプ３１と回路基板の電極３４は電気的に接触す
る。
板３３上もしくはＬＳＩチップ３２側に光硬化性絶縁樹
脂３５をデイスペンサなどで滴下する（ａ）。ついで、
ＬＳＩチップ３２のバンプ３１と回路基板の電極３４と
を位置合わせする（ｂ）。この位置合わせは、回路基板
３３がガラス板であればガラス板側から行い、不透明基
板であれば２個のカメラでＬＳＩチップ３２面と回路基
板３３面の両方のパターンを認識させ合体させる。位置
合わせが終わると、ＬＳＩチップ３２を加圧する（Ｃ）
。この加圧により光硬化性絶縁樹脂３５はＬＳＩチップ
３２のバンプ３１と回路基板の電極３４の間から排出さ
れ、バンプ３１と回路基板の電極３４は電気的に接触す
る。
次に紫外光ＵＶ光を照射して光硬化性絶縁樹脂３５を硬
化させる（ｄ）。このとき基板３３がガラス等の透明な
ものであれば（ｅ）のごとく裏面からＵＶ光を照射して
もよい。硬化が終了してから加圧治具３６を取り去ると
ＬＳＩチップ３２と回路基板の電極３４との接続が完了
する（ｆ）。このように、ＬＳＩチップ３２の回路基板
３３への実装が完了する。
化させる（ｄ）。このとき基板３３がガラス等の透明な
ものであれば（ｅ）のごとく裏面からＵＶ光を照射して
もよい。硬化が終了してから加圧治具３６を取り去ると
ＬＳＩチップ３２と回路基板の電極３４との接続が完了
する（ｆ）。このように、ＬＳＩチップ３２の回路基板
３３への実装が完了する。
発明が解決しようとする課題
しかしながら従来例においては以下のような問題点があ
る。
る。
回路基板３３とＬＳＩチップ３２とを加圧接続するとき
加圧治具３６と回路基板３３、ＬＳＩチップ３２との間
の平行度を保つのが難しくバンプ３１と回路基板の電極
３４との間に接続不良が起こりやすい。また、バンプ３
１と回路基板の電極３４との間の光硬化性樹脂３５の排
出が不十分であることによるバンプ３１と回路基板の電
極３４と間に接続不良が起こる。
加圧治具３６と回路基板３３、ＬＳＩチップ３２との間
の平行度を保つのが難しくバンプ３１と回路基板の電極
３４との間に接続不良が起こりやすい。また、バンプ３
１と回路基板の電極３４との間の光硬化性樹脂３５の排
出が不十分であることによるバンプ３１と回路基板の電
極３４と間に接続不良が起こる。
という問題があった。
本発明はかかる点に鑑み、バンプと回路基板の電極とを
接続不良無く接続する方法を提供することを目的とする
。
接続不良無く接続する方法を提供することを目的とする
。
課題を解決するための手段
本発明は、絶縁基板上に半導体素子の電極に対応した位
置に電極配線を形成し、前記電極配線に対応した電極部
にバンプを有する半導体素子を位置合わせし絶縁樹脂に
より基板と半導体素子とを接合し、電極配線とバンプを
接触させ、電極配線とバンプとをＡｕ等の無電解めっき
法により接合し、その後半導体素子全体を樹脂封止する
方法を提供する。前記バンプはたとえばＡｕからなり、
前記電極配線の最表面はＮｉ等Ａｕよりもイオン化傾向
の大きいものを用いる。
置に電極配線を形成し、前記電極配線に対応した電極部
にバンプを有する半導体素子を位置合わせし絶縁樹脂に
より基板と半導体素子とを接合し、電極配線とバンプを
接触させ、電極配線とバンプとをＡｕ等の無電解めっき
法により接合し、その後半導体素子全体を樹脂封止する
方法を提供する。前記バンプはたとえばＡｕからなり、
前記電極配線の最表面はＮｉ等Ａｕよりもイオン化傾向
の大きいものを用いる。
作用
本発明のごとく、絶縁樹脂により基板と半導体素子を接
合した後電極配線とバンプとを無電解めっき法により接
続することにより、容易に電極配線とバンプを接続不良
無く接続することができる。
合した後電極配線とバンプとを無電解めっき法により接
続することにより、容易に電極配線とバンプを接続不良
無く接続することができる。
実施例
本発明の一実施例にかかる方法を第１、第２図とともに
説明する。
説明する。
まず接続後の断面を第１図（ａ）に示す。本発明は、Ｌ
ＳＩ電極１にバンプ２を有したＬＳＩチップ３、回路基
板４、光硬化性等の絶縁樹脂６の３つの要素から構成さ
れる。バンプ２は、例えばＡｕを用い、回路基板の電極
５は例えばＮｉ等Ａｕよりイオン化傾向の大きいものを
用いる。このときＬＳＩチップ３はＬＳＩ電極１および
バンプ２以外はすべて絶縁保護膜１００で覆われたもの
を用いる。ＬＳＩチップ３は、例えば光硬化性絶縁樹脂
６によりフェースダウンで回路基板４に固定され、ＬＳ
Ｉチップ３のバンプ２と回路基板の電極５は光硬化性絶
縁樹脂６の収縮力により、接触させられる。このとき光
硬化性樹脂６は回路基板の電極５やバンプ２の位置まで
広がらない量とする。
ＳＩ電極１にバンプ２を有したＬＳＩチップ３、回路基
板４、光硬化性等の絶縁樹脂６の３つの要素から構成さ
れる。バンプ２は、例えばＡｕを用い、回路基板の電極
５は例えばＮｉ等Ａｕよりイオン化傾向の大きいものを
用いる。このときＬＳＩチップ３はＬＳＩ電極１および
バンプ２以外はすべて絶縁保護膜１００で覆われたもの
を用いる。ＬＳＩチップ３は、例えば光硬化性絶縁樹脂
６によりフェースダウンで回路基板４に固定され、ＬＳ
Ｉチップ３のバンプ２と回路基板の電極５は光硬化性絶
縁樹脂６の収縮力により、接触させられる。このとき光
硬化性樹脂６は回路基板の電極５やバンプ２の位置まで
広がらない量とする。
このあとＬＳＩチップ３の接合された回路基板４をＡｕ
無電解めっき液に浸漬することにより、バンプ２が回路
基板の電極５に接触した部分にＡｕが無電解めっきされ
、バンプ２と回路基板の電極５とのあいだを無電解めっ
きされたＡｕにより完全に接合する。このあとＬＳＩチ
ップ３全体を樹脂封止する。第１図（ｂ）に接続原理を
示す。ＬＳＩチップ３と回路基板４間のギャップｈは、
バンプ２の厚みで規制されるが、この状態で光硬化性絶
縁樹脂６を硬化すると、Δｈの収縮量をもった状態で収
縮力Ｗが作用する。また、ＬＳＩチップ３と光硬化性絶
縁樹脂６および回路基板４と光硬化性絶縁樹脂６間は各
々の密着力α、βが作用しているためバンプ２と回路基
板の電極５同士は圧接・接触させられる。
無電解めっき液に浸漬することにより、バンプ２が回路
基板の電極５に接触した部分にＡｕが無電解めっきされ
、バンプ２と回路基板の電極５とのあいだを無電解めっ
きされたＡｕにより完全に接合する。このあとＬＳＩチ
ップ３全体を樹脂封止する。第１図（ｂ）に接続原理を
示す。ＬＳＩチップ３と回路基板４間のギャップｈは、
バンプ２の厚みで規制されるが、この状態で光硬化性絶
縁樹脂６を硬化すると、Δｈの収縮量をもった状態で収
縮力Ｗが作用する。また、ＬＳＩチップ３と光硬化性絶
縁樹脂６および回路基板４と光硬化性絶縁樹脂６間は各
々の密着力α、βが作用しているためバンプ２と回路基
板の電極５同士は圧接・接触させられる。
第２図は本発明における実装方式のプロセスを示す。ま
ず回路基板４上もしくはＬＳＩチップ４側に例えば光硬
化性絶縁樹脂６をデイスペンサなどで滴下する。第２図
では基板４側に樹脂６滴下した状態を示す。このとき光
硬化性樹脂６はこの後の加圧工程を行ったとき、バンプ
２や回路基板の電極５まで広がらない量とする（ａ）。
ず回路基板４上もしくはＬＳＩチップ４側に例えば光硬
化性絶縁樹脂６をデイスペンサなどで滴下する。第２図
では基板４側に樹脂６滴下した状態を示す。このとき光
硬化性樹脂６はこの後の加圧工程を行ったとき、バンプ
２や回路基板の電極５まで広がらない量とする（ａ）。
ついで、ＬＳＩチップ３のバンプ２と回路基板の電極５
とを位置合わせする（ｂ）。この位置合わせは、回路基
板４がガラス板であればガラス板側から行い、不透明基
板であれば２個のカメラでＬＳＩチップ３面と回路基板
４面の両方のパターンを認識させ合体させる。位置合わ
せが終わると、ＬＳＩチップ３を加圧する。この加圧に
より光硬化性絶縁相ｆｆＷ６はＬｓＩチップ３のバンプ
２と回路基板の電極５の手前まで広がるようにし、バン
プ２と回路基板の電極５は電気的にほぼ接触する。次に
光硬化性絶縁樹脂６を例えば（Ｃ）のごと＜ＵＶ光を照
射して硬化させる。なお、基板４が透明の場合は、 （
ｄ）のごとく裏面からＵＶ光を照射してもよい。硬化が
終了してから加圧治具７を取り去るとＬＳＩチップ３と
回路基板４との接続が完了する。このあとＬＳＩチップ
３の接合された回路基板４をめっき槽１０中のＡｕ無電
解めっき液１夏に浸漬することにより、バンプ２が回路
基板の電極５に接触した部分にＡｕが無電解めっきされ
、バンプ２と回路基板の電極５とのあいだを無電解めっ
きされたＡｕにより完全に接合する。このあとさらに半
導体素子全体を樹脂封止し、ＬＳＩチップ３の回路基板
４への実装が完了する。
とを位置合わせする（ｂ）。この位置合わせは、回路基
板４がガラス板であればガラス板側から行い、不透明基
板であれば２個のカメラでＬＳＩチップ３面と回路基板
４面の両方のパターンを認識させ合体させる。位置合わ
せが終わると、ＬＳＩチップ３を加圧する。この加圧に
より光硬化性絶縁相ｆｆＷ６はＬｓＩチップ３のバンプ
２と回路基板の電極５の手前まで広がるようにし、バン
プ２と回路基板の電極５は電気的にほぼ接触する。次に
光硬化性絶縁樹脂６を例えば（Ｃ）のごと＜ＵＶ光を照
射して硬化させる。なお、基板４が透明の場合は、 （
ｄ）のごとく裏面からＵＶ光を照射してもよい。硬化が
終了してから加圧治具７を取り去るとＬＳＩチップ３と
回路基板４との接続が完了する。このあとＬＳＩチップ
３の接合された回路基板４をめっき槽１０中のＡｕ無電
解めっき液１夏に浸漬することにより、バンプ２が回路
基板の電極５に接触した部分にＡｕが無電解めっきされ
、バンプ２と回路基板の電極５とのあいだを無電解めっ
きされたＡｕにより完全に接合する。このあとさらに半
導体素子全体を樹脂封止し、ＬＳＩチップ３の回路基板
４への実装が完了する。
以上の方法により、加圧治具７とＬＳＩチップ３、およ
び回路基板４との平行度の不十分さによるバンプ２と回
路基板の電極５との接続不良、およびバンプ２と回路基
板の電極５の間に残留している絶縁樹脂による接続不良
を著しく減少させることができる。
び回路基板４との平行度の不十分さによるバンプ２と回
路基板の電極５との接続不良、およびバンプ２と回路基
板の電極５の間に残留している絶縁樹脂による接続不良
を著しく減少させることができる。
発明の詳細
な説明したように、本発明によれば、絶縁基板上に半導
体素子の電極に対応した位置に電極配線を形成し、前記
電極配線に対応した電極部にバンプを有する半導体素子
を位置合わせし絶縁樹脂により基板と半導体素子とを接
合し、電極配線とバンプを接触させ、電極配線とバンプ
を無電解めっき法により接合し、その後半導体素子全体
を樹脂封止する方法を用いることにより、加圧治具とＬ
ＳＩチップ、および回路基板との平行度の不十分さによ
るバンプと回路基板の電極との接続不良、およびバンプ
と回路基板の電極の間に残留している絶縁樹脂による接
続不良を著しく減少させることがで、半導体装置の実装
に十分に寄与するものである。
体素子の電極に対応した位置に電極配線を形成し、前記
電極配線に対応した電極部にバンプを有する半導体素子
を位置合わせし絶縁樹脂により基板と半導体素子とを接
合し、電極配線とバンプを接触させ、電極配線とバンプ
を無電解めっき法により接合し、その後半導体素子全体
を樹脂封止する方法を用いることにより、加圧治具とＬ
ＳＩチップ、および回路基板との平行度の不十分さによ
るバンプと回路基板の電極との接続不良、およびバンプ
と回路基板の電極の間に残留している絶縁樹脂による接
続不良を著しく減少させることがで、半導体装置の実装
に十分に寄与するものである。
は従来例における接続原理図、第４図（ａ）〜（ｆ）は
従来例における実装方式のプロセス工程断面図である。 工・・・ＬＳＩ電極、２・・・バンプ、３・・・ＬＳＩ
チップ、４・・・回路基板、５・・・回路基板の電極、
６・・・光硬化性絶縁樹脂、７・・・加圧治具。 代理人の氏名 弁理士 粟野重孝 はか１名Ｊ−”１−
８１電１に ２−・・７＼゛ン７＋ ３６− ＬＳ Ｉ ｔＷｒ ３を一＝−ハンフゝ ３２・−ＬＳＩテッ７” ３３゛回跨基板 ３４・・回玲基苓反の霞１復 ３５−光暑更化恢絶幡用詣 ３？
従来例における実装方式のプロセス工程断面図である。 工・・・ＬＳＩ電極、２・・・バンプ、３・・・ＬＳＩ
チップ、４・・・回路基板、５・・・回路基板の電極、
６・・・光硬化性絶縁樹脂、７・・・加圧治具。 代理人の氏名 弁理士 粟野重孝 はか１名Ｊ−”１−
８１電１に ２−・・７＼゛ン７＋ ３６− ＬＳ Ｉ ｔＷｒ ３を一＝−ハンフゝ ３２・−ＬＳＩテッ７” ３３゛回跨基板 ３４・・回玲基苓反の霞１復 ３５−光暑更化恢絶幡用詣 ３？
Claims (2)
- （１）絶縁基板上に半導体素子の電極に対応した位置に
電極配線を形成し、前記電極配線に対応した電極部に金
属突起を有する半導体素子の金属突起と前記電極配線を
位置合わせし、前記基板または半導体素子の前記金属突
起および電極配線以外に絶縁樹脂を塗布し、前記絶縁樹
脂により基板と半導体素子を接合し、電極配線と金属突
起とを接触させた後、前記半導体素子を接合した基板を
無電解めっき液に浸漬し、前記電極配線と金属突起との
間を無電解めっきにより接合した後、半導体素子を樹脂
封止することを特徴とする半導体装置の実装方法。 - （２）金属突起が金であり、電極配線の最表面がニッケ
ル等金よりもイオン化傾向の大きいものであり、前記金
属突起と電極配線の接合に使用する無電解めっき法が金
の無電解めっきであることを特徴とする請求項１記載の
半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14319590A JPH0437044A (ja) | 1990-05-31 | 1990-05-31 | 半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14319590A JPH0437044A (ja) | 1990-05-31 | 1990-05-31 | 半導体装置の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0437044A true JPH0437044A (ja) | 1992-02-07 |
Family
ID=15333082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14319590A Pending JPH0437044A (ja) | 1990-05-31 | 1990-05-31 | 半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0437044A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5492258A (en) * | 1993-10-08 | 1996-02-20 | Gebr. Happich Gmbh | Cross support for roof loads on a motor vehicle provided with roof railings |
| US5846853A (en) * | 1991-12-11 | 1998-12-08 | Mitsubishi Denki Kabushiki Kaisha | Process for bonding circuit substrates using conductive particles and back side exposure |
| EP0898305A2 (en) | 1997-08-20 | 1999-02-24 | Oki Electric Industry Co., Ltd. | Structure and method for packaging semiconductor chip |
| US6838850B2 (en) | 2001-05-25 | 2005-01-04 | Murakami Corporation | Method for controlling motorized storing door mirror |
-
1990
- 1990-05-31 JP JP14319590A patent/JPH0437044A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5846853A (en) * | 1991-12-11 | 1998-12-08 | Mitsubishi Denki Kabushiki Kaisha | Process for bonding circuit substrates using conductive particles and back side exposure |
| US5492258A (en) * | 1993-10-08 | 1996-02-20 | Gebr. Happich Gmbh | Cross support for roof loads on a motor vehicle provided with roof railings |
| EP0898305A2 (en) | 1997-08-20 | 1999-02-24 | Oki Electric Industry Co., Ltd. | Structure and method for packaging semiconductor chip |
| EP0898305A3 (en) * | 1997-08-20 | 1999-08-25 | Oki Electric Industry Co., Ltd. | Structure and method for packaging semiconductor chip |
| US6130480A (en) * | 1997-08-20 | 2000-10-10 | Oki Electric Industry Co., Ltd. | Structure for packaging semiconductor chip |
| US6838850B2 (en) | 2001-05-25 | 2005-01-04 | Murakami Corporation | Method for controlling motorized storing door mirror |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10233413A (ja) | 半導体装置およびその製造方法並びに配線基板 | |
| JPH01160028A (ja) | 電極の接続方法 | |
| JPH04137630A (ja) | 半導体装置 | |
| JPH0437044A (ja) | 半導体装置の実装方法 | |
| JPH0266953A (ja) | 半導体素子の実装構造およびその製造方法 | |
| JPH07226569A (ja) | 回路基板並びに電極接続体及びその製造方法 | |
| JP2000269269A (ja) | 半導体実装用基板と半導体装置および半導体装置の製造方法 | |
| JP2780499B2 (ja) | 半導体装置の実装方法 | |
| JPH0888248A (ja) | フェイスダウンボンディング方法及びそれに用いる接続材料 | |
| JP2959215B2 (ja) | 電子部品およびその実装方法 | |
| JP3505328B2 (ja) | 半導体装置およびその製造方法 | |
| JPS62132331A (ja) | 半導体装置の製造方法 | |
| JP3113987B2 (ja) | 電気的接続部材及びこれを用いた電気回路部品の接続方法 | |
| JP4691759B2 (ja) | 基板の接続方法 | |
| JPH08167441A (ja) | 電気的接続部材及び液晶パネルの接続構造 | |
| JPH04174533A (ja) | 半導体装置の製造方法 | |
| JPH08102464A (ja) | 突起電極構造とその形成方法及び突起電極を用いた接続構造とその接続方法 | |
| JPH0992651A (ja) | 半導体素子およびその接続方法 | |
| JPS61198738A (ja) | 半導体装置の製造方法 | |
| JP2879159B2 (ja) | 電気的接続部材及び金属バンプの形成方法 | |
| JP2002289644A (ja) | 半導体素子の接合方法及び接合装置 | |
| JPH06186582A (ja) | 電極の接続構造および接続方法 | |
| JPH02280349A (ja) | バンプの形成方法およびバンプの接続方法 | |
| JPH0382048A (ja) | 半導体素子の接続方法 | |
| JPH0437147A (ja) | 半導体チップの実装方法 |