JPH04369112A - 主信号通路とハイパスフィルター特性の補助的な信号通路を有するノイズ減衰回路 - Google Patents
主信号通路とハイパスフィルター特性の補助的な信号通路を有するノイズ減衰回路Info
- Publication number
- JPH04369112A JPH04369112A JP3179918A JP17991891A JPH04369112A JP H04369112 A JPH04369112 A JP H04369112A JP 3179918 A JP3179918 A JP 3179918A JP 17991891 A JP17991891 A JP 17991891A JP H04369112 A JPH04369112 A JP H04369112A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal path
- circuit
- common emitter
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013016 damping Methods 0.000 title 1
- 238000006243 chemical reaction Methods 0.000 claims description 20
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 abstract description 13
- 230000005540 biological transmission Effects 0.000 abstract description 2
- 230000006835 compression Effects 0.000 description 10
- 238000007906 compression Methods 0.000 description 10
- 230000006837 decompression Effects 0.000 description 3
- 101000582320 Homo sapiens Neurogenic differentiation factor 6 Proteins 0.000 description 1
- 102100030589 Neurogenic differentiation factor 6 Human genes 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/24—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing noise
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G9/00—Combinations of two or more types of control, e.g. gain control and tone control
- H03G9/02—Combinations of two or more types of control, e.g. gain control and tone control in untuned amplifiers
- H03G9/12—Combinations of two or more types of control, e.g. gain control and tone control in untuned amplifiers having semiconductor devices
- H03G9/18—Combinations of two or more types of control, e.g. gain control and tone control in untuned amplifiers having semiconductor devices for tone control and volume expansion or compression
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
- H03G7/001—Volume compression or expansion in amplifiers without controlling loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
- H03H11/1213—Frequency selective two-port networks using amplifiers with feedback using transistor amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明はノイズ減衰回路に係り、
特に主信号通路とハイパスフィルター特性の補助的な信
号通路を有するノイズ減衰回路に関する。
特に主信号通路とハイパスフィルター特性の補助的な信
号通路を有するノイズ減衰回路に関する。
【0002】
【従来の技術】公知のノイズ減衰回路としては、信号伝
送通路の効果的な動的範囲を増加するため、伝送の間の
信号圧縮のために送信機に存する圧縮回路と、信号受信
の間の信号伸長のために受信機に存する伸長回路とより
構成されるものがある。このような信号圧縮と伸長接近
は信号が記録装置に入力で圧縮され再生の間伸長される
記録と再生システムに応用される。典型的にこのような
圧縮及び伸長システムはその回路の伝達関数が信号及び
/または周波数に依存して変換された制御可能な伝達関
数を有する回路を含む。
送通路の効果的な動的範囲を増加するため、伝送の間の
信号圧縮のために送信機に存する圧縮回路と、信号受信
の間の信号伸長のために受信機に存する伸長回路とより
構成されるものがある。このような信号圧縮と伸長接近
は信号が記録装置に入力で圧縮され再生の間伸長される
記録と再生システムに応用される。典型的にこのような
圧縮及び伸長システムはその回路の伝達関数が信号及び
/または周波数に依存して変換された制御可能な伝達関
数を有する回路を含む。
【0003】図1には米国特許第4,547,741号
に従来技術として記載されたノイズ減衰回路が示されて
いる。
に従来技術として記載されたノイズ減衰回路が示されて
いる。
【0004】図1の回路において、ハイパスフィルター
構成上キャパシタ手段の使用が必須であり零点が500
Hz上にあるべきであるが、集積回路上に具現する時キ
ャパシタの大きさが大きくてレイアウト面積を増加させ
る短所がある。
構成上キャパシタ手段の使用が必須であり零点が500
Hz上にあるべきであるが、集積回路上に具現する時キ
ャパシタの大きさが大きくてレイアウト面積を増加させ
る短所がある。
【0005】
【発明が解決しようとする課題】本発明の目的は集積回
路化の時キャパシタ面積の有する負担が減らせるノイズ
減衰回路を提供することである。
路化の時キャパシタ面積の有する負担が減らせるノイズ
減衰回路を提供することである。
【0006】
【課題を解決するための手段】前述した目的を達成する
ために、本発明のノイズ減衰回路は主信号通路と可変的
なハイパスフィルター特性を有する補助的な信号通路を
演算して可変的なハイパスフィルター特性を有するノイ
ズ減衰回路において、前記補助的な信号通路が前記主信
号通路に連結され差動入力と差動出力を有する電圧−電
流変換手段と、前記電圧−電流変換手段の前記差動出力
に連結されたPN接合手段と、前記PN接合手段に連結
されたべース電極を有する共通エミッタ配列トランジス
タ対と、前記電圧−電流変換手段の第1差動入力に連結
されたキャパシタンス手段と、前記共通エミッタトラン
ジスタ対の第1共通エミッタトランジスタ対のコレクタ
回路を前記電圧−電流変換手段の前記第1差動入力に連
結する帰還手段と、第1共通エミッタトランジスタ対の
コレクタ回路と前記第1差動入力端子との間に連結され
た電圧分配抵抗を有する電圧バッファ手段と、前記補助
的な信号出力と前記主信号を入力して加算する演算手段
より構成されることを特徴とする。
ために、本発明のノイズ減衰回路は主信号通路と可変的
なハイパスフィルター特性を有する補助的な信号通路を
演算して可変的なハイパスフィルター特性を有するノイ
ズ減衰回路において、前記補助的な信号通路が前記主信
号通路に連結され差動入力と差動出力を有する電圧−電
流変換手段と、前記電圧−電流変換手段の前記差動出力
に連結されたPN接合手段と、前記PN接合手段に連結
されたべース電極を有する共通エミッタ配列トランジス
タ対と、前記電圧−電流変換手段の第1差動入力に連結
されたキャパシタンス手段と、前記共通エミッタトラン
ジスタ対の第1共通エミッタトランジスタ対のコレクタ
回路を前記電圧−電流変換手段の前記第1差動入力に連
結する帰還手段と、第1共通エミッタトランジスタ対の
コレクタ回路と前記第1差動入力端子との間に連結され
た電圧分配抵抗を有する電圧バッファ手段と、前記補助
的な信号出力と前記主信号を入力して加算する演算手段
より構成されることを特徴とする。
【0007】
【作用】本発明はそれぞれ一つの零点と極点を有し、抵
抗手段による係数要素より構成されことにより、実際構
成上従来の回路よりレイアウト面積が減らせる。
抗手段による係数要素より構成されことにより、実際構
成上従来の回路よりレイアウト面積が減らせる。
【0008】
【実施例】以下、添付した図面を参照して本発明のノイ
ズ減衰回路を説明する前に、従来のノイズ減衰回路を説
明すれば次の通りである。
ズ減衰回路を説明する前に、従来のノイズ減衰回路を説
明すれば次の通りである。
【0009】図1の回路は従来のノイズ減衰回路を示す
。
。
【0010】図1において圧縮と伸長との間のスイッチ
ングは、演算増幅器1と圧縮能力を提供する主回路部分
との間に連結を変化させることによりなる。切換スイッ
チ2が端子a、cに連結される時、演算増幅器1は単位
利得増幅器または電圧フローとして動作する。それで、
入力端子3に入る入力信号が主圧縮回路の入力端子4に
演算増幅器1により訂正されない形態で供給される。そ
して圧縮された出力信号が出力端子5に発生される。
ングは、演算増幅器1と圧縮能力を提供する主回路部分
との間に連結を変化させることによりなる。切換スイッ
チ2が端子a、cに連結される時、演算増幅器1は単位
利得増幅器または電圧フローとして動作する。それで、
入力端子3に入る入力信号が主圧縮回路の入力端子4に
演算増幅器1により訂正されない形態で供給される。そ
して圧縮された出力信号が出力端子5に発生される。
【0011】スイッチ2が端子b、cに連結される時、
圧縮回路は演算増幅器1に入力として連結される。そし
て、入力端子3と出力端子5との間の回路部分は前述の
信号圧縮とは反対の信号伸長を行う。ハイパスフィルタ
ー回路に関して電圧−電流変換回路6、PN接合対7及
び第1共通エミッタトランジスタ対8により形成された
等価抵抗rはグラウンドに直接連結されないが、キャパ
シタ9を通じてグランドに連結されフローティングする
。キャパシタ9の他端は電圧−電流変換回路6の一つの
差動入力10に連結され、電圧−電流変換回路6の他の
差動入力11は主信号通路12に連結されている。そし
て第1共通エミッタトランジスタ対8の出力は帰還回路
構造で差動入力端子10に連結される。補助的な信号通
路13は、入力端子4と出力端子5との間に互いに並列
で連結された可変的な遮断周波数特性を有するハイパス
フィルター特性を有する。主信号通路12と補助信号通
路13からの出力は演算増幅器14により足される。 そして、足された信号は出力端子5に供給される。図示
しないが、補助信号通路13にハイパスフィルターの遮
断周波数を変化するための制御回路は典型的に構成され
配列される。それで補助的な信号通路出力がサンプルさ
れ、このサンプルされた出力の信号レベルが検出され補
助的な信号通路のフィルタ回路部分の抵抗成分の値の検
出された出力レベルに依存して変化される。
圧縮回路は演算増幅器1に入力として連結される。そし
て、入力端子3と出力端子5との間の回路部分は前述の
信号圧縮とは反対の信号伸長を行う。ハイパスフィルタ
ー回路に関して電圧−電流変換回路6、PN接合対7及
び第1共通エミッタトランジスタ対8により形成された
等価抵抗rはグラウンドに直接連結されないが、キャパ
シタ9を通じてグランドに連結されフローティングする
。キャパシタ9の他端は電圧−電流変換回路6の一つの
差動入力10に連結され、電圧−電流変換回路6の他の
差動入力11は主信号通路12に連結されている。そし
て第1共通エミッタトランジスタ対8の出力は帰還回路
構造で差動入力端子10に連結される。補助的な信号通
路13は、入力端子4と出力端子5との間に互いに並列
で連結された可変的な遮断周波数特性を有するハイパス
フィルター特性を有する。主信号通路12と補助信号通
路13からの出力は演算増幅器14により足される。 そして、足された信号は出力端子5に供給される。図示
しないが、補助信号通路13にハイパスフィルターの遮
断周波数を変化するための制御回路は典型的に構成され
配列される。それで補助的な信号通路出力がサンプルさ
れ、このサンプルされた出力の信号レベルが検出され補
助的な信号通路のフィルタ回路部分の抵抗成分の値の検
出された出力レベルに依存して変化される。
【0012】電圧−電流変換回路6の差動出力端子15
、16はダイオードで連結された二つのトランジスタよ
り形成され、カソードに共通接続を有するPN接合対7
の端にそれぞれ連結されている。
、16はダイオードで連結された二つのトランジスタよ
り形成され、カソードに共通接続を有するPN接合対7
の端にそれぞれ連結されている。
【0013】また、電圧−電流変換回路6の端子15、
16は、共通エミッタ構造で連結された第1トランジス
タ対8のベース電極に連結され、電流インバータまたは
電流ミラー17は第1共通エミッタトランジスタ対8な
コレクタ電極の間に連結されている。そして、そこから
の出力電流は電圧−電流変換回路6の差動入力端子10
に帰還される。電流源18は第1共通エミッタトランジ
スタ対8の共通エミッタ電極に連結されている。そして
電流源18に流れる電流は、制御入力端子19を通じて
前述の遮断周波数制御回路(図示しない)の出力により
制御される。
16は、共通エミッタ構造で連結された第1トランジス
タ対8のベース電極に連結され、電流インバータまたは
電流ミラー17は第1共通エミッタトランジスタ対8な
コレクタ電極の間に連結されている。そして、そこから
の出力電流は電圧−電流変換回路6の差動入力端子10
に帰還される。電流源18は第1共通エミッタトランジ
スタ対8の共通エミッタ電極に連結されている。そして
電流源18に流れる電流は、制御入力端子19を通じて
前述の遮断周波数制御回路(図示しない)の出力により
制御される。
【0014】第2共通エミッタトランジスタ対20と第
3共通エミッタトランジスタ対21のベース電極はそれ
ぞれ電圧−電流変換回路6の出力端子15、16に連結
され、大きさ制限回路22にハイパスフィルター出力を
提供する。電流ミラー回路23、24は、第2及び第3
共通エミッタトランジスタ対20、21の各コレクタ端
子の間に負荷として連結される。そして第2及び第3電
流源25、26は、各共通エミッタトランジスタ対20
、21の共通エミッタ接続点にそれぞれ連結される。
3共通エミッタトランジスタ対21のベース電極はそれ
ぞれ電圧−電流変換回路6の出力端子15、16に連結
され、大きさ制限回路22にハイパスフィルター出力を
提供する。電流ミラー回路23、24は、第2及び第3
共通エミッタトランジスタ対20、21の各コレクタ端
子の間に負荷として連結される。そして第2及び第3電
流源25、26は、各共通エミッタトランジスタ対20
、21の共通エミッタ接続点にそれぞれ連結される。
【0015】第2共通エミッタトランジスタ対20のコ
レクタ回路からの出力電流は、大きさ制限回路22に入
る補助的な信号通路出力である。そして信号通路和手段
として動作する演算増幅器14の反転入力端子に入る。 このような補助信号通路出力は、主信号通路出力と共に
演算増幅器14で足される。第3共通エミッタトランジ
スタ対21の出力は、前述の制御回路(図示しない)を
通じて入力端子19を制御するために供給される端子2
7に出力される。端子28、29は、それぞれ供給電圧
Vccと接地電圧Vssを示す。
レクタ回路からの出力電流は、大きさ制限回路22に入
る補助的な信号通路出力である。そして信号通路和手段
として動作する演算増幅器14の反転入力端子に入る。 このような補助信号通路出力は、主信号通路出力と共に
演算増幅器14で足される。第3共通エミッタトランジ
スタ対21の出力は、前述の制御回路(図示しない)を
通じて入力端子19を制御するために供給される端子2
7に出力される。端子28、29は、それぞれ供給電圧
Vccと接地電圧Vssを示す。
【0016】図2は図1に示した回路の系統図である。
【0017】図2は本発明にノイズ減衰回路を示したも
ので、図1の従来の回路に第1共通エミッタトランジス
タ対8のコレクタ端子と電圧−電流変換回路6の差動入
力端子11の間に抵抗RBが連結され、トランジスタ対
8のコレクタ端子と電圧バッファ30の非反転入力端子
の間に抵抗RAが連結され、抵抗RBとキャパシタ31
の共通点が電圧バッファ30の反転入力端子に連結され
構成されている。
ので、図1の従来の回路に第1共通エミッタトランジス
タ対8のコレクタ端子と電圧−電流変換回路6の差動入
力端子11の間に抵抗RBが連結され、トランジスタ対
8のコレクタ端子と電圧バッファ30の非反転入力端子
の間に抵抗RAが連結され、抵抗RBとキャパシタ31
の共通点が電圧バッファ30の反転入力端子に連結され
構成されている。
【0018】図3Aは差動増幅器を用いた電圧バッファ
を示したものである。差動増幅器は、電流ミラー、共通
エミッタトランジスタ対、定電流源よりなり共通エミッ
タトランジスタ対の一つのベース電極に入力電圧VS’
を印加し、NPNトランジスタのベース電極が共通エミ
ッタトランジスタ対のもう一つのコレクタ電極に連結さ
れ、コレクタ電極が電源電圧28に連結され、エミッタ
電極が共通エミッタトランジスタ対のもう一つのベース
電極に連結されバッファされた出力信号Vs を出力す
る。
を示したものである。差動増幅器は、電流ミラー、共通
エミッタトランジスタ対、定電流源よりなり共通エミッ
タトランジスタ対の一つのベース電極に入力電圧VS’
を印加し、NPNトランジスタのベース電極が共通エミ
ッタトランジスタ対のもう一つのコレクタ電極に連結さ
れ、コレクタ電極が電源電圧28に連結され、エミッタ
電極が共通エミッタトランジスタ対のもう一つのベース
電極に連結されバッファされた出力信号Vs を出力す
る。
【0019】図3Bは電圧−電流変換回路を用いた電圧
バッファ回路を示したものである。図2の回路構成の一
部である電圧−電流変換回路6、PN接合トランジスタ
対7、電流ミラー17、共通エミッタトランジスタ対8
、定電流源18よりなる構成と同一である。入力電圧V
s’は電圧─電流変換回路の入力端子に連結され、出力
電圧Vsは差動増幅器の出力端子から出力される。
バッファ回路を示したものである。図2の回路構成の一
部である電圧−電流変換回路6、PN接合トランジスタ
対7、電流ミラー17、共通エミッタトランジスタ対8
、定電流源18よりなる構成と同一である。入力電圧V
s’は電圧─電流変換回路の入力端子に連結され、出力
電圧Vsは差動増幅器の出力端子から出力される。
【0020】ここで、gm1 ,gm2 , rdは式
(1)で既に定義された。
(1)で既に定義された。
【0021】図1の回路においてPN接合上に現れた入
力と出力の電圧関係式は
力と出力の電圧関係式は
【0022】
【数1】
【0023】と表現される。
【0024】ここで、gm1 は電圧─電流変換回路の
相互コンダクタンス、gm2 は第1共通エミッタトラ
ンジスタの相互コンダクタンス、rdはPN接合対の動
的抵抗である。
相互コンダクタンス、gm2 は第1共通エミッタトラ
ンジスタの相互コンダクタンス、rdはPN接合対の動
的抵抗である。
【0025】従って、電圧−電流変換回路と第1共通エ
ミッタトランジスタ対の相互コンダクタンス値とキャパ
シタ手段の大きさにより周波数特性が左右される短所が
あった。
ミッタトランジスタ対の相互コンダクタンス値とキャパ
シタ手段の大きさにより周波数特性が左右される短所が
あった。
【0026】図2の回路において、PN接合上に現れた
入力と出力の電圧関係式は
入力と出力の電圧関係式は
【0027】
【数2】
【0028】と表現される。
【0029】式(1)と式(2)からキャパシタC2
は、キャパシタC1 に(RA+RB)/RAをかけた
値と同等でなければならない。これは集積回路上で一番
広い面積を占めるキャパシタを減らすのは演算増幅器の
使用による面積の増加よりレイアウト面積を遙かに減ら
せる利点がある。
は、キャパシタC1 に(RA+RB)/RAをかけた
値と同等でなければならない。これは集積回路上で一番
広い面積を占めるキャパシタを減らすのは演算増幅器の
使用による面積の増加よりレイアウト面積を遙かに減ら
せる利点がある。
【0030】このようにPN接合の間に現れる式(2)
の伝達関数は第2共通エミッタトランジスタ対33を通
じて演算増幅器17に“K”という係数要素で伝達され
る。出力端子5の電圧を求めれば
の伝達関数は第2共通エミッタトランジスタ対33を通
じて演算増幅器17に“K”という係数要素で伝達され
る。出力端子5の電圧を求めれば
【0031】
【数3】
【0032】と表現される。
【0033】ここで、a=gm1 ×rdT(S)=(
gm1 ×gm2 ×rd)/Cと表現される。
gm1 ×gm2 ×rd)/Cと表現される。
【0034】式(3)から本発明回路は、ノイズ減衰回
路の特徴である一つの零点、一つつの極点を有する。
路の特徴である一つの零点、一つつの極点を有する。
【0035】
【発明の効果】以上述べたように、本発明のノイズ減衰
回路は零点と極点の位置が式(3)で見るとき抵抗手段
による係数要素より構成されることにより、実際構成上
で従来の回路よりレイアウト面積が減らせる。
回路は零点と極点の位置が式(3)で見るとき抵抗手段
による係数要素より構成されることにより、実際構成上
で従来の回路よりレイアウト面積が減らせる。
【図1】 従来のノイズ減衰回路の一例を示したもの
である。
である。
【図2】 本発明のノイズ減衰回路の一実施例を示し
たたものである。
たたものである。
【図3】 A,Bはそれぞれ本発明に使われた電圧バ
ッファ回路の実施例を示したたものである。
ッファ回路の実施例を示したたものである。
1 演算増幅器、2 切換スイッチ、3,4 入
力端子、5 出力端子、6 電圧−電流変換回路、
7 PN接合対、8 第1共通エミッタトランジス
タ対、9キャパシタ、10 差動入力端子、11
差動入力、12 主信号通路、13補助的な信号通路
、14 演算増幅器、15,16 差動出力端子、
17 電流ミラー、18 電流源、19 制御入
力端子、20 第2共通エミッタトランジスタ対、2
1 第3共通エミッタトランジスタ対、22 大き
さ制限回路、23,24 電流ミラー回路、25
第2電流源、26 第3電流源、27 端子、28
供給電圧、29 接地電圧、30 電圧バッフ
ァ、31 キャパシタ
力端子、5 出力端子、6 電圧−電流変換回路、
7 PN接合対、8 第1共通エミッタトランジス
タ対、9キャパシタ、10 差動入力端子、11
差動入力、12 主信号通路、13補助的な信号通路
、14 演算増幅器、15,16 差動出力端子、
17 電流ミラー、18 電流源、19 制御入
力端子、20 第2共通エミッタトランジスタ対、2
1 第3共通エミッタトランジスタ対、22 大き
さ制限回路、23,24 電流ミラー回路、25
第2電流源、26 第3電流源、27 端子、28
供給電圧、29 接地電圧、30 電圧バッフ
ァ、31 キャパシタ
Claims (4)
- 【請求項1】 主信号通路と可変的なハイパスフィル
ター特性を有する補助的な信号通路を演算して可変的な
ハイパスフィルター特性を有するノイズ減衰回路におい
て、前記補助的な信号通路が前記主信号通路に連結され
差動入力と差動出力を有する電圧−電流変換手段と、前
記電圧−電流変換手段の前記差動出力に連結されたPN
接合手段と、前記PN接合手段に連結されたベース電極
を有する共通エミッタ配列トランジスタ対と、前記電圧
−電流変換手段の第1差動入力に連結されたキャパシタ
ンス手段と、前記第1共通エミッタトランジスタ対のコ
レクタ回路を前記電圧−電流変換手段の前記第1差動入
力に連結する帰還手段と、第1共通エミッタトランジス
タ対のコレクタ回路と前記第1差動入力端子との間に連
結された電圧分配抵抗を有するで電圧バッファ手段と、
前記補助的な信号出力と前記主信号を入力して加算する
演算手段より構成されることを特徴とする主信号通路と
ハイパスフィルター特性の補助的な信号通路を有するノ
イズ減衰回路。 - 【請求項2】 前記電圧分配抵抗を有する電圧バッフ
ァ手段は前記第1共通エミッタトランジスタ対のコレク
タ端子と前記第1差動入力端子との間に連結された第1
抵抗と、前記第1抵抗と前記電圧バッファ手段の出力端
子に連結された第2抵抗と、前記出力端子に連結された
非反転端子と前記第1差動入力端子の連結された反転端
子を有する電圧バッファより構成されることを特徴とす
る請求項1に記載の主信号通路とハイパスフィルター特
性の補助的な信号通路を有するノイズ減衰回路。 - 【請求項3】 前記電圧バッファが差動増幅器より構
成されることを特徴とする請求項2に記載の主信号通路
とハイパスフィルター特性の補助的な信号通を有するノ
イズ減衰回路。 - 【請求項4】 前記電圧バッファが電圧−電流変換手
段と、前記電圧−電流変換回路の差動出力端子に連結さ
れたPN接合対と、前記差動出力端子に連結された差動
増幅器より構成されることを特徴とする請求項2に記載
の主信号通路とハイパスフィルター特性の補助的な信号
通路を有するノイズ減衰回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1991-009842 | 1991-06-14 | ||
KR1019910009842A KR930011682B1 (ko) | 1991-06-14 | 1991-06-14 | 주신호통로와 하이패스필터특성의 보조적인 신호통로를 가지는 노이즈 감소회로 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04369112A true JPH04369112A (ja) | 1992-12-21 |
Family
ID=19315794
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3179918A Pending JPH04369112A (ja) | 1991-06-14 | 1991-07-19 | 主信号通路とハイパスフィルター特性の補助的な信号通路を有するノイズ減衰回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5208551A (ja) |
JP (1) | JPH04369112A (ja) |
KR (1) | KR930011682B1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080030240A1 (en) * | 2006-08-04 | 2008-02-07 | Eric Scheuerlein | Low systematic offset, temperature independent voltage buffering |
US8085956B2 (en) * | 2007-12-14 | 2011-12-27 | Knowles Electronics, Llc | Filter circuit for an electret microphone |
CN104506144B (zh) * | 2014-11-18 | 2017-08-01 | 华中科技大学 | 一种低噪声差分前置放大电路及放大器 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58209234A (ja) * | 1982-05-29 | 1983-12-06 | Sony Corp | ノイズリダクシヨン回路 |
JPS61157108A (ja) * | 1984-12-28 | 1986-07-16 | Rohm Co Ltd | 電圧−電流変換回路 |
JPS62173808A (ja) * | 1986-01-27 | 1987-07-30 | Sony Corp | バツフアアンプ |
JPS63244922A (ja) * | 1987-03-30 | 1988-10-12 | Toshiba Corp | キヤパシタンス回路 |
JPH02137408A (ja) * | 1988-11-17 | 1990-05-25 | Toshiba Corp | Dcフィードバック回路 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59182613A (ja) * | 1983-03-31 | 1984-10-17 | Sony Corp | ノイズリダクシヨン回路 |
-
1991
- 1991-06-14 KR KR1019910009842A patent/KR930011682B1/ko not_active IP Right Cessation
- 1991-07-19 JP JP3179918A patent/JPH04369112A/ja active Pending
- 1991-12-20 US US07/811,148 patent/US5208551A/en not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58209234A (ja) * | 1982-05-29 | 1983-12-06 | Sony Corp | ノイズリダクシヨン回路 |
JPS61157108A (ja) * | 1984-12-28 | 1986-07-16 | Rohm Co Ltd | 電圧−電流変換回路 |
JPS62173808A (ja) * | 1986-01-27 | 1987-07-30 | Sony Corp | バツフアアンプ |
JPS63244922A (ja) * | 1987-03-30 | 1988-10-12 | Toshiba Corp | キヤパシタンス回路 |
JPH02137408A (ja) * | 1988-11-17 | 1990-05-25 | Toshiba Corp | Dcフィードバック回路 |
Also Published As
Publication number | Publication date |
---|---|
US5208551A (en) | 1993-05-04 |
KR930011682B1 (ko) | 1993-12-16 |
KR930001193A (ko) | 1993-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4379268A (en) | Differential amplifier circuit | |
EP0938188A2 (en) | Variable gain amplifier circuit | |
US5057787A (en) | Variable gain differential amplifier | |
CA1195387A (en) | Noise reduction circuit | |
EP0052117B1 (en) | Current mode biquadratic active filter | |
US4568840A (en) | Variable resistance circuit | |
US5382919A (en) | Wideband constant impedance amplifiers | |
US3742377A (en) | Differential amplifier with means for balancing out offset terms | |
JPH04369112A (ja) | 主信号通路とハイパスフィルター特性の補助的な信号通路を有するノイズ減衰回路 | |
JPS5924561B2 (ja) | 電子制御可能な増幅要素または減衰要素の伝送量を制御する制御量発生回路 | |
JP2719251B2 (ja) | 主信号通路とハイパスフィルター特性の補助的な信号通路を有するノイズ減衰回路 | |
JP3093687B2 (ja) | 利得可変増幅回路 | |
JPH0239881B2 (ja) | ||
JPH04301912A (ja) | アクテイブフイルタ回路 | |
JPS63185213A (ja) | 入力回路 | |
JP2515821B2 (ja) | 制御増幅器 | |
JP3025718B2 (ja) | ラグリードフィルタ | |
JP3161233B2 (ja) | フィルタ回路 | |
KR950003283B1 (ko) | 연산 상호컨덕턴스 증폭기 | |
JPS6034289B2 (ja) | 利得制御装置 | |
JPH0494203A (ja) | 増幅回路 | |
JPS6011847B2 (ja) | 中間周波増幅器 | |
JPS596605A (ja) | 電流増幅器 | |
JPS60261208A (ja) | 可変インピ−ダンス回路 | |
JPS6332286B2 (ja) |