JPH04368667A - デジタルデータ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ディスク再生部から
出力されたデジタルデータをホスト処理部に転送して処
理するデジタルデータ処理装置に関する。

【０００２】

【従来の技術】周知のように、現在、音響機器の主流と
なりつつあるＣＤ（コンパクト・ディスク）方式とは、
直径１２ｃｍのディスクにデジタルＰＣＭ（パルス・コ
ード・モジュレーション）化したデータに対応したピッ
トを形成し、このディスクをＣＬＶ（線速度一定）方式
で回転駆動させながら、半導体レーザ及び光電変換素子
を内蔵した光学式ピックアップにより、内周側から外周
側に向けてリニアトラッキング式に再生するようにした
ものである。

【０００３】また、このディスクには、オーディオ再生
用の被再生音楽データとともに、コントロール／ディス
プレイ用として定義されているサブコードＰ，Ｑ，Ｒ〜
Ｗデータが収録されている。このうち、サブコードＱデ
ータは、アドレスデータとも称されるもので、ディスク
の音楽データが収録されたプログラムエリアにおいては
、収録されている音楽データの曲番号（ＴＮＯ），節番
号（ＩＮＤＥＸ），各曲毎の経過時間（ＴＩＭＥ）及び
プログラムエリアの開始位置からの総経過時間（ＡＴＩ
ＭＥ）等を示している。

【０００４】さらに、上記サブコードＱデータは、プロ
グラムエリアの内周側に位置するリードインエリアにお
いては、ＴＯＣ（テーブル・オブ・コンテンツ）データ
として各曲の開始アドレスを示している。つまり、この
サブコードＱデータは、ディスクに収録された約１時間
のステレオ再生が行なえる膨大な記録情報から、被再生
データを選択的に再生するためのサーチ動作を高速かつ
正確に実行させるとともに、ディスクの再生状態を把握
するために記録されている。

【０００５】ところで、ＣＤ方式は、本来、音楽データ
を記録再生することを目的として開発されたものである
が、近年では、その膨大な記録容量に着目して、ディス
クの音楽データ記録エリアをデジタル情報の記録エリア
として使用することにより、ディスクを読み出し専用の
データ記録媒体として用いるＣＤ−ＲＯＭ（リード・オ
ンリー・メモリ）方式が定められている。

【０００６】このＣＤ−ＲＯＭ方式は、ＣＤ方式におけ
る音楽データ再生用の記録再生フォーマットは変えるこ
となく、それに新たなフォーマットを付加することによ
ってディスクに対するデジタル情報の記録再生を行なう
ようにしたものである。すなわち、ＣＤ方式では、２チ
ャンネルのアナログ音楽信号を４４．１ｋＨｚでサンプ
リングし、それぞれを１６ビットのデジタル音楽データ
として記録するようにしているが、ＣＤ−ＲＯＭ方式で
は、図６に示すように、その１６ビットを８ビット（１
バイト）づつに区切り、２３５２バイトを１単位（１ブ
ロック）としてデジタルデータを記録するようにしてい
る。

【０００７】１ブロックは、図６に示されるように、ブ
ロックの開始を認識するための１２バイトの同期パター
ンａと、上記サブコードＱデータに相当するブロックの
アドレス情報を示す４バイトのヘッダアドレスｂと、使
用者のための２０４８バイト（＝２ｋバイト）のユーザ
データｃと、このユーザデータの誤り検出や誤り訂正を
行なうための２８８バイトの誤り訂正用データｄとから
構成されている。

【０００８】このうち、誤り訂正用データｄは、ＣＤ方
式の記録再生フォーマットにおけるＣ１，Ｃ２パリティ
訂正だけでは誤りを訂正できなかった場合に用いられる
もので、この誤り訂正用データｄを用いることにより誤
り率が１０−１２　にまで改善される。そして、この誤
り率からみれば、ＣＤ−ＲＯＭ方式は、コンピュータの
データ記録媒体として実用上十分な性能を有していると
いうことができる。

【０００９】なお、上述した１ブロックの構成は、ＭＯ
ＤＥ−１と称されるフォーマットであり、これ以外に、
誤り訂正用データｄの記録エリアにもユーザデータｃを
記録するようにしたＭＯＤＥ−２と称されるフォーマッ
トもある。このＭＯＤＥ−２のフォーマットでは、ユー
ザデータｃは２３３６バイトとなる。

【００１０】ここで、ＣＤ−ＲＯＭ方式におけるデータ
転送レートは、７５ブロック／秒であり、ＭＯＤＥ−１
のフォーマットで１時間のデータ記録を行なった場合、
７５（ブロック／秒）×６０（分）×６０（秒）×２（
Ｋバイト）＝５４０Ｍバイトのデータが記録されること
になる。このデータ量は、通常のフロッピーディスクの
５００枚分、文書にすれば約３０万頁分に相当する。

【００１１】また、ＣＤ−ＲＯＭ方式は、複製（レプリ
カ）能力にも優れている。つまり、ＣＤ−ＲＯＭ方式は
、そのディスクの製造工程が既存のＣＤ方式ディスクの
製造工程と同じであるとともに、ＣＤ−ＲＯＭ方式ディ
スクの１Ｍバイト当たりの製造コストは、フロッピーデ
ィスクの１Ｍバイト当たりの製造コストに比べてはるか
に下まわっており、同一資料やデータの複製に非常に適
しているといえる。

【００１２】すなわち、ＣＤ−ＲＯＭ方式は、ディスク
を用いた既存の記録再生システムの中では、大記録容量
を有しかつ低エラー率で複製の容易な記録再生方式を実
現していることになる。

【００１３】ここにおいて、近時、ＣＤ−ＲＯＭ方式の
拡張規格としてＣＤ−ＲＯＭ・ＸＡ（エクステンディッ
ド・アーキテクチャー）規格が発表されている。このＣ
Ｄ−ＲＯＭ・ＸＡ規格は、ディスクに記録される画像デ
ータや圧縮された音声データ（ＡＤＰＣＭ方式）のフォ
ーマットを規定したものである。すなわち、ＣＤ−ＲＯ
Ｍ・ＸＡ規格におけるデータは、上述したＭＯＤＥ−２
のフォーマットのブロック内に記録され、図７（ａ），
（ｂ）に示すような２つのフォームが定められている。

【００１４】音声データは、ＡＤＰＣＭ方式でインター
リーブ記録される。ＣＤ方式の標本化周波数４４．１ｋ
Ｈｚに対して、３７．８ｋＨｚのレベルＢと１８．９ｋ
ＨｚのレベルＣとが定義されており、圧縮比は、レベル
Ｂ（ステレオ）時に４倍、レベルＣ（モノラル）時に１
６倍となっている。このため、モノラルの音声データで
あれば、１枚のディスクに１６時間分ものデータを記録
可能となる。

【００１５】また、サブヘッダ内で定義されているファ
イルナイバー及びチャンネルナンバーを使えば、複雑な
インターリーブ記録が可能となり、例えばチャンネル１
に日本語，チャンネル２に英語のナレーションを記録し
、それらを瞬時に切り替えて再生することが可能となる
。さらに、音声データと画像データとのインターリーブ
記録も可能で、チャンネル１に画像データ，チャンネル
２に音声データを記録し、画像データを読み出しながら
音声データを同時に再生することもできる。

【００１６】すなわち、ＣＤ−ＲＯＭ方式では、ディス
クのデータトラック上に画像データをオーディオトラッ
ク上に音声データを記録し、両データのアクセスを繰り
返し実行することによって画像と音声の同期を実現して
いるのに対し、ＣＤ−ＲＯＭ・ＸＡ規格では、アクセス
動作を伴なうことなくリアルタイムで複数言語の切り替
えや同時画像表示が可能となる。また、上述したように
、若干音質は劣化するが、長時間分の音声データを記録
可能な点も、ＣＤ−ＲＯＭ・ＸＡ規格の大きな利点の１
つである。

【００１７】ここにおいて、従来のＣＤ−ＲＯＭ方式デ
ィスクを再生するＣＤ−ＲＯＭドライブには、ＤＡＣ（
デジタル・トゥ・アナログ・コンバータ）回路が内蔵さ
れており、ＣＤ方式ディスクの音声データは、ホストＰ
Ｃ（パーソナル・コンピュータ）の命令によりＣＤ−Ｒ
ＯＭドライブ内でデータ処理されてアナログ音声信号に
変換され、オーディオ演奏に供されている。

【００１８】これに対し、現在では、図８に示すように
、ディスプレイ用のＣＲＴ（カソード・レィ・チューブ
）１１や操作用のキーボード１２が接続されたホストＰ
Ｃ１３に、例えばＳＣＳＩ（スモール・コンピュータ・
システム・インターフェース）バス等のようなインター
フェース１４を介して複数のＣＤ−ＲＯＭドライブ１５
１，１５２，……，１５ｎを接続し、各ＣＤ−ＲＯＭド
ライブ１５１，１５２，……，１５ｎから選択的に得ら
れるＤＡＣ回路でデジタル化される以前の音声データを
、インターフェース１４を介してホストＰＣ１３に転送
し、ホストＰＣ１３内に設けられたアダプタ１６にてデ
ータ処理してアナログ音声信号に変換し、オーディオ演
奏に供させるようにしたデジタルデータ処理システムが
考えられている。

【００１９】この場合、アダプタ１６は、上記インター
フェース１４を制御するインターフェース制御回路１７
と、このインターフェース制御回路１７から出力された
デジタル音声データを一時記憶するバッファＲＡＭ（ラ
ンダム・アクセス・メモリ）１８と、このバッファＲＡ
Ｍ１８から読み出された音声データがＣＤ−ＲＯＭ・Ｘ
Ａ規格の場合に伸張処理するＡＤＰＣＭプロセッサ１９
と、このＡＤＰＣＭプロセッサ１９から出力された音声
データをアナログ音声信号に変換するＤＡＣ回路２０と
、上記各インターフェース制御回路１７，バッファＲＡ
Ｍ１８，ＡＤＰＣＭプロセッサ１９及びＤＡＣ回路２０
の一連の動作を制御するアダプタ制御回路２１と、この
アダプタ制御回路２１，ＡＤＰＣＭプロセッサ１９及び
ＤＡＣ回路２０に必要なクロックを生成して供給するク
ロック生成回路２２とから構成されている。

【００２０】上記のようなデジタルデータ処理システム
によれば、各ＣＤ−ＲＯＭドライブ１５１，１５２，…
…，１５ｎ内にＤＡＣ回路を必要としないため、ＤＡＣ
回路を削除した安価なＣＤ−ＲＯＭドライブを用いるこ
とができる。また、ＣＤ−ＲＯＭ・ＸＡ規格の実現手段
としては、ＣＤ−ＲＯＭドライブに復調回路を内蔵する
方式と、ホストＰＣにアダプタを設けＣＤ−ＲＯＭドラ
イブからインターフェースを介して転送されるデータを
該アダプタで処理する方式との２つの方式が考えられて
いるが、当面は後者の方式が主流となることが予測され
ている。

【００２１】この場合、ＣＤ−ＲＯＭ・ＸＡ規格用の復
調回路に加えて音声データ転送回路を付加したアダプタ
を設計すれば、無駄のない簡易な構成で効率的なシステ
ムを構築することができる。また、通常のインターフェ
ースには、複数台のＣＤ−ＲＯＭドライブを接続するこ
とができ、その場合、復調回路が１つで済む点もアダプ
タ形式の大きな利点となっている。

【００２２】ここで、前述したようにＣＤ−ＲＯＭ方式
及びＣＤ−ＲＯＭ・ＸＡ規格では、データ再生の単位と
してブロックが定義されており、そのための同期パター
ンａが記録されている。これに対し、ＣＤ方式で再生さ
れた音声データ（以下ＣＤ−ＤＡオーディオデータとい
う）には、ＣＤ−ＲＯＭ方式及びＣＤ−ＲＯＭ・ＸＡ規
格で定義されているようなブロックに相当する区切りの
概念がない。なぜならば、ＣＤ方式では、音声データを
区切りなく連続的にアナログ化してオーディオ演奏を行
なうからである。

【００２３】なお、ＣＤ方式では、アドレス管理のため
に前述したサブコードＱデータが設定されているが、こ
のサブコードＱデータで示されるアドレスは、実際の音
声データと厳密に対応していないため、サブコードＱデ
ータに基づいて単純に音声データ列を区切ることはでき
ない。

【００２４】ＣＤ−ＤＡオーディオデータをホストＰＣ
１３に転送するためには、ＣＤ−ＲＯＭ方式と同様にデ
ータの１ブロックサイズ及びそのアドレッシングを定義
する必要がある。なぜならば、通常のインターフェース
１４では、このブロックサイズを用いてアドレスを定義
し、ホストＰＣ１３からＣＤ−ＲＯＭドライブ１５１，
１５２，……，１５ｎにコマンドが送出されるとともに
、その逆にデータ転送が実行されるからである。つまり
、区切りのない連続データ（無限大長）は、インターフ
ェース管理上不向きなのである。

【００２５】そこで、ＣＤ−ＤＡオーディオデータにも
仮想の区切りを設定することになるが、この区切りとし
て最も便利な定義は、ＣＤ−ＲＯＭ方式やＣＤ−ＲＯＭ
・ＸＡ規格と同じブロックサイズ（２３５２バイト）を
採用することである。このブロックサイズは、サブコー
ドＱデータの１フレームに対応するので、基本的に１対
１のアドレッシングが可能であり、かつ、ＣＤ方式，Ｃ
Ｄ−ＲＯＭ方式及びＣＤ−ＲＯＭ・ＸＡ規格の全ての転
送モードでデータ転送レートが等しくなり（２３５２バ
イト／ブロック）、アダプタ１６内でのデータ管理が容
易となる利点がある。

【００２６】ここで、ＣＤ−ＤＡオーディオデータのホ
ストＰＣ１３へのデータ転送を行なう際には、該ＣＤ−
ＤＡオーディオデータとともにサブコードＱデータも転
送する必要がある。このサブコードＱデータには、前述
したアドレス情報に加えて、コントロールデータと称さ
れる情報が含まれている。この情報は、（１）ＣＤ−Ｄ
ＡオーディオデータエリアかＣＤ−ＲＯＭデータエリア
（ＣＤ−ＲＯＭ・ＸＡ規格を含む）かの認識フラグ、（
２）エンファシスＯＮ／ＯＦＦのコントロールフラグ、
（３）４−ｃｈステレオ／２−ｃｈステレオ認識フラグ
、（４）デジタルコピーの禁止／許可フラグ等を含んで
いる。

【００２７】上記（２），（３）の情報はＤＡＣ回路２
０に入力され、また、（１）の情報によりＣＤ−ＲＯＭ
データエリア再生中はミューティングをかけなければな
らない。図８に示したデジタルデータ処理システムでは
、ＤＡＣ回路２０はホストＰＣ１３側に設けられるため
、ＣＤ−ＤＡオーディオデータに加えてサブコードＱデ
ータもアダプタ１６に転送される必要がある。

【００２８】上述したように、ＣＤ−ＤＡオーディオデ
ータの仮想の区切りを２３５２バイト単位とすれば、こ
れはサブコードＱデータのフレーム周波数（７５Ｈｚ）
と一致する。このため、図９に示すように、ＣＤ−ＤＡ
オーディオデータ列の任意の位置に最初の区切りＡを設
定し、それ以後は２３５２バイト毎に区切りＢ，Ｃ，…
…を設けるようにすることにより、原理的にはＣＤ−Ｄ
ＡオーディオデータとサブコードＱデータとが１対１に
対応することになる。

【００２９】ＣＤ方式では、ＥＦＭ（エイト・トゥ・フ
ォーティーン・モジュレーション）復調データは、ＰＬ
Ｌ（フェーズ・ロックド・ループ）回路で生成されたデ
ータ再生の基準となるクロックに同期するが、このクロ
ックは、ディスクの偏心，ＣＤ−ＲＯＭドライブ側の偏
心及びディスクの回転サーボの乱れ等により変動する（
これをジッタという）。

【００３０】現在、ＣＤプレーヤやＣＤ−ＲＯＭドライ
ブに広く採用されているオーディオデータ処理用のＬＳ
Ｉ（大規模集積回路）には、このジッタを吸収する目的
のＲＡＭが備えられている。そして、ジッタの生じたＥ
ＦＭ復調データは、ＲＡＭに一旦書き込まれた後、シス
テム内基準クロックに同期して順次取り出される。つま
り、絶えず時間軸変動しているＥＦＭ復調データを、時
間軸変動のないデータに整形する処理がジッタ吸収用の
ＲＡＭで実行されている。

【００３１】一般的に、ＣＤプレーヤにおいて発生する
最大のジッタ量は、時間軸にすると約３００μｓ程度で
あり、上記ＬＳＩは最大８００μｓ程度までの変動を吸
収する能力を有している。このため、図９に示したＣＤ
−ＤＡオーディオデータは、ジッタなく再生され、それ
に基づいて設定された仮想の区切りにも時間軸変動が発
生しないことになる。

【００３２】これに対し、サブコードＱデータは、ＥＦ
Ｍ復調後、ジッタ吸収用のＲＡＭに書き込まれず簡単な
エラー訂正処理のみが施されるだけで直ちに必要な処理
に供される。すなわち、サブコードＱデータは、ＣＤ−
ＤＡオーディオデータと異なりジッタ吸収処理が行なわ
れないため時間軸変動が生じ、その最大変動幅は上記し
たように約３００μｓとなる。

【００３３】図９で説明したように、ＣＤ−ＤＡオーデ
ィオデータの最初に設定される区切りＡは任意の位置で
ある。そこで、図１０に示すように、ＣＤ−ＤＡオーデ
ィオデータの最初の区切りＡが、偶然サブコードＱデー
タ（アドレス＃１）の出力位置に極めて近い位置に設定
され、次のサブコードＱデータ（アドレス＃２）が時間
軸で長い方つまり図中右方向に偏移したとすると、ＣＤ
−ＤＡオーディオデータ列の区切りＡとＢとの間の部分
にはアドレスが付されず、しかも次の区切りＢとＣとの
間の部分は２つのアドレス＃２，＃３がオーバーライト
されてしまうことになる。

【００３４】すなわち、ＣＤ−ＤＡオーディオデータに
は、アドレスの付されるブロックと付されないブロック
が存在することになり、アドレスの付されないブロック
は当然ホストＰＣ１３に転送されずに欠落することにな
るので、結局、連続的なオーディオ演奏が行なえなくな
るものである。

【００３５】

【発明が解決しようとする課題】以上のように、従来の
デジタルデータ処理システムでは、主デジタルデータが
アドレスデータを伴った形態で記録されたディスクを再
生し、得られた主デジタルデータをアドレスデータに対
応したブロック単位に区切り、各ブロックにアドレスデ
ータを対応させようとする場合、アドレスデータがジッ
タによって時間軸方向に変動するため、ブロックとアド
レスデータとが対応しなくなることがあり、連続的なデ
ータ再生が行なえなくなるという問題を有している。

【００３６】そこで、この発明は上記事情を考慮してな
されたもので、ブロックとアドレスデータとを正確に対
応させ、連続的なデータ再生が行なえるようにした極め
て良好なデジタルデータ処理装置を提供することを目的
とする。

【００３７】

【課題を解決するための手段】この発明に係るデジタル
データ処理装置は、主デジタルデータがアドレス情報を
伴なった形態で記録されたディスクを所定のクロックに
基づいて再生し、該再生された主デジタルデータをアド
レス情報に対応するブロック単位で該アドレス情報とと
もに出力するディスク再生部と、このディスク再生部の
出力が転送されて所定のデータ処理を施すホスト処理部
とを備えたものを対象としている。

【００３８】そして、ディスク再生部で再生されたアド
レス情報を検出する検出手段と、クロックをカウントす
ることにより、検出手段で検出されたアドレス情報のジ
ッタによる最大の時間軸変動範囲を越え、かつ、次のア
ドレス情報の発生範囲に到達しない範囲に区切り信号を
発生する第１の手段と、クロックをカウントすることに
より、第１の手段による区切り信号の発生位置から１ブ
ロック経過する位置毎に区切り信号を発生する第２の手
段とを備え、区切り信号に基づいてディスク再生部から
ホスト処理部に転送されるブロック毎にアドレス情報を
付加するように構成したものである。

【００３９】

【作用】上記のような構成によれば、ジッタによってア
ドレス情報の発生タイミングが変動しても、アドレスの
付されない主デジタルデータのブロックがホスト処理部
に転送されずに欠落したり、同一ブロックに２つのアド
レス情報が付されるという不都合を防止することができ
、ブロックとアドレス情報とを正確に対応させ、連続的
なデータ再生が行なえるようになるものである。

【００４０】

【実施例】以下、この発明の一実施例について図面を参
照して詳細に説明する。まず、先にも述べたように、サ
ブコードＱデータの最大時間軸変動量は一般的に約３０
０μｓ程度である。そして、この変動量は、データのバ
イト数に換算すると約５０バイトの時間軸変動に相当す
る。具体的に言えば、図３（ａ）に示すように、サブコ
ードＱデータの同期パターンＳ１，Ｓ２，……が、１／
７５ｓｅｃ周期の本来の発生位置に対して±３００μｓ
の最大変動量を有していることになる。

【００４１】このため、サブコードＱデータの同期パタ
ーンＳ１，Ｓ２，……は、図３（ｂ），（ｃ）に示すよ
うに、最大で１／７５（ｓｅｃ）＋３００（μｓ）＋３
００（μｓ）＝１３．９３ｍｓ、最小で１／７５（ｓｅ
ｃ）−３００（μｓ）−３００（μｓ）＝１２．７３ｍ
ｓの間隔で発生されることになる。このことは、取りも
直さず、サブコードＱデータの同期パターンが発生され
てから、最低１２．７３ｍｓが経過するまでの間は、サ
ブコードＱデータが発生しない期間が保証されるという
ことである。

【００４２】以上のことを前提として、図１に示すブロ
ック構成を図２に示すタイミングチャートに基づいて説
明する。まず、入力端子２３に１バイト分のデータ［（
１／７５）×（１／２３５２）］を処理するための基本
システムクロックである基準クロックが入力され、ＣＤ
−ＲＯＭドライブ１５１（他のＣＤ−ＲＯＭドライブ１
５２〜１５ｎについても同様であるので説明は省略する
）の動作を制御する図示しないＣＰＵ（中央演算処理装
置）が、ホストＰＣ１３からの指示を受けて、入力端子
２４にＨ（ハイ）レベルの動作実行指示信号を供給する
ことにより動作が開始される。

【００４３】この状態で、再生されたサブコードＱデー
タの同期パターンが入力端子２５に供給されると、アン
ド回路２６，Ｄ−ＦＦ（Ｄタイプ−フリップロップ）回
路２７，２８，２９を介してアンド回路３０の出力に、
基準クロックの１周期分に相当するパルスが発生される
。このパルスは、オア回路３１を介して基準クロックを
カウントする１２ビットのカウンタ３２のクリア端子Ｃ
Ｌに供給される。このため、動作実行指示信号がＨレベ
ルになった後、最初に供給されたサブコードＱデータの
同期パターンで、カウンタ３２がリセットされることに
なる。

【００４４】カウンタ３２からの１２ビットのカウント
出力は、２つの比較回路３３，３４の各一方の入力端に
それぞれ供給されている。そして、比較回路３３の他方
の入力端には、入力端子３５に供給された１ブロック相
当の固定値２３５２が供給され、比較回路３４の他方の
入力端には、入力端子３６に供給された１／２ブロック
相当の固定値１１７６が供給されている。

【００４５】カウンタ３２のカウント値が１１７５にな
ると、比較回路３４から一致検出パルスが発生され、こ
の一致検出パルスがアンド回路３７を介した後、区切り
信号として出力端子３８から取り出される。カウンタ３
２のカウント値が２３５１になると、比較回路３３から
一致検出パルスが発生され、この一致検出パルスがオア
回路３１を介してカウンタ３２のリセットに供される。

【００４６】以後、同様に、カウンタ３２のカウント値
が１１７５の位置で区切り信号が発生され、カウンタ３
２のカウント値が２３５１の位置でカウンタ３２がクリ
アされる動作が繰り返される。なお、カウンタ３２のカ
ウント値が２３５１以外のカウント値のときには、サブ
コードＱデータの同期パターンが入力端子２５に供給さ
れても、初段のＤ−ＦＦ回路２７がセット状態になって
いるので、カウンタ３２がクリアされることはない。

【００４７】すなわち、区切り信号は、動作実行指示信
号がＨレベルになってから最初に得られたサブコードＱ
データの同期パターンの位置から、１１７６バイト目の
位置で発生され、それ以後は２３５２バイト周期で発生
されることになる。ここで、１１７６バイトは時間に換
算すると、（１／７５）×（１／２）＝６６６７μｓで
あり、３００μｓ×２＝６００μｓをはるかに上回って
いるため、最初のサブコードＱデータの同期パターンに
ジッタが発生していても、区切り信号は前述したサブコ
ードＱデータが発生しない保証期間の範囲内に存在する
ことになる。

【００４８】例えば先に図３（ｂ），（ｃ）に示したよ
うにサブコードＱデータの同期パターンＳ１，Ｓ２，…
…が発生されるとすれば、図４及び図５に示すように区
切り信号Ｋ１，Ｋ２，……が発生されることになる。換
言すれば、サブコードＱデータの同期パターンＳ１，区
切り信号Ｋ１，サブコードＱデータの同期パターンＳ２
，区切り信号Ｋ２，……なる順序が常に保たれるように
、区切り信号Ｋ１，Ｋ２，……が発生されるということ
である。

【００４９】このため、区切り信号が発生される以前の
サブコードＱデータを、ＣＤ−ＤＡオーディオデータに
付加すれば、アドレスの付されないＣＤ−ＤＡオーディ
オデータのブロックがホストＰＣ１３に転送されずに欠
落したり、同一ブロックに２つのアドレスが付されると
いう不都合を防止することができるものである。

【００５０】なお、上記実施例では、比較回路３４の固
定値入力として１１７６バイト（＝２３５２／２）を用
いた。これは左右のジッタマージンが最も有利となる構
成であるが、原理的には、図４及び図５から明らかなよ
うに、３００μｓ×２〜（１／７５）ｓｅｃ−（２×３
００）μｓ＝６００μｓ〜１２．７３ｍｓ（１０６〜２
２４６バイト目）内であれば、上述した順序は常に保た
れる。このため、例えばカウンタ３２からの１２ビット
出力のうちの上位２ビットから１０２４バイト位置信号
を生成して、これを用いるようにしてもよい。

【００５１】また、上記ではジッタ量が±３００μｓで
あると仮定したが、このジッタ量の大小によって区切り
信号の発生可能範囲が左右されることはいうまでもない
。さらに、上記実施例では、図４及び図５に示すように
、最初のサブコードＱデータの同期パターンＳ１を基準
として区切り信号を発生させる構成となっているが、サ
ブコードＱデータは簡単なエラー訂正処理のみが施され
たものであるからエラー率が高く、誤った位置に発生さ
れる可能性があり、この場合、区切り信号が正しい位置
に発生されなくなる。そこで、この対策としては、数個
のサブコードＱデータの同期パターンが前述した理論的
な間隔である１２．７３ｍｓ〜１３．９３ｍｓの範囲内
で発生したことを判別してから、区切り信号を発生され
るようにすれば、誤動作のより少ないシステムを構築す
ることができる。なお、この発明は上記実施例に限定さ
れるものではなく、この外その要旨を逸脱しない範囲で
種々変形して実施することができる。

【００５２】

【発明の効果】以上詳述したようにこの発明によれば、
ブロックとアドレスとを正確に対応させ、連続的なデー
タ再生が行なえるようにした極めて良好なデジタルデー
タ処理装置を提供することができる。

【図面の簡単な説明】

【図１】この発明に係るデジタルデータ処理装置の一実
施例を示すブロック構成図。

【図２】同実施例の動作を説明するために示すタイミン
グチャート。

【図３】同実施例の前提条件を説明するために示す図。

【図４】同実施例の具体的な動作の一例を示す図。

【図５】同実施例の具体的な動作の他の例を示す図。

【図６】ＣＤ−ＲＯＭ方式のデータフォーマットを示す
図。

【図７】ＣＤ−ＲＯＭ・ＸＡ規格のデータフォーマット
を示す図。

【図８】従来のデジタルデータ処理装置を示すブロック
構成図。

【図９】データブロックとアドレスとの対応を示す図。

【図１０】従来の問題点を説明するために示す図。

【符号の説明】

１１…ＣＲＴ、１２…キーボード、１３…ホストＰＣ、
１４…インターフェース、１５１〜１５ｎ…ＣＤ−ＲＯ
Ｍドライブ、１６…アダプタ、１７…インターフェース
制御回路、１８…バッファＲＡＭ、１９…ＡＤＰＣＭプ
ロセッサ、２０…ＤＡＣ回路、２１…アダプタ制御回路
、２２…クロック生成回路、２３〜２５…入力端子、２
６…アンド回路、２７〜２９…Ｄ−ＦＦ回路、３０…ア
ンド回路、３１…オア回路、３２…カウンタ、３３，３
４…比較回路、３５，３６…入力端子、３７…アンド回
路、３８…出力端子。

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　主デジタルデータがアドレス情報を伴
   なった形態で記録されたディスクを所定のクロックに基
   づいて再生し、該再生された主デジタルデータを前記ア
   ドレス情報に対応するブロック単位で該アドレス情報と
   ともに出力するディスク再生部と、このディスク再生部
   の出力が転送されて所定のデータ処理を施すホスト処理
   部とを備えたデジタルデータ処理装置において、前記デ
   ィスク再生部で再生されたアドレス情報を検出する検出
   手段と、前記クロックをカウントすることにより、前記
   検出手段で検出されたアドレス情報のジッタによる最大
   の時間軸変動範囲を越え、かつ、次のアドレス情報の発
   生範囲に到達しない範囲に区切り信号を発生する第１の
   手段と、前記クロックをカウントすることにより、前記
   第１の手段による区切り信号の発生位置から１ブロック
   経過する位置毎に区切り信号を発生する第２の手段とを
   具備し、前記区切り信号に基づいて前記ディスク再生部
   から前記ホスト処理部に転送されるブロック毎に前記ア
   ドレス情報を付加するように構成してなることを特徴と
   するデジタルデータ処理装置。