JPH04363675A - Icテスト装置 - Google Patents
Icテスト装置Info
- Publication number
- JPH04363675A JPH04363675A JP3165036A JP16503691A JPH04363675A JP H04363675 A JPH04363675 A JP H04363675A JP 3165036 A JP3165036 A JP 3165036A JP 16503691 A JP16503691 A JP 16503691A JP H04363675 A JPH04363675 A JP H04363675A
- Authority
- JP
- Japan
- Prior art keywords
- time
- output signal
- level
- output
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001052 transient effect Effects 0.000 claims abstract description 38
- 230000004044 response Effects 0.000 claims abstract description 35
- 238000012360 testing method Methods 0.000 claims description 26
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 1
- 230000000630 rising effect Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 19
- 238000005259 measurement Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000015654 memory Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明はICテスト装置、特に、
テスト対象となるICに対して、所定の入力信号を与え
たときに、この入力信号に応じた出力信号レベルの変化
が所定の割合に到達するまでに要する過渡応答時間Tを
測定するためのICテスト装置に関する。
テスト対象となるICに対して、所定の入力信号を与え
たときに、この入力信号に応じた出力信号レベルの変化
が所定の割合に到達するまでに要する過渡応答時間Tを
測定するためのICテスト装置に関する。
【0002】
【従来の技術】マイクロコンピュータ、メモリ、論理回
路など、ICを用いた電子回路では、入力信号を与えた
ときに、期待どおりの出力信号が得られることが要求さ
れる。このような要求を満たしているか否かをテストす
るICテスト装置では、通常、所定の周期的なテストパ
ターンを入力信号として与え、このときに得られる出力
信号の波形パターンを解析することによりテストを行っ
ている。特に、テスト対象となるICに対して、ステッ
プ状の入力信号を与えたときに、これに応じた出力信号
の変化の過渡特性を解析することは重要である。たとえ
ば、0V〜5Vにステップ状に立ち上がる入力信号を与
えたとき、同じく0V〜5Vに立ち上がる出力信号が得
られるようなICについて、過渡特性の解析を行うこと
を考える。この場合の過渡特性は、たとえば、入力信号
が立ち上がった時点から、出力信号が50%まで立ち上
がる時点まで、どの程度の時間がかかったか、というデ
ータに基づいて定量的に判断される。すなわち、入力信
号に応じた出力信号レベルの変化が所定の割合(この場
合50%)に到達するまでに要する過渡応答時間Tを測
定することにより、過渡特性の定量的な解析が可能にな
る。
路など、ICを用いた電子回路では、入力信号を与えた
ときに、期待どおりの出力信号が得られることが要求さ
れる。このような要求を満たしているか否かをテストす
るICテスト装置では、通常、所定の周期的なテストパ
ターンを入力信号として与え、このときに得られる出力
信号の波形パターンを解析することによりテストを行っ
ている。特に、テスト対象となるICに対して、ステッ
プ状の入力信号を与えたときに、これに応じた出力信号
の変化の過渡特性を解析することは重要である。たとえ
ば、0V〜5Vにステップ状に立ち上がる入力信号を与
えたとき、同じく0V〜5Vに立ち上がる出力信号が得
られるようなICについて、過渡特性の解析を行うこと
を考える。この場合の過渡特性は、たとえば、入力信号
が立ち上がった時点から、出力信号が50%まで立ち上
がる時点まで、どの程度の時間がかかったか、というデ
ータに基づいて定量的に判断される。すなわち、入力信
号に応じた出力信号レベルの変化が所定の割合(この場
合50%)に到達するまでに要する過渡応答時間Tを測
定することにより、過渡特性の定量的な解析が可能にな
る。
【0003】
【発明が解決しようとする課題】従来のICテスト装置
において、上述のような過渡応答時間Tを測定するため
には、予め目標となる出力信号レベルを設定しておき、
出力信号がこの目標レベルに到達するまでの時間を求め
る必要がある。たとえば、上述の例では、出力信号が5
0%まで立ち上がる場合の目標レベルは2.5Vである
。したがって、オペレータは、予め目標レベルを2.5
Vとする設定作業を行わねばならない。しかも、出力信
号が0V〜3Vに立ち上がるような出力信号が得られる
ICについてのテストを行うためには、目標レベルを1
.5Vに変更する作業が必要になる。このため、種々の
ICについてのテストを行う場合、オペレータの作業負
担が重いという問題があった。また、出力信号が本来は
0V〜5Vに変化するべきものであるのに、電源電圧の
変動などの原因により、実際には0.1V〜5.2Vに
変化したような場合、目標レベルを2.5Vに設定した
のでは正しい過渡応答時間Tを得ることはできない。
において、上述のような過渡応答時間Tを測定するため
には、予め目標となる出力信号レベルを設定しておき、
出力信号がこの目標レベルに到達するまでの時間を求め
る必要がある。たとえば、上述の例では、出力信号が5
0%まで立ち上がる場合の目標レベルは2.5Vである
。したがって、オペレータは、予め目標レベルを2.5
Vとする設定作業を行わねばならない。しかも、出力信
号が0V〜3Vに立ち上がるような出力信号が得られる
ICについてのテストを行うためには、目標レベルを1
.5Vに変更する作業が必要になる。このため、種々の
ICについてのテストを行う場合、オペレータの作業負
担が重いという問題があった。また、出力信号が本来は
0V〜5Vに変化するべきものであるのに、電源電圧の
変動などの原因により、実際には0.1V〜5.2Vに
変化したような場合、目標レベルを2.5Vに設定した
のでは正しい過渡応答時間Tを得ることはできない。
【0004】そこで本発明は、簡単な操作で正確な過渡
応答時間Tを得ることのできるICテスト装置を提供す
ることを目的とする。
応答時間Tを得ることのできるICテスト装置を提供す
ることを目的とする。
【0005】
【課題を解決するための手段】本発明は、テスト対象と
なるICに対して、所定の入力信号を与えたときに、こ
の入力信号に応じた出力信号レベルの変化が所定の割合
に到達するまでに要する過渡応答時間Tを測定するため
のICテスト装置において、ICに与える所定の入力信
号を発生させる入力信号発生手段と、ICから出力され
る出力信号の波形を取り込む出力波形取込手段と、所定
の基準時刻t0に対して、所定の時刻t1およびt2を
設定する時刻設定手段と、測定すべき過渡応答時間を規
定する出力信号レベルの変化割合xを設定する割合設定
手段と、出力波形取込手段によって取り込んだ出力波形
について、時刻t1におけるレベルL1と、時刻t2に
おけるレベルL2と、を求め、出力レベルL1とL2と
の間を、前記変化割合xで按分することにより、目標レ
ベルLを求める目標レベル演算手段と、出力波形取込手
段によって取り込んだ出力波形について、目標レベルL
に到達する時刻tを求め、基準時刻t0から時刻tに至
るまでの時間を、測定すべき過渡応答時間Tとして求め
る過渡応答時間演算手段と、を設けたものである。
なるICに対して、所定の入力信号を与えたときに、こ
の入力信号に応じた出力信号レベルの変化が所定の割合
に到達するまでに要する過渡応答時間Tを測定するため
のICテスト装置において、ICに与える所定の入力信
号を発生させる入力信号発生手段と、ICから出力され
る出力信号の波形を取り込む出力波形取込手段と、所定
の基準時刻t0に対して、所定の時刻t1およびt2を
設定する時刻設定手段と、測定すべき過渡応答時間を規
定する出力信号レベルの変化割合xを設定する割合設定
手段と、出力波形取込手段によって取り込んだ出力波形
について、時刻t1におけるレベルL1と、時刻t2に
おけるレベルL2と、を求め、出力レベルL1とL2と
の間を、前記変化割合xで按分することにより、目標レ
ベルLを求める目標レベル演算手段と、出力波形取込手
段によって取り込んだ出力波形について、目標レベルL
に到達する時刻tを求め、基準時刻t0から時刻tに至
るまでの時間を、測定すべき過渡応答時間Tとして求め
る過渡応答時間演算手段と、を設けたものである。
【0006】
【作 用】本発明によるICテスト装置では、時刻設
定手段に、所定の時刻t1およびt2が設定されている
。 ここで、時刻t1は、入力信号を与えた後、出力信号が
まだ変化をみせる前の期間中と予想される任意の時刻で
あり、時刻t2は、入力信号を与えたことにより出力信
号が変化し、その変化が十分に安定したと予想される任
意の時刻である。別言すれば、時刻t1における出力信
号の変化は0%であり、時刻t2における出力信号の変
化は100%であると予想されることになる。目標レベ
ル演算手段は、この2つの時刻において実際に測定され
た出力信号のレベル値L1,L2を用い、目標レベルを
自動的に演算する機能を果たす。したがって、従来のI
Cテスト装置のように、オペレータが目標レベルを設定
する必要はない。また、出力信号の0%に相当する電圧
値および100%に相当する電圧値が変わった場合であ
っても、常に実際に測定された出力信号のレベルに基づ
いて目標レベルの演算がなされるので、どのような場合
にも正確な目標レベルの設定が可能になる。
定手段に、所定の時刻t1およびt2が設定されている
。 ここで、時刻t1は、入力信号を与えた後、出力信号が
まだ変化をみせる前の期間中と予想される任意の時刻で
あり、時刻t2は、入力信号を与えたことにより出力信
号が変化し、その変化が十分に安定したと予想される任
意の時刻である。別言すれば、時刻t1における出力信
号の変化は0%であり、時刻t2における出力信号の変
化は100%であると予想されることになる。目標レベ
ル演算手段は、この2つの時刻において実際に測定され
た出力信号のレベル値L1,L2を用い、目標レベルを
自動的に演算する機能を果たす。したがって、従来のI
Cテスト装置のように、オペレータが目標レベルを設定
する必要はない。また、出力信号の0%に相当する電圧
値および100%に相当する電圧値が変わった場合であ
っても、常に実際に測定された出力信号のレベルに基づ
いて目標レベルの演算がなされるので、どのような場合
にも正確な目標レベルの設定が可能になる。
【0007】
【実施例】以下、本発明を図示する実施例に基づいて説
明する。図1は本発明に係るICテスト装置の基本構成
を示すブロック図である。この装置は、テスト対象とな
るIC10について、過渡応答時間Tを求める機能をも
つ。このICテスト装置の基本的な構成要素は、テスト
対象となるIC10に与えるステップ状の入力信号を発
生させる入力信号発生手段20と、IC10から出力さ
れる出力信号の波形を取り込む出力波形取込手段30と
、この出力信号の波形を解析するコンピュータ40であ
る。入力信号発生手段20は、所定の入力信号を発生で
きる装置であれば、どのようなものを用いてもかまわな
い。また、出力波形取込手段30は、IC10が出力す
るアナログ信号を、デジタル信号に変換するA/D変換
器を備え、この変換後のデジタル信号をコンピュータ4
0に入力させる機能をもった装置であれば、どのような
構成の装置でもかまわない。
明する。図1は本発明に係るICテスト装置の基本構成
を示すブロック図である。この装置は、テスト対象とな
るIC10について、過渡応答時間Tを求める機能をも
つ。このICテスト装置の基本的な構成要素は、テスト
対象となるIC10に与えるステップ状の入力信号を発
生させる入力信号発生手段20と、IC10から出力さ
れる出力信号の波形を取り込む出力波形取込手段30と
、この出力信号の波形を解析するコンピュータ40であ
る。入力信号発生手段20は、所定の入力信号を発生で
きる装置であれば、どのようなものを用いてもかまわな
い。また、出力波形取込手段30は、IC10が出力す
るアナログ信号を、デジタル信号に変換するA/D変換
器を備え、この変換後のデジタル信号をコンピュータ4
0に入力させる機能をもった装置であれば、どのような
構成の装置でもかまわない。
【0008】図では、コンピュータ40の構成を4つの
機能ブロックで示してある。すなわち、入力信号のステ
ップ状の変化時点を基準時刻t0として、所定の時刻t
1およびt2を設定する時刻設定手段41と、測定すべ
き過渡応答時間を規定する出力信号レベルの変化割合x
を設定する割合設定手段42と、出力波形取込手段30
によって取り込んだ出力波形について、時刻t1におけ
るレベルL1と、時刻t2におけるレベルL2と、を求
め、出力レベルL1とL2との間を、変化割合xで按分
することにより、目標レベルLを求める目標レベル演算
手段43と、出力波形取込手段30によって取り込んだ
出力波形について、目標レベルLに到達する時刻tを求
め、基準時刻t0から時刻tに至るまでの時間を、測定
すべき過渡応答時間Tとして求める過渡応答時間演算手
段44である。実際には、これらの各ブロックは、コン
ピュータを構成するハードウエアおよびこれを動作させ
るためのソフトウエアによって実現される。
機能ブロックで示してある。すなわち、入力信号のステ
ップ状の変化時点を基準時刻t0として、所定の時刻t
1およびt2を設定する時刻設定手段41と、測定すべ
き過渡応答時間を規定する出力信号レベルの変化割合x
を設定する割合設定手段42と、出力波形取込手段30
によって取り込んだ出力波形について、時刻t1におけ
るレベルL1と、時刻t2におけるレベルL2と、を求
め、出力レベルL1とL2との間を、変化割合xで按分
することにより、目標レベルLを求める目標レベル演算
手段43と、出力波形取込手段30によって取り込んだ
出力波形について、目標レベルLに到達する時刻tを求
め、基準時刻t0から時刻tに至るまでの時間を、測定
すべき過渡応答時間Tとして求める過渡応答時間演算手
段44である。実際には、これらの各ブロックは、コン
ピュータを構成するハードウエアおよびこれを動作させ
るためのソフトウエアによって実現される。
【0009】続いて、この装置の動作を、より具体的な
実施例に基づいて説明する。いま、たとえば、入力信号
発生手段20によって、図2に示すようなステップ状に
変化する入力信号Aを発生し、これをテスト対象となる
IC10に与えた場合を考える。この入力信号Aは、時
刻t0において0V〜5Vに瞬間的に立ち上がるステッ
プ信号である(実際の回路では、このような信号を発生
させることは不可能であるが、ここでは便宜上、このよ
うな理想的なステップ信号を発生させたものとして説明
する)。このような入力信号Aを与えると、IC10か
らは、たとえば、図2に示すような出力信号Bが得られ
る。このように、IC10から出力される信号は、入力
信号がなまった形のものとなる。本発明によるICテス
ト装置の目的は、この出力信号Bのレベルの変化が所定
の割合に到達するまでに要する過渡応答時間Tを測定す
ることである。たとえば、所定の割合として50%を設
定したとする。この場合、出力信号Bのレベルは、0V
〜5Vに変化しているので、この変化を0%〜100%
の変化と考えれば、50%の2.5Vに到達する時刻は
、図の時刻tということになり、求める過渡応答時間T
は、時刻t0〜時刻tに至るまでの時間ということにな
る。
実施例に基づいて説明する。いま、たとえば、入力信号
発生手段20によって、図2に示すようなステップ状に
変化する入力信号Aを発生し、これをテスト対象となる
IC10に与えた場合を考える。この入力信号Aは、時
刻t0において0V〜5Vに瞬間的に立ち上がるステッ
プ信号である(実際の回路では、このような信号を発生
させることは不可能であるが、ここでは便宜上、このよ
うな理想的なステップ信号を発生させたものとして説明
する)。このような入力信号Aを与えると、IC10か
らは、たとえば、図2に示すような出力信号Bが得られ
る。このように、IC10から出力される信号は、入力
信号がなまった形のものとなる。本発明によるICテス
ト装置の目的は、この出力信号Bのレベルの変化が所定
の割合に到達するまでに要する過渡応答時間Tを測定す
ることである。たとえば、所定の割合として50%を設
定したとする。この場合、出力信号Bのレベルは、0V
〜5Vに変化しているので、この変化を0%〜100%
の変化と考えれば、50%の2.5Vに到達する時刻は
、図の時刻tということになり、求める過渡応答時間T
は、時刻t0〜時刻tに至るまでの時間ということにな
る。
【0010】ここで、参考のために、従来のICテスト
装置においては、どのようにして過渡応答時間Tが測定
されていたかを簡単に述べておく。まず、オペレータは
、出力信号のレベル変化が50%となる目標レベルを、
電圧値として設定する。すなわち、出力信号が0V〜5
Vに変化すると予想し、目標レベルとして2.5Vなる
電圧値を設定する。そして、コンピュータ40は、取り
込んだ出力波形Bを解析し、電圧値が2.5Vとなる時
刻tを求める。こうして、過渡応答時間Tを求めること
ができる。ところが、このような従来装置では、オペレ
ータによる目標レベルの設定作業が必要になり、異なる
電圧レベルを用いた測定を行う場合、その都度、目標レ
ベルを設定する必要がある。また、電源電圧が変動した
ときに、正確な測定ができなくなるという問題がある点
は前述したとおりである。たとえば、出力信号が0V〜
3Vに変化するICについてのテストでは、目標レベル
を1.5Vに修正しなければならない。また、出力信号
が0V〜5Vに変化すると予想されたICについてのテ
ストで、実際には、0.1V〜5.2Vに変化した場合
などは、目標レベルを2.5Vに設定したのでは、正確
な測定はできなくなる。
装置においては、どのようにして過渡応答時間Tが測定
されていたかを簡単に述べておく。まず、オペレータは
、出力信号のレベル変化が50%となる目標レベルを、
電圧値として設定する。すなわち、出力信号が0V〜5
Vに変化すると予想し、目標レベルとして2.5Vなる
電圧値を設定する。そして、コンピュータ40は、取り
込んだ出力波形Bを解析し、電圧値が2.5Vとなる時
刻tを求める。こうして、過渡応答時間Tを求めること
ができる。ところが、このような従来装置では、オペレ
ータによる目標レベルの設定作業が必要になり、異なる
電圧レベルを用いた測定を行う場合、その都度、目標レ
ベルを設定する必要がある。また、電源電圧が変動した
ときに、正確な測定ができなくなるという問題がある点
は前述したとおりである。たとえば、出力信号が0V〜
3Vに変化するICについてのテストでは、目標レベル
を1.5Vに修正しなければならない。また、出力信号
が0V〜5Vに変化すると予想されたICについてのテ
ストで、実際には、0.1V〜5.2Vに変化した場合
などは、目標レベルを2.5Vに設定したのでは、正確
な測定はできなくなる。
【0011】本発明によるICテスト装置では、正確な
目標レベルが自動的に設定されるのである。以下、その
動作を説明する。まず、オペレータは、時刻設定手段4
1に、入力信号のステップ状の変化時点を基準時刻t0
として、所定の時刻t1およびt2を設定する。ここで
、時刻t1は、入力信号を与えた後、出力信号がまだ変
化をみせる前の期間中と予想される任意の時刻であり、
時刻t2は、入力信号を与えたことにより出力信号が変
化し、その変化が十分に安定したと予想される任意の時
刻である。別言すれば、時刻t1における出力信号の変
化は0%であり、時刻t2における出力信号の変化は1
00%であると予想されることになる。具体的には、図
2に示すように、基準時刻t0のすぐ近傍に時刻t1を
設定し、そこから十分な時間が経過した位置に時刻t2
を設定するようにすればよい。時刻t1は、出力信号B
が立ち上がる時点よりも十分に前であり、時刻t2は、
出力信号Bが完全に立ち上がった後である。また、オペ
レータは、割合設定手段42に、測定すべき過渡応答時
間Tを規定する出力信号レベルの変化割合xを設定する
。たとえば、出力信号レベルの変化が50%に到達する
までに要する過渡応答時間Tを測定するには、変化割合
x=50%を設定しておけばよい。このように、このI
Cテスト装置では、オペレータは時刻t1,t2と変化
割合xを設定する作業を行うだけでよく、これらの設定
値は一度設定しておけば、たとえ入出力信号の電圧値が
変わっても、変える必要はない。
目標レベルが自動的に設定されるのである。以下、その
動作を説明する。まず、オペレータは、時刻設定手段4
1に、入力信号のステップ状の変化時点を基準時刻t0
として、所定の時刻t1およびt2を設定する。ここで
、時刻t1は、入力信号を与えた後、出力信号がまだ変
化をみせる前の期間中と予想される任意の時刻であり、
時刻t2は、入力信号を与えたことにより出力信号が変
化し、その変化が十分に安定したと予想される任意の時
刻である。別言すれば、時刻t1における出力信号の変
化は0%であり、時刻t2における出力信号の変化は1
00%であると予想されることになる。具体的には、図
2に示すように、基準時刻t0のすぐ近傍に時刻t1を
設定し、そこから十分な時間が経過した位置に時刻t2
を設定するようにすればよい。時刻t1は、出力信号B
が立ち上がる時点よりも十分に前であり、時刻t2は、
出力信号Bが完全に立ち上がった後である。また、オペ
レータは、割合設定手段42に、測定すべき過渡応答時
間Tを規定する出力信号レベルの変化割合xを設定する
。たとえば、出力信号レベルの変化が50%に到達する
までに要する過渡応答時間Tを測定するには、変化割合
x=50%を設定しておけばよい。このように、このI
Cテスト装置では、オペレータは時刻t1,t2と変化
割合xを設定する作業を行うだけでよく、これらの設定
値は一度設定しておけば、たとえ入出力信号の電圧値が
変わっても、変える必要はない。
【0012】さて、出力波形取込手段30から、図2に
示すような出力信号Bが取り込まれると、目標レベル演
算手段43は、次のような方法により、目標レベルを自
動的に演算する。まず、この出力波形Bについて、設定
時刻t1におけるレベルL1と、時刻t2におけるレベ
ルL2と、を求める。図2に示す例では、L1=0V、
L2=5Vとなる。そして、この出力レベルL1とL2
との間を、変化割合xで按分することにより、目標レベ
ルLを求める。すなわち、 L = L1 + (L2−L1) ・
xなる演算により、目標レベルLが求まる。図2に示す
例では、0Vと5Vの間を変化割合50%で按分するこ
とにより、目標レベルL=2.5Vを得る。こうして、
目標レベルLが求まると、過渡応答時間演算手段44は
、出力信号Bを解析して、電圧値が目標レベルLに等し
くなる時刻tを求め、時刻t0〜時刻tまでの時間を、
過渡応答時間Tとして出力する。
示すような出力信号Bが取り込まれると、目標レベル演
算手段43は、次のような方法により、目標レベルを自
動的に演算する。まず、この出力波形Bについて、設定
時刻t1におけるレベルL1と、時刻t2におけるレベ
ルL2と、を求める。図2に示す例では、L1=0V、
L2=5Vとなる。そして、この出力レベルL1とL2
との間を、変化割合xで按分することにより、目標レベ
ルLを求める。すなわち、 L = L1 + (L2−L1) ・
xなる演算により、目標レベルLが求まる。図2に示す
例では、0Vと5Vの間を変化割合50%で按分するこ
とにより、目標レベルL=2.5Vを得る。こうして、
目標レベルLが求まると、過渡応答時間演算手段44は
、出力信号Bを解析して、電圧値が目標レベルLに等し
くなる時刻tを求め、時刻t0〜時刻tまでの時間を、
過渡応答時間Tとして出力する。
【0013】このような方法で、過渡応答時間Tを求め
るようにすると、出力信号Bの電圧値がどのようなレン
ジをとる場合であっても支障は生じない。たとえば、出
力信号Bが0V〜3Vのレンジをとる場合では、L1=
0V、L2=3Vという測定結果が得られ、目標レベル
はL=1.5Vと適切な値になる。また、電源電圧が変
動するなどの原因で、出力信号Bが0.1V〜5.2V
のレンジをとる場合では、L1=0.1V,L2=5.
2Vという測定結果が得られ、目標レベルはL=2.6
5Vと正確な値になる。
るようにすると、出力信号Bの電圧値がどのようなレン
ジをとる場合であっても支障は生じない。たとえば、出
力信号Bが0V〜3Vのレンジをとる場合では、L1=
0V、L2=3Vという測定結果が得られ、目標レベル
はL=1.5Vと適切な値になる。また、電源電圧が変
動するなどの原因で、出力信号Bが0.1V〜5.2V
のレンジをとる場合では、L1=0.1V,L2=5.
2Vという測定結果が得られ、目標レベルはL=2.6
5Vと正確な値になる。
【0014】前述のように、出力波形取込手段30は、
出力信号をデジタル化してコンピュータ40に入力する
。そこで、目標レベル演算手段43および過渡応答時間
演算手段44における演算処理は、このデジタル化され
たデータに基づいて行われる。したがって、図2に示す
出力信号Bは、サンプリングされたとびとびの値でしか
定義されていないことになる。そこで、たとえば、時刻
t1に対応する電圧値L1や時刻t2に対応する電圧値
L2を求める場合、あるいは、目標レベルLに対応する
時刻tを求める場合、いわゆるバイナリサーチ法を用い
るようにするとよい。このバイナリサーチ法は、公知の
技術であるが、ここでは簡単に原理だけを述べておく。
出力信号をデジタル化してコンピュータ40に入力する
。そこで、目標レベル演算手段43および過渡応答時間
演算手段44における演算処理は、このデジタル化され
たデータに基づいて行われる。したがって、図2に示す
出力信号Bは、サンプリングされたとびとびの値でしか
定義されていないことになる。そこで、たとえば、時刻
t1に対応する電圧値L1や時刻t2に対応する電圧値
L2を求める場合、あるいは、目標レベルLに対応する
時刻tを求める場合、いわゆるバイナリサーチ法を用い
るようにするとよい。このバイナリサーチ法は、公知の
技術であるが、ここでは簡単に原理だけを述べておく。
【0015】いま、図3に示すような、時間と電圧値と
の関係を示すグラフCが与えられているときに、所定の
時刻txに対応する電圧値Vxをバイナリサーチ法で求
めることを考える。この電圧値Vxをバイナリサーチ法
で求める手順の流れ図を図4に示す。まず、図3に示す
ように、所定の時刻txを境界として、時間軸の一方を
パス領域、他方をフェイル領域と定義する。そして、ス
テップS1において、対応する時刻tPが、十分にパス
領域内に存在するであろうと期待される電圧値VPを設
定する。同様に、ステップS2において、対応する時刻
tFが、十分にパス領域内に存在するであろうと期待さ
れる電圧値VFを設定する。そして、ステップS3にお
いて、VM=(VP+VF)/2なる式によって、中間
値VMを求める。図3では、このようにして求められた
中間値VMを、1回目の中間値という意味でVM1と示
してある。続いてステップS4において、|VP−VM
|が、所定の分解能よりも小さくなったか否かを判断す
る。ここで否定的な判断がなされたら、ステップS5に
おいて、VMがパス領域にあるか否かが判断される。図
3の例では、VM1に対応する時刻tM1はパス領域に
あると判断できる。この場合は、ステップS6において
、今までの中間値VMを新たなVPとして、ステップS
3へ戻る。逆に、フェイル領域にあった場合には、ステ
ップS7において、今までの中間値VMを新たなVFと
して、ステップS3へ戻る。結局、図3の例では、VM
1を新たなVPとして、ステップS3へ戻ることになる
。そして、ステップS3において、このVM1(新たな
VP)とVFとの中間値VM2が求められ、ステップS
4で否定的な判断がなされると、ステップS5において
、VM2に対応する時刻tM2がパス領域にあるか否か
が判断される。図3の例では、時刻tM2はフェイル領
域にあるため、ステップS7において、今までの中間値
VM2を新たなVPとして、ステップS3に戻ることに
なる。こうして、VPおよびVFの位置が順次更新され
、両者の間隔は徐々に縮まってくる。最終的に、ステッ
プS4において、|VP−VM|が、所定の分解能より
も小さくなったと判断されれば、ステップS8において
、そのときのVPの値を求めるVxとし、バイナリサー
チ法は完了する。なお、所定の電圧値Vxに対応する時
刻txを求める場合も、上述と同様の手順によってバイ
ナリサーチ法を用いることができる。
の関係を示すグラフCが与えられているときに、所定の
時刻txに対応する電圧値Vxをバイナリサーチ法で求
めることを考える。この電圧値Vxをバイナリサーチ法
で求める手順の流れ図を図4に示す。まず、図3に示す
ように、所定の時刻txを境界として、時間軸の一方を
パス領域、他方をフェイル領域と定義する。そして、ス
テップS1において、対応する時刻tPが、十分にパス
領域内に存在するであろうと期待される電圧値VPを設
定する。同様に、ステップS2において、対応する時刻
tFが、十分にパス領域内に存在するであろうと期待さ
れる電圧値VFを設定する。そして、ステップS3にお
いて、VM=(VP+VF)/2なる式によって、中間
値VMを求める。図3では、このようにして求められた
中間値VMを、1回目の中間値という意味でVM1と示
してある。続いてステップS4において、|VP−VM
|が、所定の分解能よりも小さくなったか否かを判断す
る。ここで否定的な判断がなされたら、ステップS5に
おいて、VMがパス領域にあるか否かが判断される。図
3の例では、VM1に対応する時刻tM1はパス領域に
あると判断できる。この場合は、ステップS6において
、今までの中間値VMを新たなVPとして、ステップS
3へ戻る。逆に、フェイル領域にあった場合には、ステ
ップS7において、今までの中間値VMを新たなVFと
して、ステップS3へ戻る。結局、図3の例では、VM
1を新たなVPとして、ステップS3へ戻ることになる
。そして、ステップS3において、このVM1(新たな
VP)とVFとの中間値VM2が求められ、ステップS
4で否定的な判断がなされると、ステップS5において
、VM2に対応する時刻tM2がパス領域にあるか否か
が判断される。図3の例では、時刻tM2はフェイル領
域にあるため、ステップS7において、今までの中間値
VM2を新たなVPとして、ステップS3に戻ることに
なる。こうして、VPおよびVFの位置が順次更新され
、両者の間隔は徐々に縮まってくる。最終的に、ステッ
プS4において、|VP−VM|が、所定の分解能より
も小さくなったと判断されれば、ステップS8において
、そのときのVPの値を求めるVxとし、バイナリサー
チ法は完了する。なお、所定の電圧値Vxに対応する時
刻txを求める場合も、上述と同様の手順によってバイ
ナリサーチ法を用いることができる。
【0016】以上、本発明を図示する実施例に基づいて
説明したが、本発明はこの実施例のみに限定されるもの
ではなく、この他にも種々の態様で実施可能である。た
とえば、上述の実施例では、入力信号としてステップ状
に立ち上がる信号を用いているが、逆にステップ状に立
ち下がる信号を用いてもかまわない。あるいは、よりゆ
るやかに変化する信号を用いてもよい。また、上述の実
施例では、デジタルデータに対する演算をバイナリサー
チ法によって行う例を示したが、この他の方法によって
演算を行ってもかまわない。
説明したが、本発明はこの実施例のみに限定されるもの
ではなく、この他にも種々の態様で実施可能である。た
とえば、上述の実施例では、入力信号としてステップ状
に立ち上がる信号を用いているが、逆にステップ状に立
ち下がる信号を用いてもかまわない。あるいは、よりゆ
るやかに変化する信号を用いてもよい。また、上述の実
施例では、デジタルデータに対する演算をバイナリサー
チ法によって行う例を示したが、この他の方法によって
演算を行ってもかまわない。
【0017】
【発明の効果】以上のとおり本発明によるICテスト装
置では、目標レベル演算手段が、実際に測定された出力
信号のレベル値L1,L2を用いて目標レベルを自動的
に演算するため、目標レベルの設定作業が不要になり、
簡単な操作で正確な過渡応答時間Tを得ることができる
ようになる。
置では、目標レベル演算手段が、実際に測定された出力
信号のレベル値L1,L2を用いて目標レベルを自動的
に演算するため、目標レベルの設定作業が不要になり、
簡単な操作で正確な過渡応答時間Tを得ることができる
ようになる。
【図1】本発明に係るICテスト装置の基本構成を示す
ブロック図である。
ブロック図である。
【図2】図1に示す装置において用いられる入力信号お
よび出力信号を示すグラフである。
よび出力信号を示すグラフである。
【図3】図1に示す装置で行われるバイナリサーチ法を
説明するグラフである。
説明するグラフである。
【図4】図1に示す装置で行われるバイナリサーチ法の
手順を示す流れ図である。
手順を示す流れ図である。
10…テスト対象となるIC
20…入力信号発生手段
30…出力波形取込手段
40…コンピュータ
41…時刻設定手段
42…割合設定手段
43…目標レベル演算手段
44…過渡応答時間演算手段
A…入力信号
B…出力信号
C…時間と電圧値との関係を示すグラフT…過渡応答時
間
間
Claims (1)
- 【請求項1】 テスト対象となるICに対して、所定
の入力信号を与えたときに、この入力信号に応じた出力
信号レベルの変化が所定の割合に到達するまでに要する
過渡応答時間Tを測定するためのICテスト装置であっ
て、ICに与える所定の入力信号を発生させる入力信号
発生手段と、ICから出力される出力信号の波形を取り
込む出力波形取込手段と、所定の基準時刻t0に対して
、所定の時刻t1およびt2を設定する時刻設定手段と
、測定すべき過渡応答時間を規定する出力信号レベルの
変化割合xを設定する割合設定手段と、前記出力波形取
込手段によって取り込んだ出力波形について、前記時刻
t1におけるレベルL1と、時刻t2におけるレベルL
2と、を求め、出力レベルL1とL2との間を、前記変
化割合xで按分することにより、目標レベルLを求める
目標レベル演算手段と、前記出力波形取込手段によって
取り込んだ出力波形について、前記目標レベルLに到達
する時刻tを求め、前記基準時刻t0から時刻tに至る
までの時間を、測定すべき過渡応答時間Tとして求める
過渡応答時間演算手段と、を備えることを特徴とするI
Cテスト装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3165036A JP3071875B2 (ja) | 1991-06-10 | 1991-06-10 | Icテスト装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3165036A JP3071875B2 (ja) | 1991-06-10 | 1991-06-10 | Icテスト装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04363675A true JPH04363675A (ja) | 1992-12-16 |
JP3071875B2 JP3071875B2 (ja) | 2000-07-31 |
Family
ID=15804618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3165036A Expired - Fee Related JP3071875B2 (ja) | 1991-06-10 | 1991-06-10 | Icテスト装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3071875B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6850860B2 (en) | 2000-04-14 | 2005-02-01 | Advantest Corporation | Semiconductor device testing apparatus and test method therefor |
JP2021044604A (ja) * | 2019-09-06 | 2021-03-18 | 三菱電機株式会社 | 光mosfetリレー駆動電流制御装置 |
-
1991
- 1991-06-10 JP JP3165036A patent/JP3071875B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6850860B2 (en) | 2000-04-14 | 2005-02-01 | Advantest Corporation | Semiconductor device testing apparatus and test method therefor |
JP2021044604A (ja) * | 2019-09-06 | 2021-03-18 | 三菱電機株式会社 | 光mosfetリレー駆動電流制御装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3071875B2 (ja) | 2000-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4249402B2 (ja) | 半導体テストシステム | |
CN102970007B (zh) | 用于时间电流转换的方法和装置 | |
JP2000171529A (ja) | 回路欠陥検出システム及び回路欠陥検出方法 | |
CN111190089B (zh) | 抖动时间的确定方法及装置、存储介质和电子设备 | |
US5528136A (en) | VLSI component tester with average current measuring capability | |
JP2007271580A (ja) | デジタルオシロスコープ、信号表示方法及び信号表示プログラム | |
JPH04363675A (ja) | Icテスト装置 | |
US6349267B1 (en) | Rise and fall time measurement circuit | |
US6781584B2 (en) | Recapture of a portion of a displayed waveform without loss of existing data in the waveform display | |
US6833695B2 (en) | Simultaneous display of data gathered using multiple data gathering mechanisms | |
van de Logt et al. | Model-driven AMS test setup validation tool prepared for IEEE P1687. 2 | |
US6515486B1 (en) | Method and structure to determine low threshold voltage and high threshold voltage | |
JP2002055128A (ja) | 交流信号測定器 | |
US20240036101A1 (en) | Correcting for load resistance when making i-v measurements with constant drain voltage on power mosfets | |
Clarkson et al. | The calibration of IEC standard flickermeters using complex modulated signals | |
CN106841855B (zh) | 一种大功率三相桥式驱动器的阈值参数测试方法 | |
JP3171914B2 (ja) | Icテスト装置 | |
JP2007293542A (ja) | Fpgaの消費電流関係式導出方法およびプログラム、fpgaの消費電流関係式導出システムおよびfpgaの見積りツール精度評価プログラム | |
JPS5951369A (ja) | 自動特性測定装置 | |
JP2005156328A (ja) | 試験装置及び試験方法 | |
JP4214361B2 (ja) | Ic試験装置及びその出力信号のタイミング調整方法 | |
JP2004101340A (ja) | Ic試験方法及びその試験方法を用いたic試験装置 | |
JP2944307B2 (ja) | A/dコンバータの非直線性の検査方法 | |
CN118293966A (zh) | 自动计量检定***不确定度的计算方法及计算机设备 | |
JPH0511016A (ja) | 集積回路検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |