JPH04360580A - 電界効果型トランジスタおよびその製造方法 - Google Patents

電界効果型トランジスタおよびその製造方法

Info

Publication number
JPH04360580A
JPH04360580A JP16244491A JP16244491A JPH04360580A JP H04360580 A JPH04360580 A JP H04360580A JP 16244491 A JP16244491 A JP 16244491A JP 16244491 A JP16244491 A JP 16244491A JP H04360580 A JPH04360580 A JP H04360580A
Authority
JP
Japan
Prior art keywords
film
aluminum
region
gate electrode
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16244491A
Other languages
English (en)
Inventor
Tatsuya Miyagawa
達也 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP16244491A priority Critical patent/JPH04360580A/ja
Publication of JPH04360580A publication Critical patent/JPH04360580A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は電界効果型トランジス
タおよびその製造方法に関する。
【０００２】
【従来の技術】電界効果型トランジスタには、リーク電
流の低減を図った素子として、オフセットゲート構造と
呼ばれるものがある。このような電界効果型トランジス
タでは、ポリシリコン等からなる半導体層のチャネル長
さよりもゲート電極の長さを小さくすることにより、ゲ
ート電極の両側におけるチャネル領域をオフセットゲー
ト領域とした構造となっている。従来のこのような電界
効果型トランジスタを製造する場合には、まずセラミッ
クやガラス等からなる絶縁基板の上面にポリシリコン層
をパターン形成し、このポリシリコン層をゲート絶縁膜
で覆い、ポリシリコン層のチャネル領域に対応する部分
のゲート絶縁膜の上面にフォトレジスト膜をパターン形
成し、このフォトレジスト膜をマスクとしてイオン注入
を行うことにより、フォトレジスト膜の両側におけるポ
リシリコン層にソース・ドレイン領域を形成し、この後
フォトレジスト膜を除去し、活性化を行ってイオンを拡
散し、次いでポリシリコン層のチャネル領域の中央部に
対応する部分のゲート絶縁膜の上面にチャネル領域より
も幅狭のゲート電極をパターン形成し、これによりゲー
ト電極の両側におけるチャネル領域をオフセットゲート
領域としている。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
このような電界効果型トランジスタの製造方法では、通
常の電界効果型トランジスタを製造する場合と比較して
、すなわち例えばポリシリコンからなるゲート電極をマ
スクとしてイオン注入を行う場合と比較して、イオン注
入マスク用のフォトレジスト膜をパターン形成する工程
およびその除去工程の分だけ製造工程数が多く、コスト
高になるという問題があった。また、オフセットゲート
領域の長さ（Ｌ；図３参照）が大きいと、電界効果型ト
ランジスタのオン電流が低下してしまうので、オフセッ
トゲート領域の長さが１μ以下と小さい方が望ましいが
、フォトレジスト膜形成工程とゲート電極形成工程とが
別々であるので、オフセットゲート領域を効率的に形成
することができず、このため高い加工精度が要求され、
より一層コスト高になるという問題があった。この発明
の目的は、製造工程数を少なくすることができ、また微
小なオフセットゲート領域を効率的に形成することので
きる電界効果型トランジスタおよびその製造方法を提供
することにある。
【０００４】
【課題を解決するための手段】請求項１記載の発明は、
半導体層のチャネル長さよりもゲート電極の長さを小さ
くした電界効果型トランジスタにおいて、前記ゲート電
極の少なくとも長さ方向の側面に陽極酸化膜を設けると
共に、この陽極酸化膜の側面を前記半導体層のチャネル
領域とソース・ドレイン領域との境界面と対応するよう
にしたものである。請求項４記載の発明は、半導体層上
にゲート絶縁膜を形成し、前記半導体層のチャネル領域
に対応する部分の前記ゲート絶縁膜上にアルミニウム膜
を形成し、前記アルミニウム膜をマスクとしてイオン注
入を行うことにより、前記アルミニウム膜の両側におけ
る前記半導体層にソース・ドレイン領域を形成し、前記
アルミニウム膜の表面を陽極酸化することにより、前記
アルミニウム膜の表面に酸化アルミニウム膜を形成する
と共に、陽極酸化されない前記アルミニウム膜によって
ゲート電極を形成するようにしたものである。
【０００５】
【作用】この発明によれば、ゲート電極の少なくとも側
面に陽極酸化膜を設けると共に、この陽極酸化膜の側面
を半導体層のチャネル領域とソース・ドレイン領域との
境界面と対応するようにしているので、ゲート電極の少
なくとも側面に陽極酸化膜を設ければよく、従来のよう
にイオン注入マスク用のフォトレジスト膜をパターン形
成した後除去する場合と比較して、製造工程数を少なく
することができ、また陽極酸化膜の膜厚をそのままオフ
セットゲート領域とすることができ、陽極酸化膜の膜厚
を制御することにより、オフセットゲート領域を効率的
に形成することができる。
【０００６】
【実施例】まず、図４はこの発明の一実施例における電
界効果型トランジスタの構造を示したものである。この
電界効果型トランジスタでは、セラミックやガラス等か
らなる絶縁基板１の上面にポリシリコン層（半導体層）
２が設けられ、ポリシリコン層２の上面等に酸化シリコ
ン等からなるゲート絶縁膜３が設けられ、ポリシリコン
層２のチャネル領域２ａの中央部（両側のオフセットゲ
ート領域２ｃとなる部分を除く部分）に対応する部分の
ゲート絶縁膜３の上面にアルミニウムからなるゲート電
極６が設けられ、ゲート電極６の表面に酸化アルミニウ
ム膜（陽極酸化膜）５が設けられ、そして酸化アルミニ
ウム膜５の両側におけるポリシリコン層２にソース・ド
レイン領域２ｂが形成され、ゲート電極６の両側におけ
るチャネル領域２ａがオフセットゲート領域２ｃとされ
、さらに層間絶縁膜７、コンタクトホール８およびソー
ス・ドレイン電極９が設けられた構造となっている。
【０００７】次に、このような構造の電界効果型トラン
ジスタを製造する場合について説明すると、まず図１に
示すように、セラミックやガラス等からなる絶縁基板１
の上面にポリシリコン層２をパターン形成する。次に、
図２に示すように、全表面に酸化シリコン等からなるゲ
ート絶縁膜３を形成し、このゲート絶縁膜３でポリシリ
コン層２を覆う。次に、ポリシリコン層２のチャネル領
域２ａに対応する部分のゲート絶縁膜３の上面にゲート
電極等を形成するためのアルミニウム膜４をパターン形
成する。次に、アルミニウム膜４をマスクとしてイオン
注入を行うことにより、アルミニウム膜４の両側におけ
るポリシリコン層２にソース・ドレイン領域２ｂを形成
し、次いでエキシマレーザの照射等により活性化を行っ
てイオンを拡散する。
【０００８】次に、図３に示すように、アルミニウム膜
４の表面を陽極酸化することにより、アルミニウム膜４
の表面に酸化アルミニウム膜５を形成すると共に、陽極
酸化されないアルミニウム膜４によってゲート電極６を
形成する。この場合、酸化アルミニウム膜５は、陽極酸
化液の選択により多孔質あるいは無孔質となり、いずれ
であってもよいが、緻密で表面荒れのない無孔質の方が
好ましい。また、印加電圧等の陽極酸化条件を選定する
ことにより、酸化アルミニウム膜５の膜厚を０．１μ程
度とすることが可能である。かくして、ポリシリコン層
２のチャネル領域２ａの中央部に対応する部分のゲート
絶縁膜３の上面にチャネル領域２ａよりも幅狭のゲート
電極６が形成されると共に、ゲート電極６の両側におけ
るチャネル領域２ａがオフセットゲート領域２ｃとなる
。
【０００９】次に、図４に示すように、全表面に窒化シ
リコン等からなる層間絶縁膜７を形成する。この場合、
酸化アルミニウム膜５は層間絶縁膜７と共に層間絶縁膜
を形成することになる。次に、層間絶縁膜７およびゲー
ト絶縁膜３をエッチングしてソース・ドレイン領域２ｂ
と対応する部分にコンタクトホール８を形成する。次に
、コンタクトホール８を介してソース・ドレイン領域２
ｂと接続されるアルミニウムからなるソース・ドレイン
電極９を層間絶縁膜７の上面に形成する。かくして、オ
フセットゲート構造の電界効果型トランジスタが製造さ
れる。
【００１０】このようにして製造された電界効果型トラ
ンジスタでは、ゲート電極６等を形成するためのアルミ
ニウム膜４をマスクとしてイオン注入を行っているので
、従来のようにイオン注入マスク用のフォトレジスト膜
をパターン形成した後除去する場合と比較して、製造工
程数を少なくすることができる。また、アルミニウム膜
４の表面を陽極酸化することにより、アルミニウム膜４
の表面に酸化アルミニウム膜５を形成すると共に、陽極
酸化されないアルミニウム膜４によってゲート電極６を
形成しているので、酸化アルミニウム膜５の側面がポリ
シリコン層２のチャネル領域２ａとソース・ドレイン領
域２ｂとの境界面と対応すると共に、酸化アルミニウム
膜５の膜厚がそのままオフセットゲート領域２ｃの長さ
Ｌ（但し、アニールによる拡散量は考慮していない。）
となる。したがって、オフセットゲート領域２ｃを効率
的に形成することができ、またイオン注入後の拡散量を
配慮すれば酸化アルミニウム膜５の膜厚を制御すること
により、オフセットゲート領域２ｃの長さＬを自動的に
制御することも可能である。さらに、酸化アルミニウム
膜５が層間絶縁膜７と共に層間絶縁膜を形成することに
なるので、層間絶縁膜が２層となり、層間ショートの低
減に寄与することができる。
【００１１】なお、上記実施例では、この発明を半導体
薄膜を用いたＴＦＴ（薄膜トランジスタ）に適用した場
合について説明したが、これに限定されず、単結晶半導
体基板を用いた電界効果型トランジスタスタに適用する
こともできる。また、コプラナ型のみならず、スタガ型
にも適用することができる。この場合、ゲート電極を陽
極酸化した後、イオン注入および拡散をするようにして
もよい。
【００１２】
【発明の効果】以上説明したように、この発明によれば
、ゲート電極の少なくとも側面に陽極酸化膜を設けると
共に、この陽極酸化膜の側面を半導体層のチャネル領域
とソース・ドレイン領域との境界面と対応するようにし
ているので、ゲート電極の少なくとも側面に陽極酸化膜
を設ければよく、従来のようにイオン注入マスク用のフ
ォトレジスト膜をパターン形成した後除去する場合と比
較して、製造工程数を少なくすることができ、また陽極
酸化膜の膜厚をそのままオフセットゲート領域とするこ
とができ、陽極酸化膜の膜厚を制御することにより、オ
フセットゲート領域を効率的に形成することができ、ひ
いてはコストダウンを図ることができる。
【図面の簡単な説明】
【図１】この発明の一実施例における電界効果型トラン
ジスタの製造に際し、絶縁基板の上面にポリシリコン層
を形成した状態の断面図。
【図２】同電界効果型トランジスタの製造に際し、ゲー
ト絶縁膜およびアルミニウム膜を形成した後アルミニウ
ム膜をマスクとしてイオンを注入した状態の断面図。
【図３】同電界効果型トランジスタの製造に際し、陽極
酸化により酸化アルミニウム膜およびゲート電極を形成
した状態の断面図。
【図４】同電界効果型トランジスタの製造に際し、層間
絶縁膜、コンタクトホールおよびソース・ドレイン領域
を形成した状態の断面図。
【符号の説明】
１　　絶縁基板 ２　　ポリシリコン層（半導体層） ２ａ　　チャネル領域 ２ｂ　　ソース・ドレイン領域 ２ｃ　　オフセットゲート領域 ３　　ゲート絶縁膜 ４　　アルミニウム膜 ５　　酸化アルミニウム膜（陽極酸化膜）６　　ゲート
電極

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】　　半導体層のチャネル長さよりもゲート
    電極の長さを小さくした電界効果型トランジスタにおい
    て、前記ゲート電極の少なくとも長さ方向の側面に陽極
    酸化膜を設けると共に、この陽極酸化膜の側面を前記半
    導体層のチャネル領域とソース・ドレイン領域との境界
    面と対応するようにしたことを特徴とする電界効果型ト
    ランジスタ。
  2. 【請求項２】　　ＴＦＴ構造であることを特徴とする請
    求項１記載の電界効果型トランジスタ。
  3. 【請求項３】　　前記ゲート電極はアルミニウムからな
    り、前記陽極酸化膜は酸化アルミニウムからなることを
    特徴とする請求項１または２記載の電界効果型トランジ
    スタ。
  4. 【請求項４】　　半導体層上にゲート絶縁膜を形成し、
    前記半導体層のチャネル領域に対応する部分の前記ゲー
    ト絶縁膜上にアルミニウム膜を形成し、前記アルミニウ
    ム膜をマスクとしてイオン注入を行うことにより、前記
    アルミニウム膜の両側における前記半導体層にソース・
    ドレイン領域を形成し、前記アルミニウム膜の表面を陽
    極酸化することにより、前記アルミニウム膜の表面に酸
    化アルミニウム膜を形成すると共に、陽極酸化されない
    前記アルミニウム膜によってゲート電極を形成すること
    を特徴とする電界効果型トランジスタの製造方法。
JP16244491A 1991-06-07 1991-06-07 電界効果型トランジスタおよびその製造方法 Pending JPH04360580A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16244491A JPH04360580A (ja) 1991-06-07 1991-06-07 電界効果型トランジスタおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16244491A JPH04360580A (ja) 1991-06-07 1991-06-07 電界効果型トランジスタおよびその製造方法

Publications (1)

Publication Number Publication Date
JPH04360580A true JPH04360580A (ja) 1992-12-14

Family

ID=15754733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16244491A Pending JPH04360580A (ja) 1991-06-07 1991-06-07 電界効果型トランジスタおよびその製造方法

Country Status (1)

Country Link
JP (1) JPH04360580A (ja)

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05232515A (ja) * 1991-09-25 1993-09-10 Semiconductor Energy Lab Co Ltd 半導体集積回路およびその作製方法
JPH05283694A (ja) * 1991-08-23 1993-10-29 Semiconductor Energy Lab Co Ltd 半導体装置とその作製方法
JPH05343430A (ja) * 1991-08-23 1993-12-24 Semiconductor Energy Lab Co Ltd 半導体装置とその作製方法
WO1994015366A1 (en) * 1992-12-24 1994-07-07 Tadahiro Ohmi Semiconductor device
JPH06216156A (ja) * 1993-01-18 1994-08-05 Semiconductor Energy Lab Co Ltd Ｍｉｓ型半導体装置とその作製方法
JPH0730125A (ja) * 1993-07-07 1995-01-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH0778782A (ja) * 1993-06-18 1995-03-20 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US5439837A (en) * 1993-12-20 1995-08-08 Sharp Kabushiki Kaisha Method of fabricating a thin-film transistor having an offset gate structure
US5619045A (en) * 1993-11-05 1997-04-08 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
US5648146A (en) * 1994-10-24 1997-07-15 Sharp Kabushiki Kaisha Metallic wiring substrate
US5672888A (en) * 1995-12-08 1997-09-30 Nec Corporation Thin-film transistor and thin-film transistor array
US5696011A (en) * 1992-03-25 1997-12-09 Semiconductor Energy Laboratory Co., Ltd. Method for forming an insulated gate field effect transistor
US5736414A (en) * 1994-07-14 1998-04-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US5879969A (en) * 1991-03-06 1999-03-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US5917225A (en) * 1992-03-05 1999-06-29 Semiconductor Energy Laboratory Co., Ltd. Insulated gate field effect transistor having specific dielectric structures
US5962897A (en) * 1992-06-18 1999-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US5966594A (en) * 1993-07-27 1999-10-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6004831A (en) * 1991-09-25 1999-12-21 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a thin film semiconductor device
JPH11354797A (ja) * 1999-06-02 1999-12-24 Semiconductor Energy Lab Co Ltd Ｍｉｓ型半導体装置とその作製方法
JP2000004026A (ja) * 1999-06-02 2000-01-07 Semiconductor Energy Lab Co Ltd Ｍｉｓ型半導体装置の作製方法
US6013929A (en) * 1997-07-08 2000-01-11 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, having a nitride film on the gate insulation layer and an organic resin interlayer film on the transistor
US6124155A (en) * 1991-06-19 2000-09-26 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and thin film transistor and method for forming the same
US6140164A (en) * 1995-11-24 2000-10-31 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6147375A (en) * 1992-02-05 2000-11-14 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device
US6331717B1 (en) 1993-08-12 2001-12-18 Semiconductor Energy Laboratory Co. Ltd. Insulated gate semiconductor device and process for fabricating the same
US6417543B1 (en) 1993-01-18 2002-07-09 Semiconductor Energy Laboratory Co., Ltd. MIS semiconductor device with sloped gate, source, and drain regions
US6500703B1 (en) 1993-08-12 2002-12-31 Semicondcutor Energy Laboratory Co., Ltd. Insulated gate semiconductor device and process for fabricating the same
US6544825B1 (en) 1992-12-26 2003-04-08 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a MIS transistor
US6607947B1 (en) 1990-05-29 2003-08-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with fluorinated layer for blocking alkali ions
US6624477B1 (en) 1992-10-09 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Cited By (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6607947B1 (en) 1990-05-29 2003-08-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with fluorinated layer for blocking alkali ions
US5879969A (en) * 1991-03-06 1999-03-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US6335213B1 (en) 1991-06-19 2002-01-01 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and thin film transistor and method for forming the same
US6124155A (en) * 1991-06-19 2000-09-26 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and thin film transistor and method for forming the same
US6797548B2 (en) 1991-06-19 2004-09-28 Semiconductor Energy Laboratory Co., Inc. Electro-optical device and thin film transistor and method for forming the same
US6166399A (en) * 1991-06-19 2000-12-26 Semiconductor Energy Laboratory Co., Ltd. Active matrix device including thin film transistors
JPH05283694A (ja) * 1991-08-23 1993-10-29 Semiconductor Energy Lab Co Ltd 半導体装置とその作製方法
JPH05343430A (ja) * 1991-08-23 1993-12-24 Semiconductor Energy Lab Co Ltd 半導体装置とその作製方法
US6004831A (en) * 1991-09-25 1999-12-21 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a thin film semiconductor device
JPH05232515A (ja) * 1991-09-25 1993-09-10 Semiconductor Energy Lab Co Ltd 半導体集積回路およびその作製方法
US6147375A (en) * 1992-02-05 2000-11-14 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device
US6476447B1 (en) 1992-02-05 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device including a transistor
US5917225A (en) * 1992-03-05 1999-06-29 Semiconductor Energy Laboratory Co., Ltd. Insulated gate field effect transistor having specific dielectric structures
US6323069B1 (en) 1992-03-25 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor using light irradiation to form impurity regions
US5696011A (en) * 1992-03-25 1997-12-09 Semiconductor Energy Laboratory Co., Ltd. Method for forming an insulated gate field effect transistor
US5962897A (en) * 1992-06-18 1999-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US6455875B2 (en) 1992-10-09 2002-09-24 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having enhanced field mobility
US6624477B1 (en) 1992-10-09 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6790749B2 (en) 1992-10-09 2004-09-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7109108B2 (en) 1992-10-09 2006-09-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device having metal silicide
US5650650A (en) * 1992-12-24 1997-07-22 Tadahiro Ohmi High speed semiconductor device with a metallic substrate
EP0709897A4 (en) * 1992-12-24 1997-05-28 Tadahiro Ohmi SEMICONDUCTOR DEVICE
WO1994015366A1 (en) * 1992-12-24 1994-07-07 Tadahiro Ohmi Semiconductor device
EP0709897A1 (en) * 1992-12-24 1996-05-01 OHMI, Tadahiro Semiconductor device
US6544825B1 (en) 1992-12-26 2003-04-08 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a MIS transistor
US6417543B1 (en) 1993-01-18 2002-07-09 Semiconductor Energy Laboratory Co., Ltd. MIS semiconductor device with sloped gate, source, and drain regions
US6984551B2 (en) 1993-01-18 2006-01-10 Semiconductor Energy Laboratory Co., Ltd. MIS semiconductor device and method of fabricating the same
JPH06216156A (ja) * 1993-01-18 1994-08-05 Semiconductor Energy Lab Co Ltd Ｍｉｓ型半導体装置とその作製方法
JPH0778782A (ja) * 1993-06-18 1995-03-20 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6569719B2 (en) 1993-07-07 2003-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
US6201281B1 (en) 1993-07-07 2001-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
JPH0730125A (ja) * 1993-07-07 1995-01-31 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6784453B2 (en) 1993-07-07 2004-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
US6210997B1 (en) 1993-07-27 2001-04-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6465284B2 (en) 1993-07-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US5966594A (en) * 1993-07-27 1999-10-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6331717B1 (en) 1993-08-12 2001-12-18 Semiconductor Energy Laboratory Co. Ltd. Insulated gate semiconductor device and process for fabricating the same
US6500703B1 (en) 1993-08-12 2002-12-31 Semicondcutor Energy Laboratory Co., Ltd. Insulated gate semiconductor device and process for fabricating the same
US6437366B1 (en) 1993-08-12 2002-08-20 Semiconductor Energy Laboratory Co., Ltd. Insulated gate semiconductor device and process for fabricating the same
US5619045A (en) * 1993-11-05 1997-04-08 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
US5439837A (en) * 1993-12-20 1995-08-08 Sharp Kabushiki Kaisha Method of fabricating a thin-film transistor having an offset gate structure
US5736414A (en) * 1994-07-14 1998-04-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US5648146A (en) * 1994-10-24 1997-07-15 Sharp Kabushiki Kaisha Metallic wiring substrate
US6140164A (en) * 1995-11-24 2000-10-31 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US5672888A (en) * 1995-12-08 1997-09-30 Nec Corporation Thin-film transistor and thin-film transistor array
US6501132B1 (en) 1997-07-08 2002-12-31 Semiconductor Energy Laboratory Co., Ltd. Transistor with variable channel width
US6013929A (en) * 1997-07-08 2000-01-11 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, having a nitride film on the gate insulation layer and an organic resin interlayer film on the transistor
JPH11354797A (ja) * 1999-06-02 1999-12-24 Semiconductor Energy Lab Co Ltd Ｍｉｓ型半導体装置とその作製方法
JP2000004026A (ja) * 1999-06-02 2000-01-07 Semiconductor Energy Lab Co Ltd Ｍｉｓ型半導体装置の作製方法

Similar Documents

Publication Publication Date Title
JPH04360580A (ja) 電界効果型トランジスタおよびその製造方法
JPS5933880A (ja) 半導体装置の製造方法
JPS62274767A (ja) 高耐圧半導体装置及びその製造方法
JPH04360581A (ja) 電界効果型トランジスタの製造方法
JP2935083B2 (ja) 薄膜トランジスタの製造方法
JPS63205944A (ja) Ｍｏｓ集積回路の製造方法
JPS61182267A (ja) 半導体装置の製造方法
JP2001185724A (ja) Ｄｍｏｓ型トランジスタの製造方法
JPS6025028B2 (ja) 半導体装置の製造方法
JPH04206732A (ja) 薄膜トランジスタ
KR0148292B1 (ko) 반도체 소자의 접합 형성 방법
KR100277898B1 (ko) 반도체 소자의 듀얼 게이트 형성방법
KR100250686B1 (ko) 반도체 소자 제조 방법
KR100317332B1 (ko) 반도체소자의 제조방법
JPS6384161A (ja) 半導体装置の製造方法
JPS63202055A (ja) 半導体装置の製造方法
JPS6016469A (ja) Ｍｉｓ半導体装置の製法
KR20020096393A (ko) 모스 트랜지스터의 제조방법
JPH06338614A (ja) 薄膜トランジスタおよびその製造方法
KR100422519B1 (ko) 반도체 소자 제조방법
JPH05267325A (ja) Ｍｉｓトランジスタの製造方法
JPH03123082A (ja) 半導体装置の製造方法
KR19980054499A (ko) 반도체 장치의 전계효과트랜지스터 및 그 제조방법
JPH02281634A (ja) 縦型電界効果トランジスタの製造方法
JPS60257173A (ja) 半導体装置の製造方法