JPH04352260A - Device and method fork information processing - Google Patents
Device and method fork information processingInfo
- Publication number
- JPH04352260A JPH04352260A JP3127063A JP12706391A JPH04352260A JP H04352260 A JPH04352260 A JP H04352260A JP 3127063 A JP3127063 A JP 3127063A JP 12706391 A JP12706391 A JP 12706391A JP H04352260 A JPH04352260 A JP H04352260A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output control
- control device
- processing unit
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 title claims description 15
- 238000000034 method Methods 0.000 title description 4
- 238000001514 detection method Methods 0.000 claims description 8
- 238000003672 processing method Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Description
【発明の詳細な説明】[Detailed description of the invention]
【０００１】0001
【産業上の利用分野】本発明は、情報処理装置および方
法に関し、特に、入出力制御装置にハードウェア障害が
発生した場合にも入出力制御装置の内部動作のトレース
情報の参照を可能にする情報処理装置および方法に関す
る。[Field of Industrial Application] The present invention relates to an information processing device and method, and in particular, allows reference to trace information of internal operations of an input/output control device even when a hardware failure occurs in the input/output control device. The present invention relates to an information processing device and method.
【０００２】0002
【従来の技術】共通バスにそれぞれ接続された演算処理
装置、入出力制御装置および主記憶装置からなる情報処
理装置において、入出力制御装置は、内部動作のトレー
ス情報を自装置内部のローカルメモリに格納している。[Prior Art] In an information processing device consisting of an arithmetic processing unit, an input/output control device, and a main storage device each connected to a common bus, the input/output control device stores trace information of internal operations in a local memory within the device itself. It is stored.
【０００３】入出力制御装置に障害が発生した場合に、
従来は、障害が発生した入出力制御装置のローカルメモ
リに格納されているトレース情報を、演算処理装置また
はサービスプロセッサなどからの入出力命令により、い
ったん主記憶装置に格納して、ローカルメモリに格納さ
れている障害発生時のトレース情報を参照することによ
って、障害解析を行っていた。[0003] When a failure occurs in the input/output control device,
Conventionally, trace information stored in the local memory of an input/output control device in which a failure has occurred is first stored in the main storage device and then stored in the local memory by an input/output instruction from an arithmetic processing unit or service processor. Fault analysis was performed by referring to the trace information at the time of the fault occurrence.
【０００４】0004
【発明が解決しようとする課題】この場合、障害の種類
によっては、例えば、入出力制御装置内の中央処理部に
障害が発生して、演算処理装置もしくはサービスプロセ
ッサなどからの入出力命令をまったく受け付けられなく
なった場合には、入出力制御装置のローカルメモリに格
納されているトレース情報を主記憶装置に格納できなく
なり、せっかく保持しているトレース情報を参照できな
いまま障害解析を行わなければならない。[Problem to be Solved by the Invention] In this case, depending on the type of failure, for example, a failure may occur in the central processing unit in the input/output control device, and the input/output instructions from the arithmetic processing unit or service processor may be completely disabled. If it is no longer accepted, the trace information stored in the local memory of the input/output control device cannot be stored in the main memory, and failure analysis must be performed without being able to refer to the trace information held.
【０００５】また、リセットを行って中央処理部を復帰
させた場合にも、同時に、ローカルメモリの内容もリセ
ットされてしまい、トレース情報を参照できないまま障
害解析を行わなければならないという問題点がある。[0005] Furthermore, even when the central processing unit is restored by performing a reset, the contents of the local memory are also reset at the same time, resulting in the problem that failure analysis must be performed without being able to refer to trace information. .
【０００６】本発明の目的は、入出力制御装置内の中央
処理部に障害が発生した場合にも、ローカルメモリに格
納されているトレース情報を参照することを可能にする
ことによって、障害解析を容易に行うことのできる情報
処理装置および方法を提供することにある。An object of the present invention is to facilitate failure analysis by making it possible to refer to trace information stored in local memory even when a failure occurs in the central processing unit within an input/output control device. An object of the present invention is to provide an information processing device and method that can be easily performed.
【０００７】[0007]
【課題を解決するための手段】本発明は、共通バスに演
算処理装置、入出力制御装置および主記憶装置が接続さ
れた情報処理装置において、前記演算処理装置は、前記
入出力制御装置に障害が発生すると、前記入出力制御装
置にリセット要求を行う専用のリセット信号を出力する
入出力制御部障害検出部を有し、前記入出力制御装置は
、入出力制御部障害検出部からの専用のリセット信号を
受け取ると、専用のリセット信号であることを示す情報
を内部レジスタに格納してリセット信号を出力するリセ
ット制御部と、リセット制御部からのリセット信号によ
り、内部レジスタの内容を参照して、専用のリセット信
号からのリセット要求であることを判断したならばリセ
ットをする中央処理部と、専用のリセット信号からのリ
セット要求であればリセットされない、内部動作をトレ
ース情報として保持するローカルメモリとを有し、前記
主記憶装置は、前記入出力制御装置のローカルメモリに
保持していた内部動作のトレース情報を格納するトレー
ス情報格納エリアを有する、ことを特徴としている。[Means for Solving the Problems] The present invention provides an information processing device in which an arithmetic processing unit, an input/output control device, and a main storage device are connected to a common bus, in which the arithmetic processing device The input/output control unit has an input/output control unit failure detection unit that outputs a dedicated reset signal to issue a reset request to the input/output control unit when a reset request occurs. When a reset signal is received, the reset control section stores information indicating that it is a dedicated reset signal in an internal register and outputs the reset signal, and the reset signal from the reset control section refers to the contents of the internal register. , a central processing unit that performs a reset if it determines that the reset request is from a dedicated reset signal, and a local memory that retains internal operations as trace information that will not be reset if the reset request is from a dedicated reset signal. The main storage device has a trace information storage area for storing trace information of internal operations held in the local memory of the input/output control device.
【０００８】また、本発明は、共通バスに演算処理装置
、入出力制御装置および主記憶装置が接続された情報処
理装置の前記入出力制御装置の内部動作をトレース情報
として自装置内のローカルメモリに保持し、前記演算処
理装置が前記入出力制御装置にハードウェア障害が発生
したと判断した場合、前記演算処理装置が前記入出力制
御装置内のローカルメモリに保持されている内部動作の
トレース情報を前記主記憶装置内のあらかじめ定められ
たエリアに格納するように前記入出力制御装置に指示し
、前記演算処理装置からの信号により前記入出力制御装
置が、自装置内の中央処理部にのみリセットを行って、
ローカルメモリの内容はリセットしないで、ローカルメ
モリに保持していた内部動作のトレース情報を前記主記
憶装置内のあらかじめ定められたエリアに格納すること
を特徴としている。[0008] The present invention also provides an information processing apparatus in which an arithmetic processing unit, an input/output control unit, and a main storage unit are connected to a common bus, and stores the internal operation of the input/output control unit as trace information in a local memory within the own apparatus. and if the arithmetic processing unit determines that a hardware failure has occurred in the input/output control device, the arithmetic processing unit stores internal operation trace information held in the local memory of the input/output control device. The input/output control device is instructed to store the information in a predetermined area in the main storage device, and the input/output control device instructs the input/output control device to store only the information in the central processing unit within the own device in response to a signal from the arithmetic processing unit. Do a reset and
The present invention is characterized in that trace information of internal operations held in the local memory is stored in a predetermined area in the main memory without resetting the contents of the local memory.
【０００９】さらに、本発明は、演算処理装置、入出力
制御装置および主記憶装置からなる情報処理装置の前記
入出力制御装置にハードウェア障害が発生したと判断し
た場合に、前記入出力制御装置にリセット要求を行う専
用のリセット信号を出力し、専用のリセット信号を受け
取ると、専用のリセット信号からのリセット要求である
ことを示す情報を内部レジスタに格納して前記入出力制
御装置内の中央処理部に対してリセット信号を出力し、
前記内部レジスタの内容を参照して専用のリセット信号
からのリセット要求であることを判断したならば、前記
入出力制御装置の内部動作をトレース情報として保持す
るローカルメモリの内容をリセットせずに、中央処理部
のみリセットを行い、前記入出力制御装置のローカルメ
モリに保持されているトレース情報を前記主記憶装置内
のあらかじめ定められた領域に格納することを特徴とし
ている。[0009]Furthermore, the present invention provides that when it is determined that a hardware failure has occurred in the input/output control device of an information processing device consisting of an arithmetic processing unit, an input/output control device, and a main storage device, the input/output control device A dedicated reset signal is output to issue a reset request, and when the dedicated reset signal is received, information indicating that the reset request is from the dedicated reset signal is stored in an internal register, and the central Outputs a reset signal to the processing unit,
If it is determined that the reset request is from a dedicated reset signal by referring to the contents of the internal register, without resetting the contents of the local memory that holds the internal operation of the input/output control device as trace information, The present invention is characterized in that only the central processing unit is reset, and the trace information held in the local memory of the input/output control device is stored in a predetermined area in the main storage device.
【００１０】0010
【実施例】次に、本発明の実施例について、図面を参照
して説明する。Embodiments Next, embodiments of the present invention will be described with reference to the drawings.
【００１１】図１は、本発明の一実施例を示すブロック
図である。FIG. 1 is a block diagram showing one embodiment of the present invention.
【００１２】本実施例の情報処理装置は、共通バス１０
にそれぞれ接続された演算処理装置２０と、入出力制御
装置３０と、主記憶装置４０とにより構成されている。The information processing device of this embodiment has a common bus 10.
It is composed of an arithmetic processing unit 20, an input/output control device 30, and a main storage device 40, which are respectively connected to the .
【００１３】演算処理装置２０は、論理演算部２１と、
入出力制御装置３０に障害が発生したと判断すると中央
処理部リセット信号５０を出力する入出力制御部障害検
出部２２とを有している。The arithmetic processing device 20 includes a logic operation section 21,
The input/output control unit failure detection unit 22 outputs a central processing unit reset signal 50 when it is determined that a failure has occurred in the input/output control unit 30.
【００１４】入出力制御装置３０は、マイクロプロセッ
サ、ＲＯＭおよびＲＡＭからなる、マイクロ命令を実行
する中央処理部３１と、電源オン時、ソフトウェアから
のリセット要求時、および演算処理装置２０からの中央
処理部リセット信号５０によるリセット要求時に、中央
処理部３１に対してリセット信号を出力する（ただし、
中央処理部リセット信号５０によるリセット要求時には
、他のリセット要求と区別するために、内部レジスタに
、中央処理部リセット要求５０によるリセット要求であ
ることを示す情報を格納する。）リセット制御部３２と
、トレース情報の格納や制御用に用いるローカルメモリ
３３とを有している。The input/output control device 30 includes a central processing unit 31 that executes microinstructions, which is composed of a microprocessor, ROM, and RAM, and a central processing unit 31 that executes microinstructions when the power is turned on, when a reset request is made from software, and when the central processing unit 31 is When a reset is requested by the section reset signal 50, a reset signal is output to the central processing section 31 (however,
When a reset request is made by the central processing unit reset signal 50, information indicating that the reset request is made by the central processing unit reset request 50 is stored in an internal register in order to distinguish it from other reset requests. ) It has a reset control section 32 and a local memory 33 used for storing trace information and controlling.
【００１５】入出力制御装置３０は、内部動作をトレー
ス情報として自装置内のローカルメモリ３３に格納し、
また、障害発生時にトレース情報を格納する主記憶装置
４０内のトレース情報格納エリア４１のアドレスを、あ
らかじめ内部レジスタに保持している。The input/output control device 30 stores internal operations as trace information in a local memory 33 within its own device,
Further, the address of the trace information storage area 41 in the main storage device 40, which stores trace information when a failure occurs, is held in an internal register in advance.
【００１６】次に、本発明の実施例の動作について説明
する。Next, the operation of the embodiment of the present invention will be explained.
【００１７】演算処理装置２０内の入出力制御部障害検
出部２２は、入出力制御装置３０に異常が発生したと判
断すると、入出力制御装置３０内のローカルメモリ３３
に格納されているトレース情報を、主記憶装置４０に格
納することを入出力制御装置３０内のリセット制御部３
２に、中央処理部リセット信号５０によって指示する。When the input/output control unit failure detection unit 22 in the arithmetic processing unit 20 determines that an abnormality has occurred in the input/output control unit 30, the input/output control unit failure detection unit 22 detects the local memory 33 in the input/output control unit 30.
The reset control unit 3 in the input/output control device 30 stores the trace information stored in the main storage device 40 in the main storage device 40.
2 is instructed by the central processing unit reset signal 50.
【００１８】入出力制御装置３０内のリセット制御部３
２は、入出力制御部障害検出部２２から中央処理部リセ
ット信号５０によって指示を受けると、中央処理部リセ
ット信号５０からのリセット要求であることを示す情報
を内部レジスタに格納するとともに、入出力制御装置３
０内の中央処理部３１に対してリセット信号を出力し、
中央処理部３１をリセットし復帰させる。この時、中央
処理部３１は、内部レジスタの内容により中央処理部リ
セット信号５０からのリセット要求であることを判断し
、ローカルメモリ３３内のトレース情報はリセットしな
い。Reset control section 3 in input/output control device 30
When receiving an instruction from the input/output control unit failure detection unit 22 by the central processing unit reset signal 50, the input/output control unit 2 stores information indicating that it is a reset request from the central processing unit reset signal 50 in an internal register, and also Control device 3
Outputs a reset signal to the central processing unit 31 in 0,
The central processing unit 31 is reset and restored. At this time, the central processing unit 31 determines that the reset request is from the central processing unit reset signal 50 based on the contents of the internal register, and does not reset the trace information in the local memory 33.
【００１９】次に、中央処理部３１は、ローカルメモリ
３３に保持されているトレース情報を、主記憶装置４０
内の、あらかじめ定められたトレース情報格納エリア４
１に格納する。Next, the central processing unit 31 transfers the trace information held in the local memory 33 to the main storage device 40.
A predetermined trace information storage area 4 within
Store in 1.
【００２０】このように、本実施例は、中央処理部にリ
セット信号を出力しても、同時に、ローカルメモリ内の
トレース情報まではリセットしないために、トレース情
報を主記憶装置内のトレース情報格納エリアに格納する
ことができる。As described above, in this embodiment, even if a reset signal is output to the central processing unit, the trace information in the local memory is not reset at the same time, so the trace information is stored in the main memory. Can be stored in the area.
【００２１】[0021]
【発明の効果】以上説明したように本発明は、入出力制
御装置に障害が発生し、演算処理装置などからの入出力
命令をまったく受け付けなくなったために、リセットを
行う必要が生じ、入出力装置の中央処理部にリセット信
号を出力した場合に、中央処理部はリセットするが、ロ
ーカルメモリまではリセットすることがないために、入
出力装置内部のトレース情報を主記憶装置に格納するこ
とができ、入出力装置内部のトレース情報を参照して障
害解析を容易に行うことができるという効果がある。Effects of the Invention As explained above, in the present invention, when a failure occurs in an input/output control device and it no longer accepts any input/output commands from an arithmetic processing unit, it becomes necessary to reset the input/output device. When a reset signal is output to the central processing unit of the central processing unit, the central processing unit is reset, but the local memory is not reset, so trace information inside the input/output device cannot be stored in the main memory. This has the advantage that failure analysis can be easily performed by referring to trace information inside the input/output device.
【図１】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.
１０ 共通バス ２０ 演算処理装置 ２１ 論理演算部 ２２ 入出力制御部障害検出部 ３０ 入出力制御装置 ３１ 中央処理部 ３２ リセット制御部 ３３ ローカルメモリ ４０ 主記憶装置 ４１ トレース情報格納エリア ５０ 中央処理部リセット信号 10 Common bus 20 Arithmetic processing unit 21 Logical operation section 22 Input/output control unit failure detection unit 30 Input/output control device 31 Central processing unit 32 Reset control section 33 Local memory 40 Main memory 41 Trace information storage area 50 Central processing unit reset signal
Claims (3)
および主記憶装置が接続された情報処理装置において、
前記演算処理装置は、前記入出力制御装置に障害が発生
すると、前記入出力制御装置にリセット要求を行う専用
のリセット信号を出力する入出力制御部障害検出部を有
し、前記入出力制御装置は、入出力制御部障害検出部か
らの専用のリセット信号を受け取ると、専用のリセット
信号であることを示す情報を内部レジスタに格納してリ
セット信号を出力するリセット制御部と、リセット制御
部からのリセット信号により、内部レジスタの内容を参
照して、専用のリセット信号からのリセット要求である
ことを判断したならばリセットをする中央処理部と、専
用のリセット信号からのリセット要求であればリセット
されない、内部動作をトレース情報として保持するロー
カルメモリとを有し、前記主記憶装置は、前記入出力制
御装置のローカルメモリに保持していた内部動作のトレ
ース情報を格納するトレース情報格納エリアを有する、
ことを特徴とする情報処理装置。Claim 1: An information processing device in which an arithmetic processing unit, an input/output control device, and a main storage device are connected to a common bus,
The arithmetic processing unit includes an input/output control unit failure detection unit that outputs a dedicated reset signal to issue a reset request to the input/output control device when a failure occurs in the input/output control device, and the input/output control device When the system receives a dedicated reset signal from the input/output control unit failure detection unit, it stores information indicating that it is a dedicated reset signal in an internal register and outputs the reset signal, and a reset control unit that outputs the reset signal from the reset control unit. A central processing unit that refers to the contents of internal registers based on the reset signal and performs a reset if it determines that the reset request is from a dedicated reset signal; The main storage device has a trace information storage area that stores trace information of the internal operations held in the local memory of the input/output control device. ,
An information processing device characterized by:
および主記憶装置が接続された情報処理装置の前記入出
力制御装置の内部動作をトレース情報として自装置内の
ローカルメモリに保持し、前記演算処理装置が前記入出
力制御装置にハードウェア障害が発生したと判断した場
合、前記演算処理装置が前記入出力制御装置内のローカ
ルメモリに保持されている内部動作のトレース情報を前
記主記憶装置内のあらかじめ定められたエリアに格納す
るように前記入出力制御装置に指示し、前記演算処理装
置からの信号により前記入出力制御装置が、自装置内の
中央処理部にのみリセットを行って、ローカルメモリの
内容はリセットしないで、ローカルメモリに保持してい
た内部動作のトレース情報を前記主記憶装置内のあらか
じめ定められたエリアに格納することを特徴とする情報
処理方法。2. An information processing device in which an arithmetic processing unit, an input/output control device, and a main storage device are connected to a common bus, retains the internal operation of the input/output control device as trace information in a local memory within the device; When the arithmetic processing unit determines that a hardware failure has occurred in the input/output control device, the arithmetic processing unit stores internal operation trace information held in the local memory of the input/output control device in the main memory. Instructing the input/output control device to store data in a predetermined area within the device, and causing the input/output control device to reset only the central processing unit within the device based on a signal from the arithmetic processing unit. . An information processing method, characterized in that trace information of internal operations held in the local memory is stored in a predetermined area in the main storage device without resetting the contents of the local memory.
憶装置からなる情報処理装置の前記入出力制御装置にハ
ードウェア障害が発生したと判断した場合に、前記入出
力制御装置にリセット要求を行う専用のリセット信号を
出力し、専用のリセット信号を受け取ると、専用のリセ
ット信号からのリセット要求であることを示す情報を内
部レジスタに格納して前記入出力制御装置内の中央処理
部に対してリセット信号を出力し、前記内部レジスタの
内容を参照して専用のリセット信号からのリセット要求
であることを判断したならば、前記入出力制御装置の内
部動作をトレース情報として保持するローカルメモリの
内容をリセットせずに、中央処理部のみリセットを行い
、前記入出力制御装置のローカルメモリに保持されてい
るトレース情報を前記主記憶装置内のあらかじめ定めら
れた領域に格納することを特徴とする情報処理方法。3. When it is determined that a hardware failure has occurred in the input/output control device of an information processing device consisting of an arithmetic processing unit, an input/output control device, and a main storage device, a reset request is made to the input/output control device. When the dedicated reset signal is received, information indicating that the reset request is from the dedicated reset signal is stored in an internal register and sent to the central processing unit in the input/output control device. When it is determined that the reset request is from a dedicated reset signal by referring to the contents of the internal register, the internal operation of the input/output control device is stored in a local memory that holds the internal operation of the input/output control device as trace information. The system is characterized in that only the central processing unit is reset without resetting the contents, and the trace information held in the local memory of the input/output control device is stored in a predetermined area in the main storage device. Information processing method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3127063A JPH04352260A (en) | 1991-05-30 | 1991-05-30 | Device and method fork information processing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3127063A JPH04352260A (en) | 1991-05-30 | 1991-05-30 | Device and method fork information processing |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04352260A true JPH04352260A (en) | 1992-12-07 |
Family
ID=14950671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3127063A Pending JPH04352260A (en) | 1991-05-30 | 1991-05-30 | Device and method fork information processing |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04352260A (en) |
-
1991
- 1991-05-30 JP JP3127063A patent/JPH04352260A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04352260A (en) | Device and method fork information processing | |
| JP2616542B2 (en) | Pseudo failure generation system | |
| JPH06103110A (en) | Breakpoint setting system | |
| JP2685289B2 (en) | Write enable signal check method | |
| JPH02210515A (en) | System resetting system | |
| JP5194360B2 (en) | Information processing apparatus and control method thereof | |
| JP2505044B2 (en) | Interrupt control method | |
| JP3127737B2 (en) | Digital signal processor | |
| JPS6111867A (en) | Processing method of abnormality in interface control | |
| JPH06161769A (en) | Software down-loading system of control system | |
| JPS6162142A (en) | I/o controller | |
| JPH02183342A (en) | Interruption controller | |
| JPH0782447B2 (en) | DMA data transfer control device | |
| JPH05298199A (en) | Input/output control device | |
| JPH0528854B2 (en) | ||
| JPS61165172A (en) | Memory access controlling system | |
| JPH0721767B2 (en) | Emulation method | |
| JPH0335323A (en) | Control system for execution of instruction | |
| JPS61175820A (en) | Controlling system of micro-instruction | |
| JPH0469904B2 (en) | ||
| JPH01211039A (en) | Information processor | |
| JPH0227415A (en) | Computer system | |
| JPS61282937A (en) | Information processing device | |
| JPH02204846A (en) | Information processor | |
| JPS6349942A (en) | Arithmetic processing unit |