JPH04336651A - Command overrun detecting circuit for magnetic disk controller - Google Patents

Abstract

PURPOSE:To effectively perform the evaluation or the like of a command overrun recovery processing for firmware by attaining the arbitrary setting of a command overrun detection point. CONSTITUTION:This circuit detects the command overrun fault indicating that a command notification signal 101 from a processor 1 against a data transfer control part 2 is not in time. When the issue of the command notification signal 101 is later than a counter 3 goes to 0, a comparison result output signal 501 from a comparator 5 becomes active by the comparison between a counted value output signal 302 and a registered value output signal 401. Normally, the command overrun occurs when the command notification signal 101 is not issued when the counter 3 goes to 0, and an arbitrary value is set within the range which does not exceed the initial value of the counter to the register 4. Thus, the operational test can be effectively performed by showing the processor 1 as if the command overrun were generated when the command overrun does not occur essentially.

Description

【発明の詳細な説明】[Detailed description of the invention]

【０００１】0001

【産業上の利用分野】本発明は、磁気ディスク制御装置
のコマンドオーバーラン検出回路に関する。コマンドオ
ーバーラン検出回路は、磁気ディスク制御装置のデータ
転送制御部に対するプロセッサからの指令が間にあわな
かったことを示すコマンドオーバーラン障害を検出する
回路である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a command overrun detection circuit for a magnetic disk control device. The command overrun detection circuit is a circuit that detects a command overrun failure indicating that a command from a processor to a data transfer control unit of a magnetic disk control device was not received in time.

【０００２】0002

【従来の技術】従来のこの種のオーバーラン検出回路の
一例を図２に示す。2. Description of the Related Art An example of a conventional overrun detection circuit of this type is shown in FIG.

【０００３】すなわち、磁気ディスク装置のフォーマッ
トを制御するカウンタ３０のカウント零通知信号３０１
とデータ転送制御部２０からの有効指令未受信信号２０
１の論理積を行うことによりプロセッサ１０からの指令
が間にあわなかったことを検出し、これをコマンドオー
バーラン検出通知信号６０１によりプロセッサ１０に通
知している。この通知を受けたプロセッサ１０は、コマ
ンドオーバーラン発生時の処理を行うファームウェアを
実行することにより、その回復処理を行っていた。That is, the count zero notification signal 301 of the counter 30 that controls the format of the magnetic disk device
and a valid command non-reception signal 20 from the data transfer control unit 20.
By performing a logical product of 1, it is detected that the command from the processor 10 is not received in time, and this is notified to the processor 10 using a command overrun detection notification signal 601. The processor 10 that received this notification performed recovery processing by executing firmware that performs processing when a command overrun occurs.

【０００４】0004

【発明が解決しようとする課題】上述した従来のコマン
ドオーバーラン検出回路では、当然本来の意味でコマン
ドオーバーランしか検出することができず、一方ファー
ムウェアはコマンドオーバーランが発生しない処理速度
となるよう設計される為、通常の動作試験ではファーム
ウェアのコマンドオーバーラン回復処理の評価を行い難
いという問題点がある。[Problems to be Solved by the Invention] The above-mentioned conventional command overrun detection circuit can only detect command overruns in the original sense, but on the other hand, the firmware is designed to achieve a processing speed that does not cause command overruns. Because of the design, there is a problem in that it is difficult to evaluate the firmware's command overrun recovery processing in normal operation tests.

【０００５】また、ファームウェアの処理速度が、本来
のコマンドオーバーラン発生ポイントに対してどの程度
余裕を持っているかを知る為の性能評価を行う場合、フ
ォーマット制御カウンタの状態及びプロセッサのデータ
転送指令の発行タイミング等をロジックトレーサ等によ
り測定しなければならず作業の効率化という点で問題で
あった。[0005] Furthermore, when performing a performance evaluation to find out how much margin the firmware processing speed has with respect to the original command overrun occurrence point, it is necessary to evaluate the state of the format control counter and the data transfer command of the processor. Issue timing, etc. had to be measured using a logic tracer, which was a problem in terms of work efficiency.

【０００６】[0006]

【課題を解決するための手段】本発明の磁気ディスク制
御装置のコマンドオーバーラン検出回路は、操作員の操
作により任意の値にセットすることの可能なレジスタと
、磁気ディスク装置から入力されるクロックにより減算
を行うカウンタと、前記レジスタ及びカウンタの出力値
を入力とし、これら入力の一致検出を出力する比較器と
、プロセッサからの指令通知信号と前記カウンタからの
カウント零通知信号とに応答して有効指令未受信信号を
出力しデータ転送を制御するデータ転送制御部と、前記
比較器出力及び前記有効指令未受信信号を入力とする論
理積回路と、該論理積回路の出力によりセットされ、こ
れをコマンドオーバーラン検出として前記プロセッサに
通知するフリップフロップ回路とを有することを特徴と
する。[Means for Solving the Problems] A command overrun detection circuit for a magnetic disk control device of the present invention includes a register that can be set to an arbitrary value by an operator's operation, and a clock input from the magnetic disk device. a counter that performs subtraction, a comparator that receives the output values of the register and the counter as input and outputs a detection of coincidence of these inputs, and a comparator that responds to a command notification signal from the processor and a count zero notification signal from the counter. a data transfer control section that outputs a valid command not received signal and controls data transfer; an AND circuit that receives the output of the comparator and the valid command not received signal as input; and an output of the AND circuit; and a flip-flop circuit that notifies the processor of command overrun detection.

【０００７】[0007]

【実施例】次に、本発明について図面を参照して説明す
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be explained with reference to the drawings.

【０００８】図１は本発明の一実施例のブロック図であ
る。FIG. 1 is a block diagram of one embodiment of the present invention.

【０００９】本実施例では、通常の動作時は操作員によ
りレジスタ４にはレジスタ制御信号１０２として“０”
がセットされる。その後、プロセッサ１は指令通知信号
１０１を介してデータ転送の実行をデータ転送制御部２
に指令し、データ転送制御部はカウンタ３からのカウン
ト零通知信号３０１によりデータ転送実行を開始する。 　　このとき、もしプロセッサ１からの指令通知信号１
０１の発行がカウンタが０になるよりも遅れると、カウ
ンタ３からのカウント値出力信号３０２とレジスタから
のレジスタ値出力信号４０１の比較により、比較器５か
らの比較結果出力信号５０１がアクティブとなる。また
、この場合にはデータ転送制御部２の有効指令未受信信
号２０１はまだアクティブである為、論理積回路７はそ
の出力であるコマンドオーバーラン表示Ｆ／Ｆセット指
示信号７０１をアクティブとし、この結果、コマンドオ
ーバーラン表示Ｆ／Ｆ６をセットして、その出力である
コマンドオーバーラン検出通知信号６０１によりプロセ
ッサ１に通知する。In this embodiment, during normal operation, the operator sets the register 4 to "0" as the register control signal 102.
is set. Thereafter, the processor 1 instructs the data transfer control unit 2 to execute the data transfer via the command notification signal 101.
The data transfer control unit starts executing the data transfer in response to the count zero notification signal 301 from the counter 3. At this time, if command notification signal 1 from processor 1
When the issuance of 01 is delayed before the counter reaches 0, the comparison result output signal 501 from the comparator 5 becomes active by comparing the count value output signal 302 from the counter 3 and the register value output signal 401 from the register. . In addition, in this case, since the valid command not received signal 201 of the data transfer control unit 2 is still active, the AND circuit 7 makes its output, the command overrun display F/F set instruction signal 701, active. As a result, the command overrun display F/F 6 is set and the command overrun detection notification signal 601 that is the output thereof is used to notify the processor 1.

【００１０】これに対しプロセッサ１からの指令通知信
号１０１の発行がカウンタ３が０となるまでに行われた
場合にはカウンタ３が０となり、比較結果出力信号５０
１がアクティブとなっても有効指令未受信信号２０１が
既にインアクティブとなっている為、コマンドオーバー
ラン表示Ｆ／Ｆ６はセットされず正常にデータ転送が実
行される。On the other hand, if the command notification signal 101 is issued from the processor 1 before the counter 3 reaches 0, the counter 3 becomes 0, and the comparison result output signal 50
1 becomes active, since the valid command not received signal 201 has already become inactive, the command overrun display F/F6 is not set and data transfer is executed normally.

【００１１】次に、コマンドオーバーラン回復処理の評
価を行う方法について説明する。Next, a method for evaluating command overrun recovery processing will be explained.

【００１２】前述した通り通常はカウンタ３が０になっ
たときに指令通知信号１０１が発行されていなかった場
合にコマンドオーバーランとなるが、レジスタ４にカウ
ンタ３の初期値を超えない範囲で任意の値を設定するこ
とにより、本来コマンドオーバーランとならない時点で
コマンドオーバーランが発生したごとくプロセッサに見
せることが可能となる。As mentioned above, normally, a command overrun occurs if the command notification signal 101 has not been issued when the counter 3 reaches 0. By setting the value of , it is possible to make it appear to the processor that a command overrun has occurred at a point where a command overrun would not normally occur.

【００１３】コマンドオーバーラン表示Ｆ／Ｆ６がセッ
トされる動作は、比較器５へのレジスタ値出力信号４０
１の値が変わる以外は前述した通常時の動作と全く同様
である。また、レジスタ４に設定する値を種々変化させ
て、そのしきい値を求めることによりコマンドオーバー
ランに対するファームウェアの性能余裕を測定すること
ができる。The operation of setting the command overrun indicator F/F6 is to output the register value output signal 40 to the comparator 5.
The operation is exactly the same as the normal operation described above except that the value of 1 is changed. Further, by varying the value set in the register 4 and finding the threshold value, it is possible to measure the performance margin of the firmware against a command overrun.

【００１４】尚、カウンタ３は、図示しない磁気ディス
ク装置より入力されるクロック入力信号９０１によりカ
ウントダウンし、そのカウント零通知信号３０１をデー
タ転送制御部２に出力することにより磁気ディスク装置
のフォーマットを制御する。The counter 3 counts down in response to a clock input signal 901 input from a magnetic disk device (not shown), and controls the format of the magnetic disk device by outputting the count zero notification signal 301 to the data transfer control unit 2. do.

【００１５】[0015]

【発明の効果】以上説明したように本発明は、コマンド
オーバーラン検出ポイントを任意に設定可能としたこと
により、本来コマンドオーバーランが発生しない状態で
もこれを容易に発生させることを可能としファームウェ
アのコマンドオーバーラン回復処理の評価やコマンドオ
ーバーランに対する余裕度の測定等を効率よく実施する
ことを可能とするという効果を有する。[Effects of the Invention] As explained above, the present invention makes it possible to set the command overrun detection point arbitrarily, thereby making it possible to easily cause a command overrun to occur even in a state where it would not otherwise occur. This has the effect of making it possible to efficiently evaluate command overrun recovery processing, measure margin against command overruns, and the like.

【図面の簡単な説明】[Brief explanation of drawings]

【図１】本発明の一実施例のブロック図である。FIG. 1 is a block diagram of one embodiment of the present invention.

【図２】従来のコマンドオーバーラン検出回路のブロッ
ク図をである。FIG. 2 is a block diagram of a conventional command overrun detection circuit.

【符号の説明】[Explanation of symbols]

１，１０　　　　プロセッサ ２，２０　　　　データ転送制御部 ３，３０　　　　カウンタ ４，４０　　　　レジスタ ５　　　　比較器 ６，６０　　　　コマンドオーバーラン表示Ｆ／Ｆ７，
７０　　　　論理積回路 １０１　　　　指令通知信号 １０２　　　　レジスタ制御信号 ２０１　　　　有効指令未受信信号 ３０１　　　　カウント零通知信号 ３０２　　　　カウント値出力信号 ４０１　　　　レジスタ値出力信号 ５０１　　　　比較結果出力信号 ６０１　　　　コマンドオーバーラン検出通知信号７０
１　　　　コマンドオーバーラン表示Ｆ／Ｆセット指示
信号 ９０１　　　　クロック入力信号1, 10 Processor 2, 20 Data transfer control unit 3, 30 Counter 4, 40 Register 5 Comparator 6, 60 Command overrun display F/F 7,
70 AND circuit 101 Command notification signal 102 Register control signal 201 Valid command not received signal 301 Count zero notification signal 302 Count value output signal 401 Register value output signal 501 Comparison result output signal 601 Command overrun detection notification signal 70
1 Command overrun display F/F set instruction signal 901 Clock input signal

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】　　操作員の操作により任意の値にセット
することの可能なレジスタと、磁気ディスク装置から入
力されるクロックにより減算を行うカウンタと、前記レ
ジスタ及びカウンタの出力値を入力とし、これら入力の
一致検出を出力する比較器と、プロセッサからの指令通
知信号と前記カウンタからのカウント零通知信号とに応
答して有効指令未受信信号を出力しデータ転送を制御す
るデータ転送制御部と、前記比較器出力及び前記有効指
令未受信信号を入力とする論理積回路と、該論理積回路
の出力によりセットされ、これをコマンドオーバーラン
検出として前記プロセッサに通知するフリップフロップ
回路とを有することを特徴とする磁気ディスク制御装置
のコマンドオーバーラン検出回路。1. A register that can be set to an arbitrary value by an operator's operation, a counter that performs subtraction based on a clock input from a magnetic disk device, and output values of the register and counter as inputs; a comparator that outputs input coincidence detection; a data transfer control unit that outputs a valid command non-reception signal in response to a command notification signal from the processor and a count zero notification signal from the counter to control data transfer; The present invention further includes: an AND circuit inputting the comparator output and the valid command not received signal; and a flip-flop circuit that is set by the output of the AND circuit and notifies the processor of this as command overrun detection. Features: Command overrun detection circuit for magnetic disk controllers.