KR200280669Y1 - interrupt equipement having an error detecting function - Google Patents

Abstract

본 고안은 사용자의 설정명령에 의해 인에이블여부를 설정하는 인터럽트 인에이블 레지스터와, 상기 인터럽트 인에이블 레지스터의 설정신호와 감시대상 시스템의 검출처리부로부터 검출된 인터럽트 소스신호들을 논리연산하여 인터럽트 상태정보를 출력하는 인터럽트 상태 레지스터와, 상기 인터럽트 상태 레지스터의 출력값의 유효성을 제어하는 인터럽트 마스크 레지스터와, 상기 인터럽트 마스크 레지스터의 출력신호와 상기 인터럽트 상태 레지스터의 출력신호들을 논리연산하여 인터럽트 요청신호를 출력하는 논리소자와, 상기 논리소자의 출력단에 연결되어 인터럽트 요청횟수를 설정된 시간에 따라 카운팅하고 그 카운팅결과신호를 출력하는 오류검출 레지스터부로 이루어진 오류검출기능이 구비된 인터럽트회로를 제공한다.The present invention logically calculates interrupt status information by performing an operation on an interrupt enable register for setting whether to enable or disable by a user's setting command, an interrupt source signal detected from a setting signal of the interrupt enable register and a detection processor of a monitoring target system. An interrupt status register for outputting, an interrupt mask register for controlling the validity of an output value of the interrupt status register, a logic element for logically operating the output signal of the interrupt mask register and the output signals of the interrupt status register and outputting an interrupt request signal And an error detection register having an error detection register unit connected to an output terminal of the logic device to count the number of interrupt requests according to a set time and output the counting result signal.

상기와 같은 본 고안은 인터럽트의 출력단에 인터럽트 요청 횟수를 카운팅할 수 있는 카운팅수단을 구비하여 설정된 시간동안 인터럽트 요청횟수를 검출하여 처리하므로써, 잘못된 인터럽트 요청에 의한 프로세서의 처리실행을 방지하게 되므로 그에 따라 인터럽트회로의 신뢰성을 극대화함은 물론 카운팅 수단을 포함하는 간단한 회로구성으로 인터럽트 장치의 오류검출특성을 향상시키므로 그에 따라 인터럽트회로의 기능성도 향상시킨다.The present invention as described above is provided with a counting means for counting the number of interrupt requests at the output terminal of the interrupt by detecting and processing the number of interrupt requests for a set time, thereby preventing the processor from executing an incorrect interrupt request processing accordingly In addition to maximizing the reliability of the interrupt circuit, a simple circuit configuration including counting means improves the error detection characteristics of the interrupt device, thereby improving the functionality of the interrupt circuit.

Description

오류검출기능이 구비된 인터럽트 장치{interrupt equipement having an error detecting function}Interrupt equipement having an error detecting function

본 고안은 오류검출기능이 구비된 인터럽트회로에 관한 것으로, 특히 인터럽트의 출력단에 인터럽트 요청 횟수를 카운팅할 수 있는 카운팅수단을 구비하여 설정된 시간동안 인터럽트 요청횟수를 검출하여 처리하는 오류검출기능이 구비된 인터럽트회로에 관한 것이다.The present invention relates to an interrupt circuit having an error detection function. In particular, the present invention includes a counting means capable of counting the number of interrupt requests at an output terminal of an interrupt, and includes an error detection function for detecting and processing the number of interrupt requests for a set time. It relates to an interrupt circuit.

일반적으로 산업사회가 발전됨에 따라 설정된 작업을 효율적으로 처리하기 위한 많은 시스템들이 전자공학적으로 개발되어왔다. 그러한 전자시스템중 일부로는 정보사회의 혁명을 가능하게 한 퍼스널 컴퓨터라든가 혹은 통신 시스템 또는 각종 전자시스템 등을 들 수 있다. 그런대, 상기와 같은 전자시스템들을 시스템들을 정상적으로 운용하기 위해 각종 장애나 문제요인들이 발생되는 것을 체킹하여 그러한 요인들을 처리하게 하는데 유용한 인터럽트회로를 구비하고 있다.In general, as the industrial society evolves, many systems have been developed electronically to efficiently process a set work. Some of such electronic systems include personal computers, communication systems, and various electronic systems that have revolutionized the information society. However, such electronic systems are provided with an interrupt circuit which is useful for checking the occurrence of various failures or problem factors to handle such factors in order to operate the systems normally.

여기서, 상기 인터럽트회로의 개념은 통상 정상적인 명령인출단계를 진행하지 못하고 그 시점에서 특별히 부여된 작업을 수행한 후 원래의 인출단계로 진행하는 시스템을 말하는데, 예를들어 이러한 인터럽트기능이 퍼스널 컴퓨터에 구비될 경우를 가정하여 그 종류를 살펴보면, 외부 인터럽트, 기계오류 인터럽트, 프로그램 검사인터럽트, 입출력 인터럽트 및 감시 프로그램 호출 인터럽트 등이 있다.Here, the concept of the interrupt circuit generally refers to a system that does not proceed with the normal command drawing step but performs a specially assigned task at that point, and then proceeds to the original drawing step. For example, such an interrupt function is provided in the personal computer. If we look at the kind of the case, there are external interrupt, machine error interrupt, program check interrupt, I / O interrupt and watch program call interrupt.

그러면, 상기와 같은 종래 인터럽트 장치의 일례를 도 1을 참고로 살펴보면, 인터럽트회로(70)의 기능동작을 사용자의 설정명령에 의해 설정하는 인터럽트 인에이블 레지스터(71)와, 상기 인터럽트 인에이블 레지스터(71)의 설정신호와 감시대상 시스템의 검출처리부(72)로부터 검출된 인터럽트 소스(interrupt source) 예컨대, 정전이나 장애발생경보 등과 같은 신호들을 논리연산하여 인터럽트 상태정보를 출력하는 인터럽트 상태 레지스터(73)와, 상기 인터럽트 상태 레지스터(73)의 출력값의 유효성을 제어하는 인터럽트 마스크 레지스터(74)와, 상기 인터럽트 마스크레지스터(74)의 출력신호와 상기 인터럽트 상태 레지스터(73)의 출력신호들을 논리연산하여 인터럽트 요청신호(interrupt request)를 출력하는 앤드게이트(75)를 포함한다.Then, referring to FIG. 1, one example of the conventional interrupt apparatus described above, an interrupt enable register 71 for setting a functional operation of the interrupt circuit 70 by a user's setting command, and the interrupt enable register ( 71. The interrupt status register 73 for performing logical operation on the set signal of the control signal 71 and the interrupt source detected from the detection processing unit 72 of the monitoring target system, for example, a power failure or a failure occurrence alarm, and outputting interrupt status information. And an interrupt mask register 74 for controlling the validity of the output value of the interrupt status register 73, an output signal of the interrupt mask register 74 and an output signal of the interrupt status register 73, and performing an interrupt operation. And an AND gate 75 for outputting an interrupt request.

한편, 상기와 같은 종래 인터럽트 장치의 동작을 살펴보면, 먼저 인터럽트 인에이블 레지스터(71)가 인에이블(enable)신호를 출력하는 상태에서 외부의 검출처리부(72)는 해당 시스템의 인터럽트 소스(interrupt source)를 인터럽트 상태 레지스터(73)로 입력시키게되는데, 이때, 상기 전자시스템에 예컨대, 정전이나 장애가 발생되면 검출처리부(72)가 이를 검출하여 인터럽트 상태 레지스터(73)로 출력시킨다. 그러면, 상기 인터럽트 상태 레지스터(73)는 입력된 인터럽트 소스와 인에이블 신호를 논리연산하고 그 논리 연산된 신호 예컨대, 인터럽트가 발생했는지를 확인할 수 있는 상태정보를 앤드게이트(75)의 입력단으로 출력한다. 여기서, 상기 앤드게이트(75)의 다른 입력단에 연결되어 있는 인터럽트 마스크 레지스터(74)에 언마스크(unmask)신호가 설정되어 있을 경우 상기 앤드게이트(75)는 인터럽트 상태 레지스터(73)와 인터럽트 마스크 레지스터(74)로부터 입력된 신호들을 논리연산하여 해당 출력신호 즉, 인터럽트 요청신호를 해당 시스템의 프로세서(76)로 출력한다. 그러면, 상기 프로세서(76)는 앤드게이트(75)로부터 입력된 인터럽트 요구신호를 판단하여 인터럽트에 대한 적절한 조처를 취하게 된다. 이때, 상기 프로세서(76)는 인터럽트 상태 레지스터(73)의 값을 읽어 인터럽트 요청상태를 확인할 수도 있다.On the other hand, referring to the operation of the conventional interrupt device as described above, the external detection processing unit 72 is the interrupt source (interrupt source) of the system in the state that the interrupt enable register 71 outputs an enable signal. Is input to the interrupt status register 73. At this time, if a power failure or a failure occurs in the electronic system, the detection processor 72 detects this and outputs it to the interrupt status register 73. Then, the interrupt status register 73 performs a logic operation on the input interrupt source and the enable signal, and outputs the logic information to the input terminal of the AND gate 75 to confirm whether the logic operation signal, for example, an interrupt has occurred. . Here, when an unmask signal is set in the interrupt mask register 74 connected to the other input terminal of the AND gate 75, the AND gate 75 is interrupt interrupt register 73 and an interrupt mask register. Logical operations of the signals inputted from 74 output the corresponding output signal, that is, the interrupt request signal, to the processor 76 of the corresponding system. The processor 76 then determines the interrupt request signal input from the AND gate 75 and takes appropriate action on the interrupt. In this case, the processor 76 may read the value of the interrupt status register 73 to confirm the interrupt request status.

그러나, 상기와 같은 종래 인터럽트회로는 임의의 원인에 의해 발생된 인터럽트가 해제되지 않을 경우 인터럽트가 계속해서 발생되는 것처럼 프로세서로 인터럽트 요청을 실행하기 때문에 해당 인터럽트 서비스루틴을 반복적으로 실행해야 하므로 그에 따라 인터럽트 처리오류가 발생되어 인터럽트회로의 신뢰성을 상당히 저하시키는 문제점이 있었다.However, the conventional interrupt circuit as described above executes the interrupt request to the processor as if the interrupt is continuously generated when the interrupt caused by any cause is not released. Therefore, the corresponding interrupt service routine must be repeatedly executed. There was a problem that a processing error occurred, which significantly lowered the reliability of the interrupt circuit.

이에 본 고안은 상기와 같은 종래 제반 문제점을 해결하기 위해 고안된 것으로, 인터럽트의 출력단에 인터럽트 요청 횟수를 카운팅할 수 있는 카운팅수단을 구비하여 설정된 시간동안 인터럽트 요청횟수를 검출하여 처리하므로써, 잘못된 인터럽트 요청에 의한 프로세서의 처리실행을 방지하게 되므로 그에 따라 인터럽트회로의 신뢰성을 극대화하는 오류검출기능이 구비된 인터럽트회로를 제공함에 그 목적이 있다.Therefore, the present invention is designed to solve the above-mentioned conventional problems, and includes a counting means capable of counting the number of interrupt requests at the output terminal of the interrupt, thereby detecting and processing the interrupt request count for a predetermined time, thereby providing an incorrect interrupt request. It is an object of the present invention to provide an interrupt circuit having an error detection function for maximizing the reliability of the interrupt circuit, since the processor is prevented from executing the processing.

본 발명의 다른 목적은 카운팅 수단을 포함하는 간단한 회로구성으로 인터럽트 장치의 오류검출특성을 향상시키므로 그에 따라 인터럽트회로의 기능성도 향상되는 오류검출기능이 구비된 인터럽트회로를 제공하는데 있다.Another object of the present invention is to provide an interrupt circuit with an error detection function, which improves the error detection characteristic of the interrupt device with a simple circuit configuration including counting means, thereby improving the functionality of the interrupt circuit.

상기와 같은 목적을 달성하기 위한 본 고안은 사용자의 설정명령에 의해 인에이블여부를 설정하는 인터럽트 인에이블 레지스터와, 상기 인터럽트 인에이블 레지스터의 설정신호와 감시대상 시스템의 검출처리부로부터 검출된 인터럽트 소스신호들을 논리연산하여 인터럽트 상태정보를 출력하는 인터럽트 상태 레지스터와, 상기 인터럽트 상태 레지스터의 출력값의 유효성을 제어하는 인터럽트 마스크 레지스터와, 상기 인터럽트 마스크 레지스터의 출력신호와 상기 인터럽트 상태 레지스터의 출력신호들을 논리연산하여 인터럽트 요청신호를 출력하는 논리소자와, 상기 논리소자의 출력단에 연결되어 인터럽트 요청횟수를 설정된 시간에 따라 카운팅하고 그 카운팅결과신호를 출력하는 오류검출 레지스터부로 이루어진 오류검출기능이 구비된 인터럽트회로를 제공한다.The present invention for achieving the above object is an interrupt enable register for setting whether to enable by a user's setting command, the setting signal of the interrupt enable register and the interrupt source signal detected from the detection processing unit of the monitoring target system. Logical operation of the interrupt status register for outputting interrupt status information, an interrupt mask register for controlling the validity of an output value of the interrupt status register, an output signal of the interrupt mask register and an output signal of the interrupt status register. An error detection function includes a logic device for outputting an interrupt request signal, and an error detection register unit connected to an output terminal of the logic device for counting the number of interrupt requests according to a set time and outputting a counting result signal. It provides an interrupt circuit.

도 1은 종래 인터럽트 장치를 설명하는 설명도.1 is an explanatory diagram illustrating a conventional interrupt device.

도 2는 본발명의 인터럽트 장치를 설명하는 설명도.2 is an explanatory diagram illustrating an interrupt device of the present invention.

<부호의 상세한 설명><Detailed Description of Codes>

1 : 인터럽트회로 2 : 인터럽트 인에이블 레지스터1: Interrupt circuit 2: Interrupt enable register

3 : 검출처리부 4 : 인터럽트 상태 레지스터3: detection processing section 4: interrupt status register

5 : 인터럽트 마스크 레지스터 6 : 논리소자5: interrupt mask register 6: logic element

7 : 오류검출 레지스터부 8 : 카운팅시간 레지스터7: Error detection register 8: Counting time register

9 : 인터럽트카운팅 레지스터 10: 앤드게이트9: Interrupt Counting Register 10: Endgate

11: 인버터 12: SR래치11: Inverter 12: SR latch

13: 프로세서 14: 키입력수단13: processor 14: key input means

이하, 본 고안을 첨부된 예시도면에 의거 상세히 설명한다.Hereinafter, the present invention will be described in detail based on the accompanying drawings.

본 발명 장치는 도 2에 도시된 바와같이 인터럽트회로(1)의 기능동작을 사용자의 설정명령에 의해 설정하는 인터럽트 인에이블 레지스터(2)와, 상기 인터럽트 인에이블 레지스터(2)의 설정신호와 감시대상 시스템의 검출처리부(3)로부터 검출된 인터럽트 소스(interrupt source) 예컨대, 정전이나 장애발생경보 등과 같은 신호들을 논리연산하여 인터럽트 상태정보를 출력하는 인터럽트 상태 레지스터(4)와, 상기 인터럽트 상태 레지스터(4)의 출력값의 유효성을 제어하는 인터럽트 마스크 레지스터(5)와, 상기 인터럽트 마스크 레지스터(5)의 출력신호와 상기 인터럽트 상태 레지스터(4)의 출력신호들을 논리연산하여 인터럽트 요청신호(interrupt request)를 출력하는 논리소자(6)와, 상기 논리소자(6)의 출력단에 연결되어 인터럽트 요청횟수를 설정된 시간에 따라 카운팅하고 그 카운팅결과신호를 출력하는 오류검출 레지스터부(7)를 포함한다.As shown in FIG. 2, the apparatus according to the present invention has an interrupt enable register 2 for setting the functional operation of the interrupt circuit 1 by a user's setting command, and the setting signal and monitoring of the interrupt enable register 2. An interrupt status register 4 for logically computing signals such as an interrupt source detected by the detection processing unit 3 of the target system, for example, a power failure or a failure occurrence alarm, and the interrupt status register ( The interrupt mask register 5 for controlling the validity of the output value of 4), the output signal of the interrupt mask register 5 and the output signals of the interrupt status register 4 are logically operated to generate an interrupt request signal. Connected to an output terminal of the logic element 6 and an output terminal of the logic element 6 to output an interrupt request frequency Ting, and includes an error-detecting resistor section 7 and outputting the counted result signal.

그리고, 상기 오류검출 레지스터부(7)는 사용자에 의해 카운팅 시간이 설정되고 그 설정된 시간이 경과할경우 리셋신호를 출력하는 카운팅시간 레지스터(8)와, 상기 카운팅시간 레지스터(8)에 의해 설정된 시간동안 인터럽트 요청횟수를 카운팅하여 출력하는 인터럽트카운팅 레지스터(9)로 이루어진다.The error detection register 7 includes a counting time register 8 for outputting a reset signal when a counting time is set by a user and the set time elapses, and a time set by the counting time register 8. And an interrupt counting register 9 that counts and outputs the number of interrupt requests.

또한, 상기 인터럽트 상태 레지스터(4)는 인터럽트 소스와 인터럽트 인에이블 레지스터(2)의 신호를 이용하여 논리연산하는 앤드게이트(10)와, 상기 인터럽트 인에이블 레지스터(2)의 출력신호를 반전시키는 인버터(11)와, 상기 앤드게이트(10)의 출력신호와 인버터(11)의 출력신호에 따라 래치하는 SR래치(12)를 포함한다.The interrupt status register 4 further includes an AND gate 10 for performing logical operation using signals from the interrupt source and the interrupt enable register 2 and an inverter for inverting the output signal of the interrupt enable register 2. (11), and SR latch 12 for latching in accordance with the output signal of the AND gate 10 and the output signal of the inverter (11).

여기서, 상기 논리소자(6)는 앤드게이트로 구성할 수 있다.Here, the logic element 6 may be configured as an AND gate.

다음에는 상기와 같은 본 발명장치의 작용, 효과를 설명한다.Next, the operation and effects of the apparatus of the present invention as described above will be described.

먼저, 본 발명의 인터럽트회로를 해당 시스템에 설치하면 사용자가 키입력수단(14)을 통해 인터럽트회로(1)의 검출오류를 최적으로 인식할 수 있도록 오류검출 레지스터부(7)의 카운팅시간 레지스터(8)의 카운팅시간을 설정해준다. 그러면, 상기 카운팅시간 레지스터(8)는 리셋신호를 인터럽트카운팅 레지스터(9)로 출력하여 이 인터럽트카운팅 레지스터(9)를 초기화시킨다. 이때, 상기 인터럽트카운팅 레지스터(9)는 카운팅을 상기 카운팅시간 레지스터(8)의 설정시간동안 시작하게 된다.First, when the interrupt circuit of the present invention is installed in the system, the counting time register of the error detection register unit 7 can be optimally recognized by the user through the key input means 14 to detect the error detected by the interrupt circuit 1. Set the counting time of 8). Then, the counting time register 8 outputs a reset signal to the interrupt counting register 9 to initialize this interrupt counting register 9. At this time, the interrupt counting register 9 starts counting during the setting time of the counting time register 8.

여기서, 상기 과정과 동시에, 인터럽트 인에이블 레지스터(2)가 인에이블(enable)신호를 출력하는 상태에서 외부의 검출처리부(3)는 해당 시스템의 인터럽트 소스를 인터럽트 상태 레지스터(4)로 입력시키게 되는데, 이때, 상기 전자시스템에 예컨대, 정전이나 장애가 발생되면 검출처리부(3)는 이를 검출하여 인터럽트 상태 레지스터(4)로 출력시킨다. 그러면, 상기 인터럽트 상태 레지스터(4)의 앤드게이트(10)는 입력된 인터럽트 소스와 인에이블 신호를 앤드논리연산하고 그 논리 연산된 신호 예컨대, 인터럽트가 발생했는지를 확인할 수 있는 상태정보를 SR래치(12)의 입력단(S)으로 출력한다. 이때 상기 앤드게이트(10)는 인터럽트 인에이블 레지스터(2)가 인에이블신호를 출력하고 검출처리부(3)가 인터럽트 소스를 제공할 때만이 출력신호를 산출한다. 한편, 상기 인터럽트 인에이블 레지스터(2)의 출력신호는 인버터(11)에 의해 신호반전되어 SR래치(12)의 다른 입력단(R)으로 입력된다.Here, at the same time as the above process, while the interrupt enable register 2 outputs an enable signal, the external detection processor 3 inputs the interrupt source of the corresponding system to the interrupt status register 4. At this time, if, for example, a power failure or a failure occurs in the electronic system, the detection processing unit 3 detects this and outputs it to the interrupt status register 4. Then, the AND gate 10 of the interrupt status register 4 performs an AND logic operation on the input interrupt source and the enable signal, and performs SR latch (for example, status information for checking whether an interrupt has occurred). Output to the input terminal S of 12). At this time, the AND gate 10 calculates an output signal only when the interrupt enable register 2 outputs an enable signal and the detection processor 3 provides an interrupt source. On the other hand, the output signal of the interrupt enable register 2 is inverted by the inverter 11 and input to the other input terminal R of the SR latch 12.

그러면, 상기 SR래치(12)는 입력된 앤드게이트(10)의 출력과 인버터(11)의 출력에 따라 내부연산하여 그 출력신호를 논리소자 즉, 앤드게이트(6)의 입력단으로 래치시킨다.Then, the SR latch 12 performs internal calculation according to the output of the input AND gate 10 and the output of the inverter 11, and latches the output signal to the input terminal of the logic element, that is, the AND gate 6.

여기서, 상기 앤드게이트(6)의 다른 입력단에 연결되어 있는 인터럽트 마스크 레지스터(5)에 언마스크(unmask)신호가 설정되어 있을 경우 상기 앤드게이트(6)는 인터럽트 상태 레지스터(4)와 인터럽트 마스크 레지스터(5)로부터 입력된 신호들을 논리연산하여 해당 출력신호 즉, 인터럽트 요청신호를 해당 시스템의 프로세서(13)로 출력한다.Here, when an unmask signal is set in the interrupt mask register 5 connected to the other input terminal of the AND gate 6, the AND gate 6 is interrupt interrupt register 4 and interrupt mask register. The signals input from (5) are logically operated to output the corresponding output signal, that is, the interrupt request signal, to the processor 13 of the corresponding system.

그러면, 상기 프로세서(13)는 앤드게이트(6)로부터 입력된 인터럽트 요구신호를 판단하여 인터럽트에 대한 적절한 조처를 취하게 된다. 이때, 상기 프로세서(13)는 인터럽트 상태 레지스터(4)의 값을 읽어 인터럽트 요청상태를 확인할 수도 있다.The processor 13 then determines the interrupt request signal input from the AND gate 6 and takes appropriate action on the interrupt. In this case, the processor 13 may check the interrupt request state by reading the value of the interrupt status register 4.

여기서, 상기 인터럽트 동작과정중에 오류검출 레지스터부(7)의 인터럽트 카운팅 레지스터(9)는 카운팅시간 레지스터(8)에 설정된 시간동안 상기 앤드게이트(6)로부터 프로세서(13)로 요청되는 인터럽트 요청횟수를 검출하여 저장한다. 이때, 상기 프로세서(13)는 오류검출 레지스터부(7)의 카운팅시간 레지스터(8)의 카운팅값을 계속 체킹하고 있다가 그 설정된 시간을 다 카운팅하면 상기 오류검출 레지스터부(7)의 인터럽트 카운팅 레지스터(9)에 기록된 인터럽트 요청횟수를 읽어들여 현재 인터럽트 요청된 신호가 정상적인 인터럽트요구인지를 판단하여 적절한 조치를 취하게 된다.Here, the interrupt counting register 9 of the error detection register 7 may determine the number of interrupt requests requested from the AND gate 6 to the processor 13 during the time set in the counting time register 8 during the interrupt operation. Detect and save. At this time, the processor 13 keeps checking the counting value of the counting time register 8 of the error detecting register 7 and counting the set time, and then the interrupt counting register of the error detecting register 7. The interrupt request number recorded in (9) is read to determine whether the current interrupt request signal is a normal interrupt request, and take appropriate action.

예컨대, 상기 인터럽트회로(1)의 앤드게이트(6)의 인터럽트 요청신호가 사용자가 설정해준 기준데이터를 벗어날 경우 인터럽트 오류로 판단하여 현재 계속 실행되고 있는 인터럽트 루틴을 중지시킬 수도 있다.For example, when the interrupt request signal of the AND gate 6 of the interrupt circuit 1 deviates from the reference data set by the user, it may be determined as an interrupt error and may stop the interrupt routine currently being executed.

한편, 상기 카운팅시간 레지스터(8)는 사용자가 설정해준 설정 시간이 경과하면 인터럽트 카운팅 레지스터(9)를 초기화시킨다.On the other hand, the counting time register 8 initializes the interrupt counting register 9 when the setting time set by the user has elapsed.

이상 설명에서와 같이 본 고안은 인터럽트의 출력단에 인터럽트 요청 횟수를 카운팅할 수 있는 카운팅수단을 구비하여 설정된 시간동안 인터럽트 요청횟수를 검출하여 처리하므로써, 잘못된 인터럽트 요청에 의한 프로세서의 처리실행을 방지하게 되므로 그에 따라 인터럽트회로의 신뢰성을 극대화하는 장점을 가지고 있다.As described above, the present invention includes a counting means capable of counting the number of interrupt requests at the output terminal of the interrupt, thereby detecting and processing the interrupt request count for a predetermined time, thereby preventing the processor from executing an incorrect interrupt request. This has the advantage of maximizing the reliability of the interrupt circuit.

또한, 본 발명에 의하면, 카운팅 수단을 포함하는 간단한 회로구성으로 인터럽트 장치의 오류검출특성을 향상시키므로 그에 따라 인터럽트회로의 기능성도 향상되는 효과도 있다.In addition, according to the present invention, since the error detection characteristic of the interrupt apparatus is improved by a simple circuit configuration including counting means, the functionality of the interrupt circuit is also improved.

Claims (2)

사용자의 설정명령에 의해 인에이블여부를 설정하는 인터럽트 인에이블 레지스터와, 상기 인터럽트 인에이블 레지스터의 설정신호와 감시대상 시스템의 검출처리부로부터 검출된 인터럽트 소스신호들을 논리연산하여 인터럽트 상태정보를 출력하는 인터럽트 상태 레지스터와, 상기 인터럽트 상태 레지스터의 출력값의 유효성을 제어하는 인터럽트 마스크 레지스터와, 상기 인터럽트 마스크 레지스터의 출력신호와 상기 인터럽트 상태 레지스터의 출력신호들을 논리연산하여 인터럽트 요청신호를 출력하는 논리소자와, 상기 논리소자의 출력단에 연결되어 인터럽트 요청횟수를 설정된 시간에 따라 카운팅하고 그 카운팅결과신호를 출력하는 오류검출 레지스터부로 이루어진 것을 특징으로 하는 오류검출기능이 구비된 인터럽트회로.An interrupt for performing an operation by outputting the interrupt status information by performing a logic operation on an interrupt enable register for setting whether to enable or disable by a user's setting command, an interrupt source signal detected by a setting signal of the interrupt enable register and a detection processing unit of a monitored system; A status register, an interrupt mask register for controlling the validity of an output value of the interrupt status register, a logic element for logically operating an output signal of the interrupt mask register and an output signal of the interrupt status register, and outputting an interrupt request signal; And an error detection register unit connected to an output terminal of the logic element to count the number of interrupt requests according to a set time and output the counting result signal. 제1항에 있어서, 상기 오류검출 레지스터부는 사용자에 의해 설정된 시간을 카운팅하여 리셋신호를 출력하는 카운팅시간 레지스터와, 상기 카운팅시간 레지스터에 의해 설정된 시간동안 인터럽트 요청횟수를 카운팅하여 출력하는 인터럽트카운팅 레지스터로 구성되는 것을 특징으로 하는 오류검출기능이 구비된 인터럽트회로.The method of claim 1, wherein the error detection register unit includes a counting time register for counting a time set by a user and outputting a reset signal, and an interrupt counting register for counting and outputting an interrupt request count for a time set by the counting time register. An interrupt circuit having an error detection function, characterized in that configured.