JPH04328824A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04328824A
JPH04328824A JP9870191A JP9870191A JPH04328824A JP H04328824 A JPH04328824 A JP H04328824A JP 9870191 A JP9870191 A JP 9870191A JP 9870191 A JP9870191 A JP 9870191A JP H04328824 A JPH04328824 A JP H04328824A
Authority
JP
Japan
Prior art keywords
film
contact hole
aluminum
semiconductor device
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9870191A
Other languages
English (en)
Other versions
JP2818979B2 (ja
Inventor
Takashi Yamashita
貴司 山下
Akihiko Osaki
明彦 大崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3098701A priority Critical patent/JP2818979B2/ja
Publication of JPH04328824A publication Critical patent/JPH04328824A/ja
Application granted granted Critical
Publication of JP2818979B2 publication Critical patent/JP2818979B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体装置の製造方
法に関し、特に多層配線を有する半導体装置において、
上層配線の信頼性を向上させかつコンタクト部のエレク
トロマイグレーション耐性をも向上させうる半導体装置
の製造方法に関するものである。
【0002】
【従来の技術】近年、半導体装置においては、デバイス
の微細化や高集積化に伴い多層配線技術は必須の技術と
なっている。この多層配線技術を用いてつくられた従来
の半導体装置について、以下に図を参照して説明する。
【0003】図9は、従来の半導体装置の一例として挙
げたCMOS論理回路の一部を示す断面図である。
【0004】基板1上には、ゲート電極8と、ソース/
ドレイン領域9,10とからなるMOSFETが形成さ
れている。そして、その上には第1層間絶縁膜2が形成
されている。第1層間絶縁膜2には、ソース/ドレイン
領域9,10上の部分にコンタクトホール3が形成され
ており、ソース/ドレイン領域9,10は露出している
。コンタクトホール3には、引出し用電極として第1層
アルミニウム配線層4a,4bが形成されている。第1
層アルミニウム配線層4a,4b上には、第2層間絶縁
膜5が形成されており、第2層間絶縁膜5上には第2層
アルミニウム配線層6が形成されている。第2層アルミ
ニウム配線層6は、スルーホール12を介して第1層ア
ルミニウム配線層4bと接続されている。
【0005】この半導体装置のゲート電極8に電圧を印
加すると、その直下に設けられたチャネル領域の上層部
の導電型式が反転し、ソース/ドレイン領域9,10間
に電流が流れる。
【0006】次に、上記構造を有する半導体装置の製造
方法について説明する。図10〜図13はこの半導体装
置の製造方法の第1〜第4工程を示す図である。しかし
、便宜上、図9におけるコンタクトホール3とその周辺
部に範囲を絞って図示したので、ゲート電極8等は示さ
れていない。
【0007】図10に示すように、まず基板1上に第1
層間絶縁膜2を形成する。そして、第1層間絶縁膜2に
おいて、ドレイン領域10上の部分にコンタクトホール
3をエッチングにより形成する。その結果、ドレイン領
域10は露出している。
【0008】図11に示すように、コンタクトホール3
が形成されている部分を含む第1層間絶縁膜2上全面に
、200℃でスパッタリングを行なうことによりアルミ
ニウム膜を形成する。その後、パターニング処理を行な
うことにより第1層アルミニウム配線層4aを形成する
。これにより、コンタクトホール3の孔径は小さく、孔
の深さは深くなる。すなわちコンタクトホール3のアス
ペクト比は大きくなる。
【0009】図12に示すように、前記の第1層アルミ
ニウム配線層4a上に第2層間絶縁膜5を形成する。こ
れにより、コンタクトホール3のアスペクト比は、前述
の第1層アルミニウム配線層4aを形成したときよりさ
らに大きくなっている。
【0010】図13に示すように、第2層間絶縁膜5上
にスパッタリングにより第2層アルミニウム配線層6を
形成する。
【0011】
【発明が解決しようとする課題】以上の工程を経て形成
される半導体装置には、次のような問題点があった。
【0012】図11に示すように、第1層アルミニウム
配線層4aは、スパッタリングによりコンタクトホール
3に形成される。このとき、第1層アルミニウム配線層
4aは、スパッタリングの特性上、コンタクトホール3
の側壁部においてその膜厚が薄くなる。そのため、コン
タクトホール3の側壁部における電流密度が大きくなり
エレクトロマイグレーション耐性が悪くなる。
【0013】図13に示すように、第2層間絶縁膜5の
形成後は、コンタクトホール3の孔径は小さく孔の深さ
は深くなっている。このコンタクトホール3上にスパッ
タリングにより第2層アルミニウム配線層6を堆積する
と、第2層アルミニウム配線層6はまずコンタクトホー
ル3の開口部近傍およびその底部に堆積される。そして
、さらに堆積が進むに従い開口部の孔径は徐々に小さく
なっていく。それにより、コンタクトホール3の側壁部
はスパッタリングの特性上ほとんど堆積されなくなり、
第2層アルミニウム配線層6はコンタクトホール3内で
は途切れた状態となる。しかし、開口部近傍に堆積され
ている第2層アルミニウム配線層6は、堆積が進むに従
いコンタクトホール3上部で接触するようになる。 それにより電気の導通は可能となるが、これは単に接触
しているにすぎないため第2層間絶縁膜5と第2層アル
ミニウム配線層6との熱膨張係数の違いにより容易に切
断される。
【0014】この発明は、上記の課題を解決するために
なされたものであり、多層配線構造を有する半導体装置
において、上層配線の信頼性を向上させかつコンタクト
部のエレクトロマイグレーション耐性をも向上させるこ
とが可能となる、半導体装置の製造方法を提供すること
を目的とする。
【0015】
【課題を解決するための手段】この発明に基づく半導体
装置の製造方法は、導電性領域上に絶縁膜を形成する工
程と、コンタクトホールを形成して導電性領域の一部を
露出させる工程と、コンタクトホールを取囲む絶縁膜上
および露出した導電性領域上に300℃〜600℃の温
度範囲での気相薄膜形成処理によってアルミニウムまた
はアルミニウム合金(以下「アルミニウム系」という)
の膜を形成する工程とを備えている。
【0016】
【作用】アルミニウム系膜は、300℃〜600℃と高
温で高融点金属膜上に形成される。このとき、300℃
はアルミニウム系膜が流動する下限の温度であり、60
0℃はアルミニウムの融点が660℃であることから設
定した温度である。したがって、上記の温度範囲で形成
されたアルミニウム系膜は、高融点金属膜上で流動する
。しかし、高融点金属とアルミニウムは濡れ性が悪いた
め、高融点金属膜と接している部分におけるアルミニウ
ム系膜は流動しない。一方、高融点金属膜と接している
部分以外のアルミニウム系膜はコンタクトホールに向か
って流動するので、アルミニウム系膜はコンタクトホー
ル上に突出した状態になる。そして、さらに堆積されな
がら流動するアルミニウム系膜は、最終的にはコンタク
トホール上部でつながる。
【0017】
【実施例】以下に、この発明に基づく実施例について図
を参照して説明する。
【0018】図1は、この発明に基づく実施例の断面図
を示している。基板31上には第1層間絶縁膜32が形
成されており、第1層間絶縁膜32には、基板31のド
レイン領域30上の一部に、コンタクトホール33が形
成されている。そのコンタクトホール33上には高融点
金属膜37が形成されている。高融点金属膜37上には
第1層アルミニウム系配線層34が形成されており、第
1層アルミニウム系配線層34上には第2層間絶縁膜3
5が形成されている。そして、第2層間絶縁膜35上に
は第2層アルミニウム系配線層36が形成されている。
【0019】次に、上記の構造を有する半導体装置の製
造方法の第1〜第4工程について図2〜図5を用いて説
明する。
【0020】図2に示すように、基板31上に第1層間
絶縁膜32を形成する。この第1層間絶縁膜32にエッ
チングによりコンタクトホール33を形成する。その結
果、基板31のドレイン領域30は露出している。
【0021】図3に示すように、コンタクトホール33
において、露出したドレイン領域30上およびコンタク
トホール33を取囲む第1層間絶縁膜32上に高融点金
属膜37を形成する。
【0022】一般に高融点金属はアルミニウムやアルミ
ニウム合金に比べて非常にエレクトロマイグレーション
耐性が優れているので、コンタクト部のエレクトロマイ
グレーション耐性は従来に比べて向上する。
【0023】図4に示すように、高融点金属膜37上に
、300℃〜600℃の温度でスパッタリングを行なう
ことにより第1層アルミニウム系膜を形成する。この場
合は気相薄膜形成処理法の一例としてスパッタリングを
用いたが、他の気相薄膜形成処理法を用いてもよい。 その後、パターン形成過程を経て第1層アルミニウム系
配線層34を形成する。
【0024】このとき、第1層アルミニウム系配線層3
4は、コンタクトホール33上部でつながった状態とな
っている。このような状態で第1層アルミニウム系配線
層34が形成される理由について、図6〜図8を用いて
説明する。
【0025】図6に示すように、高融点金属膜37上に
形成されるアルミニウム系膜34aは、300℃〜60
0℃と高温で処理されるので流動する。しかし、高融点
金属とアルミニウムとは濡れ性が悪いため、アルミニウ
ム系膜34aにおいて高融点金属膜37と接している部
分は流動しない。すなわち、その部分はコンタクトホー
ル33内に流れ込もうとしない。
【0026】一方、アルミニウム系膜34aにおいて、
高融点金属膜37と接していない部分はコンタクトホー
ル33の中心に向かって流動する。その結果、アルミニ
ウム系膜34aはコンタクトホール33上に突出した状
態となる。
【0027】図7に示すように、コンタクトホール33
上に突出したアルミニウム系膜34aは、堆積されなが
ら流動し、やがてはコンタクトホール33上で接触する
【0028】図8に示すように、コンタクトホール33
上で接触したアルミニウム系膜34aは、その後も流動
し、コンタクトホール33上で滑らかにつながった状態
になる。その結果、アルミニウム系膜34aは、コンタ
クトホール33上で比較的平坦な形状となっている。
【0029】図5に示すように、第1層アルミニウム系
配線層34上に第2層間絶縁膜35が形成され、第2層
間絶縁膜35上には第2層アルミニウム系配線層36が
形成される。
【0030】なお、上述の実施例において電極配線材料
用の高融点金属としては、W(タングステン)、Mo(
モリブデン)、Ta(タンタル)、Co(コバルト)、
Ti−N(チタンナイトライド)等のいずれを使用して
もよい。また、高融点金属の代わりに高融点金属のシリ
サイドであるTiSi2 (チタンシリサイド)、Mo
Si2 (モリブデンシリサイド)、TaSi2 (タ
ンタルシリサイド)、WSi2 (タングステンシリサ
イド)等を用いてもよいし、高融点金属の合金であるT
i−W(チタン−タングステン)合金等を用いてもよい
【0031】また、この発明は、導電層の上に絶縁膜を
形成し、それにコンタクトホールを形成する場合にも対
応できる。
【0032】
【発明の効果】この発明によれば、下層のアルミニウム
系膜はコンタクトホール上でつながった状態で形成され
得る。また、下層のアルミニウム系膜の上面は比較的平
坦な形状となっているため、その上に形成される絶縁膜
もコンタクトホール上では平坦な形状となる。それによ
り、その絶縁膜上に形成される上層のアルミニウム系膜
も平坦にかつ途切れることなく形成され得る。その結果
、上層のアルミニウム系膜は、絶縁膜との熱膨張係数の
違いにより生ずる応力によっても切断されにくくなり、
信頼性は向上する。また、コンタクト部は高融点金属膜
によって接続されているので、コンタクト部のエレクト
ロマイグレーション耐性が向上する。それにより、コン
タクト部の信頼性も向上することとなる。
【図面の簡単な説明】
【図1】この発明に基づいた半導体装置における実施例
を示す断面図である。
【図2】この発明に基づいた半導体装置における実施例
の製造方法の第1工程を示す断面図である。
【図3】この発明に基づいた半導体装置における実施例
の製造方法の第2工程を示す断面図である。
【図4】この発明に基づいた半導体装置における実施例
の製造方法の第3工程を示す断面図である。
【図5】この発明に基づいた半導体装置における実施例
の製造方法の第4工程を示す断面図である。
【図6】この発明に基づいた半導体装置において、コン
タクトホールに形成された高融点金属膜上のアルミニウ
ム系膜が流動を開始した様子を表わす図である。
【図7】この発明に基づいた半導体装置において、コン
タクトホールに形成された高融点金属膜上のアルミニウ
ム系膜が流動し、コンタクトホール上で接している様子
を表わす図である。
【図8】この発明に基づいた半導体装置において、コン
タクトホールに形成された高融点金属膜上のアルミニウ
ム系膜がコンタクトホール上で滑らかに接続している様
子を表わす図である。
【図9】従来の半導体装置を示す断面図である。
【図10】従来の半導体装置の製造方法の第1工程を示
す断面図である。
【図11】従来の半導体装置の製造方法の第2工程を示
す断面図である。
【図12】従来の半導体装置の製造方法の第3工程を示
す断面図である。
【図13】従来の半導体装置の製造方法の第4工程を示
す断面図である。
【符号の説明】
1,31  基板 2,32  第1層間絶縁膜 3,33  コンタクトホール 4  第1層アルミニウム配線層 5,35  第2層間絶縁膜 6  第2層アルミニウム配線層 7  素子分離酸化膜 34  第1層アルミニウム系配線層 36  第2層アルミニウム系配線層 37  高融点金属膜

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  導電性領域上に絶縁膜を形成する工程
    と、前記絶縁膜にコンタクトホールを形成して、前記導
    電性領域の一部を露出させる工程と、前記コンタクトホ
    ールを取囲む前記絶縁膜上および露出した前記導電性領
    域上に高融点金属膜を形成する工程と、前記高融点金属
    膜上に300℃〜600℃の温度範囲での気相薄膜形成
    処理によってアルミニウムまたはアルミニウム合金の膜
    を形成する工程と、を備えた半導体装置の製造方法。
JP3098701A 1991-04-30 1991-04-30 半導体装置の製造方法 Expired - Fee Related JP2818979B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3098701A JP2818979B2 (ja) 1991-04-30 1991-04-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3098701A JP2818979B2 (ja) 1991-04-30 1991-04-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH04328824A true JPH04328824A (ja) 1992-11-17
JP2818979B2 JP2818979B2 (ja) 1998-10-30

Family

ID=14226810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3098701A Expired - Fee Related JP2818979B2 (ja) 1991-04-30 1991-04-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2818979B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0235753A (ja) * 1988-07-26 1990-02-06 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH0493020A (ja) * 1990-08-09 1992-03-25 Seiko Epson Corp 半導体装置の製造方法
JPH04192416A (ja) * 1990-11-27 1992-07-10 Toshiba Corp 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0235753A (ja) * 1988-07-26 1990-02-06 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH0493020A (ja) * 1990-08-09 1992-03-25 Seiko Epson Corp 半導体装置の製造方法
JPH04192416A (ja) * 1990-11-27 1992-07-10 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2818979B2 (ja) 1998-10-30

Similar Documents

Publication Publication Date Title
US6451664B1 (en) Method of making a MIM capacitor with self-passivating plates
JPH03220751A (ja) インターレベル・コンタクトを製造する方法、および半導体構造
JPH08330505A (ja) 集積回路相互接続部
JP2005347510A (ja) 半導体装置及びその製造方法
JP3992439B2 (ja) 半導体装置の製造方法
JPH0653408A (ja) Mom容量素子
KR101470392B1 (ko) 금속과 접촉하는 유전막에서 크랙을 감소시키는 방법 및 구조
JP2818979B2 (ja) 半導体装置の製造方法
JPH0283978A (ja) 半導体装置
US20030137049A1 (en) Semiconductor device
JPS61242039A (ja) 半導体装置
JP3249071B2 (ja) 半導体装置の製造方法
JPH03292765A (ja) 半導体装置の製造方法
JP3337758B2 (ja) 半導体装置の製造方法
KR0156122B1 (ko) 반도체장치의 제조방법
JP3318934B2 (ja) 半導体装置
JPS6151918A (ja) 半導体装置の製造方法
KR100197665B1 (ko) 반도체 소자의 금속배선 형성방법
JP3043491B2 (ja) 半導体装置及びその製造方法
KR20090126884A (ko) 반도체 소자의 금속배선 및 그 제조방법
JPS61196554A (ja) 半導体集積回路装置
JPH1126755A (ja) Mosトランジスタ、半導体装置およびmosトランジスタの製造方法
JP2000114374A (ja) 半導体装置およびその製造方法
JPH05198789A (ja) 半導体装置の製造方法
JPH0341732A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980721

LAPS Cancellation because of no payment of annual fees