JPH04316351A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04316351A
JPH04316351A JP8281491A JP8281491A JPH04316351A JP H04316351 A JPH04316351 A JP H04316351A JP 8281491 A JP8281491 A JP 8281491A JP 8281491 A JP8281491 A JP 8281491A JP H04316351 A JPH04316351 A JP H04316351A
Authority
JP
Japan
Prior art keywords
insulating film
film
connection hole
metal wiring
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8281491A
Other languages
English (en)
Inventor
Masato Kosugi
眞人 小杉
Hiroshi Ito
伊藤 裕志
Yusuke Matsukura
祐輔 松倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP8281491A priority Critical patent/JPH04316351A/ja
Publication of JPH04316351A publication Critical patent/JPH04316351A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は,半導体装置の多層配線
の形成方法に関する。近年のコンピュータシステムの高
速化の要求に伴い,半導体集積回路の高集積化,高速化
が益々要求されている。
【0002】このため,半導体素子の微細化のみならず
,配線の微細化,多層化が益々重要となってきている。 この様な多層配線を実現するには,層間絶縁膜の平坦化
技術と,多層配線の配線層間を接続する微細な接続孔に
配線を形成する技術の開発が特に重要である。
【0003】これによって,多層配線の信頼性を高めて
やる必要がある。
【0004】
【従来の技術】従来の多層配線の形成においては,層間
絶縁膜の平坦化法として,SOG塗布法,有機膜塗布法
,エッチバック法等が用いられている。
【0005】この中で,ポリシロキサン,シリコーン樹
脂等の塗布による平坦化は工程が簡単であり,平坦性に
優れている。配線層間の接続孔の断面形状は,微細化と
共に急峻でアスペクト比(深さに対する直径の比)の大
きなものとなってくる。
【0006】そのため,従来のスパッタ法で形成した配
線層は,深い接続孔での配線金属膜の被覆性が悪いため
,配線間の接続不良が重大な問題になってきている。 この問題を解決できる多層配線技術には,微細接続孔に
金属を選択的に埋め込む方法が有望である。
【0007】現在のこの技術の主流は,原料ガスとして
六弗化タングステン(WF6),  還元剤として水素
(H2)やシラン(SiH4)等を使用したタングステ
ン(W)の選択CVD技術である。
【0008】ポリシロキサン,シリコーン樹脂等の塗布
による層間絶縁膜の平坦化と,Wの選択CVD法による
配線接続孔への配線形成を組み合わせた多層配線の形成
は重要である。
【0009】
【発明が解決しようとする課題】塗布法では,下層配線
パターンの粗密,または寸法の大小により,下層配線上
の塗布膜厚が異なるため,弗化炭素系の反応ガスを用い
た反応性イオンエッチング(RIE)法で接続孔を開口
した場合,パターン密度が低い領域の接続孔は長時間オ
ーバーエッチングされる。
【0010】そのため接続孔底面に露出した下層配線表
面上に,炭素(C),水素(H),弗素(F)原子等か
らなる残留物が残る。この様な残留物は,通常の酸素(
O2)プラズマ処理や化学処理では容易に除去できない
【0011】そのため,この後の選択CVDにより接続
孔へWを埋め込む工程で前記残留物が残っている配線金
属上の接続孔には,Wが安定に成長しないという問題が
あった。
【0012】さらに,上記残留物の少ない条件でRIE
を行った場合には,下層配線の金属がスパッタされて接
続孔の側壁部に付着するため,Wが側壁部に成長してし
まうという問題があった。
【0013】本発明は,このような問題点に鑑みてなさ
れたものであって,特に,塗布法による層間絶縁膜の平
坦化と,金属の選択CVD法による配線接続孔への金属
埋め込みを確実に行うことにより,配線の信頼性を向上
させることができる多層配線の形成方法を提供すること
を目的としている。
【0014】
【課題を解決するための手段】図1は本発明の原理説明
図である。図において,1は半導体基板,2は第1の金
属配線,3は第1の絶縁膜,4は第2の絶縁膜,5は第
3の絶縁膜,6は接続孔,7は接続用金属,8は第2の
金属配線である。
【0015】前記の問題点は,本発明の如く,半導体基
板1上に第1の金属配線2を形成する工程と,該第1の
金属配線を覆って,該半導体基板1上に第1の絶縁膜3
を形成する工程と, 該第1の絶縁膜3の上に, 第2
の絶縁膜4を形成する工程と, 該第2の絶縁膜4の上
に, 第3の絶縁膜5を形成する工程と, 該第3の絶
縁膜5のみを選択的に貫通して,該第1の金属配線2上
に金属配線接続用の接続孔6を形成する工程と, 該接
続孔6底面に露出した該第2の絶縁膜4,および該第3
の絶縁膜5を除去して, 該第1の金属配線2を露出さ
せる工程と, 該接続孔6に該第1の金属配線2に対す
る接続用金属7を選択的に埋め込む工程と, 該接続孔
6を覆って, 該第3の絶縁膜5上に該第2の金属配線
8を形成する工程とを含むことにより解決する。
【0016】
【作用】上記のように,本発明によれば,図1に示すよ
うに,金属配線間の層間絶縁膜を三層の絶縁膜で構成し
ている。
【0017】下層の絶縁膜は,下層金属配線への密着性
の良い絶縁膜である。中間層の絶縁膜は,反応性イオン
エッチング法で上層の絶縁膜を選択的にエッチングして
下層配線上に配線接続孔を開口する際のエッチングの停
止層である。
【0018】そのため,金属配線間の層間絶縁膜を構成
している上層の絶縁膜の厚さが半導体基板上の金属配線
上で大きく異なっていても,下層配線の金属表面が反応
性イオンに直接曝されることがない。
【0019】また,エッチングの停止層である中間層の
絶縁膜の表面にカーボン系の残留物が生じても,中間層
と下層の絶縁膜を除去する際に,容易に除去することが
できる。
【0020】さらに,中間層と下層の絶縁膜を除去する
際に,下層配線の金属表面に影響を与えない方法で除去
すれば,反応性イオンエッチング条件に無関係に同一の
金属表面状態が得られるため,開口した配線接続孔に選
択CVD法により金属を安定,かつ再現性良く埋め込む
ことができる。
【0021】
【実施例】図2,図3は本発明の一実施例の工程順模式
断面図である。図において,9はSi基板,10はSi
O2膜, 11はTiW/Au/TiW膜, 12はS
iO2膜, 13はAl2O3 膜, 14はPMSS
樹脂膜, 15はSiO2膜, 16は接続孔, 17
はW膜,18はTiW/Au膜である。
【0022】図2により,工程順に本発明の一実施例を
説明する。図2(a)に示すように,半導体基板,例え
ば,シリコン(Si)基板9上にプラズマCVD法によ
り,二酸化シリコン(SiO2)膜10を1μmの厚さ
に被覆し,その上にチタン・タングステン(TiW) 
を30nm, 金(Au)を700nm, TiWを3
0nmの厚さに連続してスパッタ法により積層し, パ
ターニングして第1層目の金属配線としてのTiW/A
u/TiW膜11を形成する。
【0023】図2(b)に示すように,例えば,イオン
ビームアシスト蒸着法,またはスパッタ法により,Si
O2膜12を20nm, 酸化アルミニウム(Al2O
3) 膜13を5nmの厚さに連続して積層蒸着する。
【0024】図2(c)に示すように,例えば,シリコ
ーン樹脂の一種である日本ゼオン社製のシリル化ポリメ
チルシルセスキオキサン(PMSS)樹脂膜14をスピ
ンコート法により 1.5μmの厚さに塗布し, 35
0℃で1時間加熱して硬化する。
【0025】続いて,例えば,イオンビームアシスト蒸
着法により,SiO2膜15を 200nmの厚さに形
成する。続いて,図2(d)に示すように,レジストマ
スクを用いて,RIE法により,弗化炭素系(CHF3
, CF4, C2F6) 或いは六弗化硫黄(SF6
) のガスとヘリウム(He)の混合ガスを用いて, 
SiO2膜15, 及びPMSS樹脂膜14をエッチン
グして,接続孔16を開口する。
【0026】この場合, 前記RIEにより Al20
3膜13は殆どエッチングされないため, 200%程
度オーバーエッチングしても,  Al203膜13が
露出した状態でエッチングが停止する。
【0027】図3(e)に示すように,例えば,希釈弗
化水素水溶液,または緩衝弗化水素水溶液により,Al
203膜13,及びSiO2膜12を除去し, 第1層
目の金属配線の TiW表面を露出する。
【0028】図3(f)に示すように,減圧下の反応容
器中でSi基板9を 260℃に加熱して, WF6 
とSiH4とH2の混合ガスを用いて, 接続孔16内
にW17を選択的に堆積する。その後, 図3(g)に
示すように,TiW を30nm, Auを 700n
mの厚さにスパッタ法により連続して積層蒸着し, パ
ターニングして第2の金属配線,TiW/Au膜18を
形成する。
【0029】この工程を繰り返せば,三層以上の多層配
線形成ができる。前記実施例では,絶縁膜14としてP
MSS樹脂を用いた場合を例示したが, ポリシロキサ
ンなどのSOG膜を適用することもできる。
【0030】絶縁膜14,15 として一層の無機膜を
用いた場合にも適用できることはいうまでもない。また
,前記実施例では,PMSS樹脂膜の下の絶縁膜をSi
O2/Al203膜としたが,SiO2/Al203/
 SiO2膜としても良い。
【0031】
【発明の効果】以上説明したように, 本発明によれば
, 金属配線間の層間接続孔を開口する際に, 層間絶
縁膜の下層配線付近にエッチングの停止層を設けている
ため, 下層配線上の層間絶縁膜の厚みが半導体基板上
で異なっていても, 配線金属表面に影響を与えない。
【0032】従って, 接続孔に露出した金属表面は半
導体基板上に亙って汚染のない同一の表面状態が得られ
るため, 開口した配線接続孔に選択CVD 法により
接続用金属を安定, かつ再現性良く形成することがで
き, 多層配線の信頼性の向上に寄与するところが大き
い。
【図面の簡単な説明】
【図1】  本発明の原理説明図
【図2】  本発明の一実施例の工程順模式断面図(そ
の1)
【図3】  本発明の一実施例の工程順模式断面図(そ
の2)
【符号の説明】
1  半導体基板 2  第1の金属配線 3  第1の絶縁膜 4  第2の絶縁膜 5  第3の絶縁膜 6  接続孔 7  接続用金属 8  第2の金属配線 9  Si基板 10  SiO2膜 11  TiW/Au/TiW膜 12  SiO2膜 13  Al2O3 膜 14  PMSS樹脂膜 15  SiO2膜 16  接続孔 17  W膜 18  TiW/Au膜

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】  半導体基板(1) 上に第1の金属配
    線(2) を形成する工程と,該第1の金属配線を覆っ
    て,該半導体基板(1) 上に第1の絶縁膜(3) を
    形成する工程と,該第1の絶縁膜(3) の上に, 第
    2の絶縁膜(4) を形成する工程と,該第2の絶縁膜
    (4) の上に, 第3の絶縁膜(5) を形成する工
    程と,該第3の絶縁膜のみを選択的に貫通して,該第1
    の金属配線(2) 上に金属配線接続用の接続孔(6)
     を形成する工程と,該接続孔(6) 底面に露出した
    該第2の絶縁膜(4),および該第3の絶縁膜(5) 
    を除去して, 該第1の金属配線(2) を露出させる
    工程と,該接続孔(6) に該第1の金属配線(2) 
    に対する接続用金属(7) を選択的に埋め込む工程と
    ,該接続孔(6) を覆って, 該第3の絶縁膜(5)
     上に該第2の金属配線(8)を形成する工程とを含む
    ことを特徴とする半導体装置の製造方法。
  2. 【請求項2】  前記第1の絶縁膜(3) が二酸化シ
    リコン膜, 酸化窒化シリコン膜, 窒化シリコン膜の
    何れかであることを特徴とする請求項1記載の半導体装
    置の製造方法。
  3. 【請求項3】  前記第2の絶縁膜(4) が酸化アル
    ミニウムからなることを特徴とする請求項1記載の半導
    体装置の製造方法。
  4. 【請求項4】  前記第3の絶縁膜(5) が, 上層
    に耐酸素プラズマ性の無機膜, 下層に平坦性の良い有
    機膜からなる, 少なくとも二層以上の異なる絶縁膜か
    らなることを特徴とする請求項1記載の半導体装置の製
    造方法。
  5. 【請求項5】  前記第3の絶縁膜(5) の下層に,
     少なくともポリシロキサン膜, 或いはシリコーン樹
    脂膜が含まれることを特徴とする請求項1記載の半導体
    装置の製造方法。
  6. 【請求項6】  前記第3の絶縁膜(5) のみを選択
    的に貫通するに際し,弗化物系のガスを用いた反応性イ
    オンエッチングを用いることを特徴とする請求項1記載
    の半導体装置の製造方法。
JP8281491A 1991-04-16 1991-04-16 半導体装置の製造方法 Withdrawn JPH04316351A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8281491A JPH04316351A (ja) 1991-04-16 1991-04-16 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8281491A JPH04316351A (ja) 1991-04-16 1991-04-16 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04316351A true JPH04316351A (ja) 1992-11-06

Family

ID=13784876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8281491A Withdrawn JPH04316351A (ja) 1991-04-16 1991-04-16 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04316351A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308182A (ja) * 2000-04-27 2001-11-02 Nec Corp Cr膜とのコンタクトの形成方法
US6383916B1 (en) * 1998-12-21 2002-05-07 M. S. Lin Top layers of metal for high performance IC's
US7294871B2 (en) 1998-12-21 2007-11-13 Mou-Shiung Lin Top layers of metal for high performance IC's
US7405149B1 (en) 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
US8546947B2 (en) 2001-12-13 2013-10-01 Megica Corporation Chip structure and process for forming the same

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7372085B2 (en) 1998-12-21 2008-05-13 Mou-Shiung Lin Top layers of metal for high performance IC's
US6383916B1 (en) * 1998-12-21 2002-05-07 M. S. Lin Top layers of metal for high performance IC's
US7294871B2 (en) 1998-12-21 2007-11-13 Mou-Shiung Lin Top layers of metal for high performance IC's
US7294870B2 (en) 1998-12-21 2007-11-13 Mou-Shiung Lin Top layers of metal for high performance IC's
US7329954B2 (en) 1998-12-21 2008-02-12 Mou-Shiung Lin Top layers of metal for high performance IC's
US7368376B2 (en) 1998-12-21 2008-05-06 Mou-Shiung Lin Top layers of metal for high performance IC's
US7372155B2 (en) 1998-12-21 2008-05-13 Mou-Shiung Lin Top layers of metal for high performance IC's
US7384864B2 (en) 1998-12-21 2008-06-10 Mou-Shiung Lin Top layers of metal for high performance IC's
US7405149B1 (en) 1998-12-21 2008-07-29 Megica Corporation Post passivation method for semiconductor chip or wafer
US7420276B2 (en) 1998-12-21 2008-09-02 Megica Corporation Post passivation structure for semiconductor chip or wafer
US7422976B2 (en) 1998-12-21 2008-09-09 Mou-Shiung Lin Top layers of metal for high performance IC's
JP2001308182A (ja) * 2000-04-27 2001-11-02 Nec Corp Cr膜とのコンタクトの形成方法
US8546947B2 (en) 2001-12-13 2013-10-01 Megica Corporation Chip structure and process for forming the same

Similar Documents

Publication Publication Date Title
JP4177993B2 (ja) 半導体装置及びその製造方法
JP4173307B2 (ja) 半導体集積回路の製造方法
KR100337580B1 (ko) 반도체장치및그제조방법
KR100482180B1 (ko) 반도체 소자 제조방법
JP3031301B2 (ja) 銅配線構造およびその製造方法
JPH05206064A (ja) 半導体装置の製造方法
JPH08148563A (ja) 半導体装置の多層配線構造体の形成方法
TWI271781B (en) Method of making dual damascene with via etch through
JPH03190232A (ja) 半導体装置の製造方法
JP4293752B2 (ja) 半導体装置の製造方法
JP2001176842A (ja) シリコン窒化膜のエッチング方法及び半導体装置の製造方法
US6248665B1 (en) Delamination improvement between Cu and dielectrics for damascene process
JPH09129727A (ja) 半導体装置及びその製造方法
JPH04316351A (ja) 半導体装置の製造方法
JPH05504446A (ja) ポリイミド絶縁材を用いた半導体相互接続構造
JP2001176965A (ja) 半導体装置及びその製造方法
JPS6390838A (ja) 電気的相互接続部の製造方法
JPH09213800A (ja) 半導体装置およびその製造方法
JPH07240466A (ja) 半導体装置の製造方法
US6340638B1 (en) Method for forming a passivation layer on copper conductive elements
JPH05206282A (ja) 半導体装置の多層配線構造体の製造方法
KR100286253B1 (ko) 질소플라즈마를 이용한 선택적 금속박막 증착방법 및 그를 이용한 다층금속 연결배선 방법
JPH1074837A (ja) 半導体装置及びその製造方法
JP2753098B2 (ja) 半導体装置の製造方法
JP3099813B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980711