JPH0431446B2 - - Google Patents
Info
- Publication number
- JPH0431446B2 JPH0431446B2 JP60502783A JP50278385A JPH0431446B2 JP H0431446 B2 JPH0431446 B2 JP H0431446B2 JP 60502783 A JP60502783 A JP 60502783A JP 50278385 A JP50278385 A JP 50278385A JP H0431446 B2 JPH0431446 B2 JP H0431446B2
- Authority
- JP
- Japan
- Prior art keywords
- array
- feedback
- input
- drivers
- programmable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003491 array Methods 0.000 abstract description 14
- 239000011159 matrix material Substances 0.000 abstract 2
- 230000014509 gene expression Effects 0.000 abstract 1
- 239000000758 substrate Substances 0.000 abstract 1
- 230000015654 memory Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 16
- 238000005516 engineering process Methods 0.000 description 13
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 208000034530 PLAA-associated neurodevelopmental disease Diseases 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
- H03K19/17708—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays
- H03K19/17712—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays one of the matrices at least being reprogrammable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
- H03K19/17708—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays
- H03K19/17716—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays with synchronous operation, i.e. using clock signals, e.g. of I/O or coupling register
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Logic Circuits (AREA)
- Non-Volatile Memory (AREA)
Description
請求の範囲
１ 入力信号を受ける複数の入力端子を備え；
入力信号を受け、出力信号を送るための複数の
Ｉ／Ｏ端子を備え； アドレス可能な行と列に配置された複数の第１
のメモリセルを有していてプログラム可能な、少
なくとも第１のANDアレイにして、前記メモリ
セルそれぞれが、その状態に対応した論理的デー
タの保持のために個別にプログラム可能になつて
いる第１のANDアレイと、この第１のANDアレ
イに結合され、所定の入力信号に応じて前記メモ
リセルと１つ以上についてその状態を検出し、対
応した第１のデータ信号を発生する第１のセンス
手段と、第１の信号格納手段と、第１の帰還手段
と、前記第１のデータ信号を、前記Ｉ／Ｏ端子の
１つ、前記信号格納手段、または、前記帰還手段
へ、選択的に結合される第１のマルチプレツクス
手段とを含んでいる、複数の第１のマクロセルを
備え； 前記マクロセルそれぞれのANDアレイにおけ
るメモリセルの第１グループに対して前記入力端
子からの入力信号を結合する全面的入力信号バス
と、前記マクロセルの少なくとも幾つかのメモリ
セルの第２グループに対して、前記マクロセルの
少なくとも幾つかのメモリセルの前記帰還手段に
与えられる信号を結合する局部的帰還バスと、前
記マクロセルのすべての前記ANDアレイのメモ
リセルの第３グループに対して、前記帰還手段の
幾つかに与えられる信号を結合する全面的帰還バ
スとを含んでいる、複数のデータバスを備えるプ
ログラマブル集積回路論理アレイ装置。
Ｉ／Ｏ端子を備え； アドレス可能な行と列に配置された複数の第１
のメモリセルを有していてプログラム可能な、少
なくとも第１のANDアレイにして、前記メモリ
セルそれぞれが、その状態に対応した論理的デー
タの保持のために個別にプログラム可能になつて
いる第１のANDアレイと、この第１のANDアレ
イに結合され、所定の入力信号に応じて前記メモ
リセルと１つ以上についてその状態を検出し、対
応した第１のデータ信号を発生する第１のセンス
手段と、第１の信号格納手段と、第１の帰還手段
と、前記第１のデータ信号を、前記Ｉ／Ｏ端子の
１つ、前記信号格納手段、または、前記帰還手段
へ、選択的に結合される第１のマルチプレツクス
手段とを含んでいる、複数の第１のマクロセルを
備え； 前記マクロセルそれぞれのANDアレイにおけ
るメモリセルの第１グループに対して前記入力端
子からの入力信号を結合する全面的入力信号バス
と、前記マクロセルの少なくとも幾つかのメモリ
セルの第２グループに対して、前記マクロセルの
少なくとも幾つかのメモリセルの前記帰還手段に
与えられる信号を結合する局部的帰還バスと、前
記マクロセルのすべての前記ANDアレイのメモ
リセルの第３グループに対して、前記帰還手段の
幾つかに与えられる信号を結合する全面的帰還バ
スとを含んでいる、複数のデータバスを備えるプ
ログラマブル集積回路論理アレイ装置。
２ 請求の範囲第１項記載のプログラマブル集積
回路論理アレイ装置であつて、アドレス可能な行
と列に配置された複数のメモリセルを有していて
プログラム可能な、ANDアレイにして、前記メ
モリセルそれぞれが、その状態に対応した論理的
データの保持のために個別にプログラム可能にな
つているANDアレイと、所定の入力信号に応じ
て前記メモリセルの１つ以上の状態を検出し、対
応した第２のデータ信号を発生する第２のセンス
手段と、第２の信号格納手段と、第２の帰還手段
と、前記第２のデータ信号を、前記第２の信号格
納手段、または、前記第２の帰還手段へ、結合さ
せる第２のマルチプレツクス手段とを含んでい
る、複数の第２のマクロセルを備えるプログラマ
ブル集積回路論理アレイ装置。
回路論理アレイ装置であつて、アドレス可能な行
と列に配置された複数のメモリセルを有していて
プログラム可能な、ANDアレイにして、前記メ
モリセルそれぞれが、その状態に対応した論理的
データの保持のために個別にプログラム可能にな
つているANDアレイと、所定の入力信号に応じ
て前記メモリセルの１つ以上の状態を検出し、対
応した第２のデータ信号を発生する第２のセンス
手段と、第２の信号格納手段と、第２の帰還手段
と、前記第２のデータ信号を、前記第２の信号格
納手段、または、前記第２の帰還手段へ、結合さ
せる第２のマルチプレツクス手段とを含んでい
る、複数の第２のマクロセルを備えるプログラマ
ブル集積回路論理アレイ装置。
３ 請求の範囲第２項記載のプログラマブル集積
回路論理アレイ装置であつて、プログラム可能
な、複数の第３のANDアレイを備え、それらの
種々のものを、前記第１のマクロセルの幾つかの
前記第１のマクロセル対が共用し、そのように前
記第３のANDアレイを共用している第１のマク
ロセルの前記センス手段も、その共用されている
ANDアレイのメモリセルの状態を検出するよう
にされている、プログラマブル集積回路論理アレ
イ装置。
回路論理アレイ装置であつて、プログラム可能
な、複数の第３のANDアレイを備え、それらの
種々のものを、前記第１のマクロセルの幾つかの
前記第１のマクロセル対が共用し、そのように前
記第３のANDアレイを共用している第１のマク
ロセルの前記センス手段も、その共用されている
ANDアレイのメモリセルの状態を検出するよう
にされている、プログラマブル集積回路論理アレ
イ装置。
４ 請求の範囲第３項記載のプログラマブル集積
回路論理アレイ装置であつて、前記入力端子の１
つを前記入力信号バスへ結合し、当該入力端子へ
与えられた入力信号をある期間中安定に保つ入力
ラツチ回路を複数備えているプログラマブル集積
回路論理アレイ装置。
回路論理アレイ装置であつて、前記入力端子の１
つを前記入力信号バスへ結合し、当該入力端子へ
与えられた入力信号をある期間中安定に保つ入力
ラツチ回路を複数備えているプログラマブル集積
回路論理アレイ装置。
５ 請求の範囲第４項記載のプログラマブル集積
回路論理アレイ装置であつて、前記入力ラツチ回
路は入力レベル変換用インバータ段と、ドライバ
素子と、前記インバータ段を前記ドライバ素子へ
結合する切換え可能なパスゲートおよびラツチと
を含むプログラマブル集積回路論理アレイ装置。
回路論理アレイ装置であつて、前記入力ラツチ回
路は入力レベル変換用インバータ段と、ドライバ
素子と、前記インバータ段を前記ドライバ素子へ
結合する切換え可能なパスゲートおよびラツチと
を含むプログラマブル集積回路論理アレイ装置。
６ 請求の範囲第５項記載のプログラマブル集積
回路論理アレイ装置であつて、前記メモリセルは
EPROM技術を用いて形成されているプログラマ
ブル集積回路論理アレイ装置。
回路論理アレイ装置であつて、前記メモリセルは
EPROM技術を用いて形成されているプログラマ
ブル集積回路論理アレイ装置。
７ 請求の範囲第６項記載のプログラマブル集積
回路論理アレイ装置であつて、前記センス手段は
少くとも１つのORゲートを含み、そのORゲー
トは対応するANDアレイの複数のメモリセルに
結合され、前記各ANDアレイはORゲートごとに
選択可能な数の積項を有するプログラマブル集積
回路論理アレイ装置。
回路論理アレイ装置であつて、前記センス手段は
少くとも１つのORゲートを含み、そのORゲー
トは対応するANDアレイの複数のメモリセルに
結合され、前記各ANDアレイはORゲートごとに
選択可能な数の積項を有するプログラマブル集積
回路論理アレイ装置。
８ 請求の範囲第１項記載のプログラマブル集積
回路論理アレイ装置であつて、プログラム可能
な、複数の第２のANDアレイを備え、それらの
種々のものを、前記第１のマクロセルの幾つかの
前記第１のマクロセル対が共用し、そのように前
記第２のANDアレイを共用している第１のマク
ロセルの前記センス手段も、その共用されている
ANDアレイのメモリセルの状態を検出するよう
にされている、プログラマブル集積回路論理アレ
イ装置。
回路論理アレイ装置であつて、プログラム可能
な、複数の第２のANDアレイを備え、それらの
種々のものを、前記第１のマクロセルの幾つかの
前記第１のマクロセル対が共用し、そのように前
記第２のANDアレイを共用している第１のマク
ロセルの前記センス手段も、その共用されている
ANDアレイのメモリセルの状態を検出するよう
にされている、プログラマブル集積回路論理アレ
イ装置。
９ 請求の範囲第１項記載のプログラマブル集積
回路論理アレイ装置であつて、前記入力端子の１
つを前記入力信号バスへ結合し、当該入力端子へ
与えられた入力信号をある期間安定に保つ入力ラ
ツチ回路を複数備えているプログラマブル集積回
路論理アレイ装置。
回路論理アレイ装置であつて、前記入力端子の１
つを前記入力信号バスへ結合し、当該入力端子へ
与えられた入力信号をある期間安定に保つ入力ラ
ツチ回路を複数備えているプログラマブル集積回
路論理アレイ装置。
１０ 請求の範囲第９項記載のプログラマブル集
積回路論理アレイ装置であつて、前記入力ラツチ
回路は入力レベル変換用インバータ段と、ドライ
バ素子と、前記インバータ段を前記ドライバ素子
へ結合する切換え可能なパスゲートおよびラツチ
とを含むプログラマブル集積回路論理アレイ装
置。
積回路論理アレイ装置であつて、前記入力ラツチ
回路は入力レベル変換用インバータ段と、ドライ
バ素子と、前記インバータ段を前記ドライバ素子
へ結合する切換え可能なパスゲートおよびラツチ
とを含むプログラマブル集積回路論理アレイ装
置。
１１ 請求の範囲第１項記載のプログラマブル集
積回路論理アレイ装置であつて、前記メモリセル
はEPROM技術を用いて形成されているプログラ
マブル集積回路論理アレイ装置。
積回路論理アレイ装置であつて、前記メモリセル
はEPROM技術を用いて形成されているプログラ
マブル集積回路論理アレイ装置。
１２ 請求の範囲第２項記載のプログラマブル集
積回路論理アレイ装置であつて、前記メモリセル
はEPROM技術を用いて形成されているプログラ
マブル集積回路論理アレイ装置。
積回路論理アレイ装置であつて、前記メモリセル
はEPROM技術を用いて形成されているプログラ
マブル集積回路論理アレイ装置。
１３ 請求の範囲第１項記載のプログラマブル集
積回路論理アレイ装置であつて、前記センス手段
は少くとも１つのORゲートを含み、そのORゲ
ートは対応するANDアレイの複数のメモリセル
に結合され、前記各ANDアレイはORゲートごと
に選択可能な数の積項を有するプログラマブル集
積回路論理アレイ装置。
積回路論理アレイ装置であつて、前記センス手段
は少くとも１つのORゲートを含み、そのORゲ
ートは対応するANDアレイの複数のメモリセル
に結合され、前記各ANDアレイはORゲートごと
に選択可能な数の積項を有するプログラマブル集
積回路論理アレイ装置。
１４ 請求の範囲第２項記載のプログラマブル集
積回路論理アレイ装置であつて、前記センス手段
は少くとも１つのORゲートを含み、そのORゲ
ートは対応するANDアレイの複数のメモリセル
に結合され、前記各ANDアレイはORゲートごと
に選択可能な数の積項を有するプログラマブル集
積回路論理アレイ装置。
積回路論理アレイ装置であつて、前記センス手段
は少くとも１つのORゲートを含み、そのORゲ
ートは対応するANDアレイの複数のメモリセル
に結合され、前記各ANDアレイはORゲートごと
に選択可能な数の積項を有するプログラマブル集
積回路論理アレイ装置。
１５ 請求の範囲第１項記載のプログラマブル集
積回路論理アレイ装置であつて、前記第１のマル
チプレツクス手段は、前記第１のセンス手段の出
力または前記第１の信号格納手段の出力を前記
Ｉ／Ｏ端子の１つに接続する第１のスイツチング
手段を含むプログラマブル集積回路論理アレイ装
置。
積回路論理アレイ装置であつて、前記第１のマル
チプレツクス手段は、前記第１のセンス手段の出
力または前記第１の信号格納手段の出力を前記
Ｉ／Ｏ端子の１つに接続する第１のスイツチング
手段を含むプログラマブル集積回路論理アレイ装
置。
１６ 請求の範囲第１５項記載のプログラマブル
集積回路論理アレイ装置であつて、前記第１のマ
ルチプレツクス手段は、前記第１のセンス手段の
出力または前記Ｉ／Ｏ端子の１つを前記第１の帰
還手段へ結合するように動作する第２のスイツチ
ング手段を更に含むプログラマブル集積回路論理
アレイ装置。
集積回路論理アレイ装置であつて、前記第１のマ
ルチプレツクス手段は、前記第１のセンス手段の
出力または前記Ｉ／Ｏ端子の１つを前記第１の帰
還手段へ結合するように動作する第２のスイツチ
ング手段を更に含むプログラマブル集積回路論理
アレイ装置。
１７ 請求の範囲第７項記載のプログラマブル集
積回路論理アレイ装置であつて、前記マルチプレ
ツクス手段それぞれは、対応する前記センス手段
の出力または対応する前記信号格納手段の出力
を、前記Ｉ／Ｏ端子の１つに接続する第１の手段
を含むプログラマブル集積回路論理アレイ装置。
積回路論理アレイ装置であつて、前記マルチプレ
ツクス手段それぞれは、対応する前記センス手段
の出力または対応する前記信号格納手段の出力
を、前記Ｉ／Ｏ端子の１つに接続する第１の手段
を含むプログラマブル集積回路論理アレイ装置。
１８ 請求の範囲第１７項記載のプログラマブル
集積回路論理アレイ装置であつて、前のマルチプ
レツクス手段それぞれは、対応する前記センス手
段の出力または前記Ｉ／Ｏ端子の１つを前記帰還
手段へ結合するように動作する第２のスイツチン
グ手段を更に含むプログラマブル集積回路論理ア
レイ装置。
集積回路論理アレイ装置であつて、前のマルチプ
レツクス手段それぞれは、対応する前記センス手
段の出力または前記Ｉ／Ｏ端子の１つを前記帰還
手段へ結合するように動作する第２のスイツチン
グ手段を更に含むプログラマブル集積回路論理ア
レイ装置。
発明の背景
発明の分野
本発明は全体としてプログラマブル論理アレイ
装置に関するものであり、更に詳しくいえば、
CMOSフローテイングゲート技術を用いて作ら
れた改良した、消去可能な電気的にプログラマブ
ルな論理アレイ装置に関するものである。
装置に関するものであり、更に詳しくいえば、
CMOSフローテイングゲート技術を用いて作ら
れた改良した、消去可能な電気的にプログラマブ
ルな論理アレイ装置に関するものである。
関連する出願
本発明の主題は、1984年５月３日付に出願され
た「EPROM技術を用いるプログラマブル論理ア
レイ装置（Programmable Logic Array
Device Using EPROM Technology）」と題す
るわれわれの未決の米国特許出願第607018号に関
連するものである。プログラマブル論理アレイ
（PLA）を構成するためにEPROMトランジスタ
を使用する方法の基礎的な説明を与えるために、
その出願の開示を参考までにここにとくに含め
た。
た「EPROM技術を用いるプログラマブル論理ア
レイ装置（Programmable Logic Array
Device Using EPROM Technology）」と題す
るわれわれの未決の米国特許出願第607018号に関
連するものである。プログラマブル論理アレイ
（PLA）を構成するためにEPROMトランジスタ
を使用する方法の基礎的な説明を与えるために、
その出願の開示を参考までにここにとくに含め
た。
技術および従来技術についての説明
本発明の製造に用いられる集積回路技術は
CMOSフローテイングゲート（CMOS EPROM）
である。フローテイングゲート技術により、正常
な動作電圧（０〜５ボルト）が加えらてた時に
「プログラムされた」トランジスタが開回路に類
似して機能するように、あるトランジスタを「プ
ログラミング」できる。プログラムされない状態
においては、それらの同じトランジスタのゲート
端子に５ボルトが加えられるとそれらのトランジ
スタが導通し、０ボルトがゲート端子に加えられ
ると開回路を呈する。
CMOSフローテイングゲート（CMOS EPROM）
である。フローテイングゲート技術により、正常
な動作電圧（０〜５ボルト）が加えらてた時に
「プログラムされた」トランジスタが開回路に類
似して機能するように、あるトランジスタを「プ
ログラミング」できる。プログラムされない状態
においては、それらの同じトランジスタのゲート
端子に５ボルトが加えられるとそれらのトランジ
スタが導通し、０ボルトがゲート端子に加えられ
ると開回路を呈する。
過去におけるこの技術の通常の用途は、電気的
にプログラマブルな読取専用メモリ（EPROM）
を製造することであつた。EPROM技術における
プログラマブル素子は二層ポリシリコンMOSト
ランジスタである。プログラマブル素子のアレイ
へのアクセス回路を変更することにより、プログ
ラマブル論理アレイ（PLA）を実現できる。従
来の米国特許には、カーン（Kahng）、第
3500142号、フローマン−ベンツコフスキー
（Frohman−Bentchkowsky）、第3600819；フロ
ーマン−ベンツコフスキー（Frohman−
Bentchkowsky）、第3728695号；フローマン−ベ
ンツコフスキー（Frohman−Bentchkowsky）、
第3744036号；フローマン−ベンツコフスキー
（Frohman−Bentchkowsky）、第3755721号；フ
ローマン−ベンツコフスキー（Frohman−
Bentchkowsky）、第3825946号；シムコ
（Simko）他の第3984822号；およびローストロー
（Lohstroh）他、第4019197号がある。
にプログラマブルな読取専用メモリ（EPROM）
を製造することであつた。EPROM技術における
プログラマブル素子は二層ポリシリコンMOSト
ランジスタである。プログラマブル素子のアレイ
へのアクセス回路を変更することにより、プログ
ラマブル論理アレイ（PLA）を実現できる。従
来の米国特許には、カーン（Kahng）、第
3500142号、フローマン−ベンツコフスキー
（Frohman−Bentchkowsky）、第3600819；フロ
ーマン−ベンツコフスキー（Frohman−
Bentchkowsky）、第3728695号；フローマン−ベ
ンツコフスキー（Frohman−Bentchkowsky）、
第3744036号；フローマン−ベンツコフスキー
（Frohman−Bentchkowsky）、第3755721号；フ
ローマン−ベンツコフスキー（Frohman−
Bentchkowsky）、第3825946号；シムコ
（Simko）他の第3984822号；およびローストロー
（Lohstroh）他、第4019197号がある。
プログラマブル論理アレイ、およびプログラマ
ブル・アレイ論理（PAL）のような類似の回路
素子はかなり以前から存在していた。たとえば、
クロウフオード（Crawford）他に付与された米
国特許第3541543号、スペンサ・ジユニア
（Spenser、Jr.）へ付与された米国特許第3566153
号、プローブステイング（Proebsting）へ付与さ
れた米国特許第3702985号、グリーヤ（Greer）
へ付与された米国特許第3816725号、第3818452
号、第3849638号を参照されたい。最初に実現さ
れたものは、マスクでプログラムするものであつ
た。一例が1968〜1970年中にテキサス・インスツ
ルメンツ（Texas Instruments）により製造され
たＰチヤネルMOS装置である。
ブル・アレイ論理（PAL）のような類似の回路
素子はかなり以前から存在していた。たとえば、
クロウフオード（Crawford）他に付与された米
国特許第3541543号、スペンサ・ジユニア
（Spenser、Jr.）へ付与された米国特許第3566153
号、プローブステイング（Proebsting）へ付与さ
れた米国特許第3702985号、グリーヤ（Greer）
へ付与された米国特許第3816725号、第3818452
号、第3849638号を参照されたい。最初に実現さ
れたものは、マスクでプログラムするものであつ
た。一例が1968〜1970年中にテキサス・インスツ
ルメンツ（Texas Instruments）により製造され
たＰチヤネルMOS装置である。
最近採用の技術は、シグネチツクス
（Signetics）、モノリシツク・メモリーズ社
（Monolithic Memories、Inc.）、アドバンスド・
マイクロ・デバイセズ（Advanced Micro
Devices）、ハリス・セミコンダクタ（Harris
Semiconductor）等のような製造者により行われ
たヒユーズ・プログラマブル・バイポーラ技術で
ある。
（Signetics）、モノリシツク・メモリーズ社
（Monolithic Memories、Inc.）、アドバンスド・
マイクロ・デバイセズ（Advanced Micro
Devices）、ハリス・セミコンダクタ（Harris
Semiconductor）等のような製造者により行われ
たヒユーズ・プログラマブル・バイポーラ技術で
ある。
PLAとPALが複雑となるのは下記の理由によ
るのである。
るのである。
(a) 入力端子の数；
(b) ANDアレイ中の積項の数；
(c) ORアレイ中の和項の数；
(d) 蓄積素子（フリツプフロツプ）の数；
(e) ORアレイ（またはフリツプフロツプ）の出
力端子からANDアレイへの帰還線の数； (f) 出力端子の数。
力端子からANDアレイへの帰還線の数； (f) 出力端子の数。
本発明の概要
本発明は、論理的な複雑さがNANDゲート
（２入力）約1200個である電気的にプログラム可
能な集積回路に関するものである。好適な実施例
はALTERAEP1200と名づけられ、入力、出力、
および帰還の多くの組合せを構成できるように、
十分な数の付加回路を有するプログラマブル論理
アレイ（PLA）として一般に分類できる。
（２入力）約1200個である電気的にプログラム可
能な集積回路に関するものである。好適な実施例
はALTERAEP1200と名づけられ、入力、出力、
および帰還の多くの組合せを構成できるように、
十分な数の付加回路を有するプログラマブル論理
アレイ（PLA）として一般に分類できる。
EP1200は下記のような特性を有する。
(a) （オフチツプから）ANDアレイへの36個の
入力端子； (b) 236個の積項（Ｐ項）； (c) 28個の和項（それぞれ４〜16個のＰ項を有す
る固定OR構造）； (d) 28個のＤ型フリツプフロツプ； (e) 56本の帰還線；および (f) 24個の出力端子。
入力端子； (b) 236個の積項（Ｐ項）； (c) 28個の和項（それぞれ４〜16個のＰ項を有す
る固定OR構造）； (d) 28個のＤ型フリツプフロツプ； (e) 56本の帰還線；および (f) 24個の出力端子。
上記に加えて、EP1200にはいくつかの別の特
徴もある。それらは下記の通りである。
徴もある。それらは下記の通りである。
(a) ANDアレイの入力の１つ（ピン＃38）は、
Ｄフリツプフロツプへのクロツクとしても機能
する； (b) Ｐ項は下記のようにして群ごとにまとめられ
る： (1) それぞれ４個を有する４個の固定OR／
NORゲート（16個のＰ項）； (2) それぞれ６個を有する４個の固定OR／
NORゲート（24個のＰ項）； (3) それぞれ８個を有する８個の固定OR／
NORゲート（64個のＰ項）； (4) それぞれ10個を有する４個の固定OR／
NORゲート（40個のＰ項）； (5) 出力ドライバの１つの群の出力イネイブル
（OE）へそれぞれ１つ（４個を含む６つの
群）（６個のＰ項）； (6) Ｄフリツプフロツプへ非同期リセツト信号
のための６個のＰ項； (c) OR／NORゲートからの各和項は「能動高」
または「能動低」とすることができる； (d) Ｉ／Ｏピンは、Ｄフリツプフロツプからの組
合せデータ（能動高または能動低）または登録
されているデータ（能動高または能動低）を出
力できる； (e) 帰還は、Ｉ／Ｏピン、レジスタの出力端子、
ORゲートの出力端子（後述するＡ−４セルと
Ｂ−４セルから）の３つのデータ源の１つから
帰還を行うことができる； (f) 出力データと帰還データの選択はアーキテク
チヤ特徴選択部中のEPROMトランジスタをプ
ラグラミングすることにより行われる； (g) EPROMトランジスタは全てのプログラム可
能な素子のために使用される。したがつて、こ
の装置は電気的にプログラム可能で、紫外線で
消去できる。
Ｄフリツプフロツプへのクロツクとしても機能
する； (b) Ｐ項は下記のようにして群ごとにまとめられ
る： (1) それぞれ４個を有する４個の固定OR／
NORゲート（16個のＰ項）； (2) それぞれ６個を有する４個の固定OR／
NORゲート（24個のＰ項）； (3) それぞれ８個を有する８個の固定OR／
NORゲート（64個のＰ項）； (4) それぞれ10個を有する４個の固定OR／
NORゲート（40個のＰ項）； (5) 出力ドライバの１つの群の出力イネイブル
（OE）へそれぞれ１つ（４個を含む６つの
群）（６個のＰ項）； (6) Ｄフリツプフロツプへ非同期リセツト信号
のための６個のＰ項； (c) OR／NORゲートからの各和項は「能動高」
または「能動低」とすることができる； (d) Ｉ／Ｏピンは、Ｄフリツプフロツプからの組
合せデータ（能動高または能動低）または登録
されているデータ（能動高または能動低）を出
力できる； (e) 帰還は、Ｉ／Ｏピン、レジスタの出力端子、
ORゲートの出力端子（後述するＡ−４セルと
Ｂ−４セルから）の３つのデータ源の１つから
帰還を行うことができる； (f) 出力データと帰還データの選択はアーキテク
チヤ特徴選択部中のEPROMトランジスタをプ
ラグラミングすることにより行われる； (g) EPROMトランジスタは全てのプログラム可
能な素子のために使用される。したがつて、こ
の装置は電気的にプログラム可能で、紫外線で
消去できる。
EP1200は、74LSxxシリーズおよび最近は
74HCxxおよび74HCTxx（CMOS）のシリーズの
ような標準のフアミリー論理部品のための交換部
品として使用しようとするものである。論理交換
部品としては、１個のEP1200は20〜50個の標準
的なフアミリー論理部品に交換されるのが代表的
なものである。そのように交換できる理由は： (a) 論理密度が高いこと（狭いボード面積内に多
くの論理素子）； (b) 装置のパワーが少ないことにある。
74HCxxおよび74HCTxx（CMOS）のシリーズの
ような標準のフアミリー論理部品のための交換部
品として使用しようとするものである。論理交換
部品としては、１個のEP1200は20〜50個の標準
的なフアミリー論理部品に交換されるのが代表的
なものである。そのように交換できる理由は： (a) 論理密度が高いこと（狭いボード面積内に多
くの論理素子）； (b) 装置のパワーが少ないことにある。
本発明の究極の目的は、より低い全システムコ
ストで一層強力なシステムを得ることである。
ストで一層強力なシステムを得ることである。
EP1200の典型的な用途はデコーダ、比較器、
およびマルチプレクサのようなランダムな論理交
換のため、および状態マシンのためである。論理
交換の用途はEP1200の組合せ特徴を使用し、状
態マシンは登録された帰還特徴を使用する。
およびマルチプレクサのようなランダムな論理交
換のため、および状態マシンのためである。論理
交換の用途はEP1200の組合せ特徴を使用し、状
態マシンは登録された帰還特徴を使用する。
本発明のそれらの特徴およびその他の特徴は、
図面に示されている好適な実施例について下記の
説明を読むことにより、当業者には明らかとなる
であろう。
図面に示されている好適な実施例について下記の
説明を読むことにより、当業者には明らかとなる
であろう。
図面の説明
第１図（第１ａ図および第１ｂ図）は本発明に
よる改良したプログラマブル論理アレイ装置を概
略的に表す線図、 第２図は第１図に示す装置に組込まれる第１の
種類のマクロセルを概略的に示す線図、 第３図は第１図に示す装置に組込まれる第２の
種類のマクロセルを概略的に示す線図、 第４図は第１図に示す装置に組込まれる第３の
種類のマクロセルを概略的に示す線図、 第５図は第１図に示す部品のマクロセルおよび
バスの機能的な特徴および相互関係を示すブロツ
ク図、 第６図は第１図に示す実施例で利用される種類
の入口回路およびラツチを概略的に示す線図であ
る。
よる改良したプログラマブル論理アレイ装置を概
略的に表す線図、 第２図は第１図に示す装置に組込まれる第１の
種類のマクロセルを概略的に示す線図、 第３図は第１図に示す装置に組込まれる第２の
種類のマクロセルを概略的に示す線図、 第４図は第１図に示す装置に組込まれる第３の
種類のマクロセルを概略的に示す線図、 第５図は第１図に示す部品のマクロセルおよび
バスの機能的な特徴および相互関係を示すブロツ
ク図、 第６図は第１図に示す実施例で利用される種類
の入口回路およびラツチを概略的に示す線図であ
る。
好適な実施例の説明
ここで図面を参照する。いくつかの図におい
て、同じ番号は同じ素子まは類似する素子を示す
ものである。第１図は本発明のモノリシツク集積
回路を示すブロツク図である。全体として５０で
示されている図示の装置は40ピン装置であつて、
それらのピンには１〜４０の番号がつけられてい
る。この装置はアルテラ（ALTERA）EP1200と
名づけられ、本願の譲受人により製造されてい
る。主な回路素子は、ピン３３〜３８と２〜７に
それぞれ接続される入力ラツチ５２，５４と、プ
ログラム可能なANDアレイ群Ａ，Ｂと、行ドラ
イバ５６，５８と、ORゲート６０〜７４と、Ｄ
フリツプフロツプ７６〜９０と、マルチプレクサ
（MUX）９２〜１０６と、まとめて群で示され
ている出力ドライバ１０８〜１１８と、Ｉ／Ｏピ
ン２１〜３２と８〜１９にそれぞれ接続される入
力ラツチ１２０，１２２とである。この最初の説
明自体は、ブロツクおよび素子についての詳しい
説明ではなくて、種々のブロツクの間の相互接続
に主として関するものである。種々の回路部品の
詳細が上記のわれわれの未決の出願に開示されて
いない範囲まで、第２図〜第６図には含まれてい
る。
て、同じ番号は同じ素子まは類似する素子を示す
ものである。第１図は本発明のモノリシツク集積
回路を示すブロツク図である。全体として５０で
示されている図示の装置は40ピン装置であつて、
それらのピンには１〜４０の番号がつけられてい
る。この装置はアルテラ（ALTERA）EP1200と
名づけられ、本願の譲受人により製造されてい
る。主な回路素子は、ピン３３〜３８と２〜７に
それぞれ接続される入力ラツチ５２，５４と、プ
ログラム可能なANDアレイ群Ａ，Ｂと、行ドラ
イバ５６，５８と、ORゲート６０〜７４と、Ｄ
フリツプフロツプ７６〜９０と、マルチプレクサ
（MUX）９２〜１０６と、まとめて群で示され
ている出力ドライバ１０８〜１１８と、Ｉ／Ｏピ
ン２１〜３２と８〜１９にそれぞれ接続される入
力ラツチ１２０，１２２とである。この最初の説
明自体は、ブロツクおよび素子についての詳しい
説明ではなくて、種々のブロツクの間の相互接続
に主として関するものである。種々の回路部品の
詳細が上記のわれわれの未決の出願に開示されて
いない範囲まで、第２図〜第６図には含まれてい
る。
図をみると気がつくように、この回路は破線１
２４に関して対称的である。ANDアレイの入力
は、入力ピン３３〜３８（Ｉ１〜Ｉ６）と２〜７
（Ｉ７〜Ｉ１２）を通じ、入力ラツチ５２，５４
と行ドライバ５６，５８をそれぞれ介して与えら
れ、そして、MUX回路９２〜１０６から全面的
な帰還および局部的な帰還としても与えられる。
ANDアレイは物理的に２つの群（Ａ，Ｂで示さ
れている）に分けられる。各群の全部で64個の入
力端子と118個の積項（１項）を有する。ANDア
レイは、Ａ側では４つの副群Ａ−１、Ａ−２、Ａ
−３、Ａ−４と、Ｂ側では４つの副群Ｂ−１、Ｂ
−２、Ｂ−３、Ｂ−４に更に分けられる。Ａ側と
Ｂ側は互いに鏡像関係にあるから、下記の説明の
ほとんどはＡ側だけについてのものであり、Ｂ側
についての説明はそれに含まれているものとす
る。また、副群Ａ−２、Ａ−３は同一であるから
Ａ−２について詳しく説明する。
２４に関して対称的である。ANDアレイの入力
は、入力ピン３３〜３８（Ｉ１〜Ｉ６）と２〜７
（Ｉ７〜Ｉ１２）を通じ、入力ラツチ５２，５４
と行ドライバ５６，５８をそれぞれ介して与えら
れ、そして、MUX回路９２〜１０６から全面的
な帰還および局部的な帰還としても与えられる。
ANDアレイは物理的に２つの群（Ａ，Ｂで示さ
れている）に分けられる。各群の全部で64個の入
力端子と118個の積項（１項）を有する。ANDア
レイは、Ａ側では４つの副群Ａ−１、Ａ−２、Ａ
−３、Ａ−４と、Ｂ側では４つの副群Ｂ−１、Ｂ
−２、Ｂ−３、Ｂ−４に更に分けられる。Ａ側と
Ｂ側は互いに鏡像関係にあるから、下記の説明の
ほとんどはＡ側だけについてのものであり、Ｂ側
についての説明はそれに含まれているものとす
る。また、副群Ａ−２、Ａ−３は同一であるから
Ａ−２について詳しく説明する。
各副群Ａ−１、Ａ−２、Ａ−３は、積項の数以
外は全ての面で同一である４個のマクロセルより
成る。群Ａ−４は４つの面で異なる。第１に、群
Ａ−４中のマクロセルに関連するＩ／Ｏセルがな
い。第２に、群Ａ−４は２個のマクロセルを含ん
でいるだけである。第３に、MUX９８は登録さ
れた帰還または組合せ帰還を与えるように構成で
きる。群Ａ−４のマクロセルのことを「埋込まれ
た」マクロセル（すなわち、Ｉ／Ｏピンへの直接
接続が行われない）と呼ぶ。
外は全ての面で同一である４個のマクロセルより
成る。群Ａ−４は４つの面で異なる。第１に、群
Ａ−４中のマクロセルに関連するＩ／Ｏセルがな
い。第２に、群Ａ−４は２個のマクロセルを含ん
でいるだけである。第３に、MUX９８は登録さ
れた帰還または組合せ帰還を与えるように構成で
きる。群Ａ−４のマクロセルのことを「埋込まれ
た」マクロセル（すなわち、Ｉ／Ｏピンへの直接
接続が行われない）と呼ぶ。
群Ａ−１とＡ−２は群Ａ−３と２つの面で異な
る。第１は、群Ａ−１とＡ−２が「局部的帰還」
のみを行う、すなわち、帰還がパス線１３０，１
３２を介してチツプのＡ半分のみをドライブする
ことである。これとは対照的に、群Ａ−３は「全
面的帰還」を与える、すなわち、帰還がバス線１
３４を介してチツプＡとＢの半分の両方へ与えら
れることである。群Ａ−４もバス線１３６を介し
て全面的帰還を与えることに注意されたい。第２
に、群Ａ−３は個々のマクロセルの間で積項を共
用させることである。これが第４図に概略的に示
されている。
る。第１は、群Ａ−１とＡ−２が「局部的帰還」
のみを行う、すなわち、帰還がパス線１３０，１
３２を介してチツプのＡ半分のみをドライブする
ことである。これとは対照的に、群Ａ−３は「全
面的帰還」を与える、すなわち、帰還がバス線１
３４を介してチツプＡとＢの半分の両方へ与えら
れることである。群Ａ−４もバス線１３６を介し
て全面的帰還を与えることに注意されたい。第２
に、群Ａ−３は個々のマクロセルの間で積項を共
用させることである。これが第４図に概略的に示
されている。
埋込まれたレジスタ、全面的な帰還。
次に、Ａ−４（Ｂ−４）マクロセルの簡略化し
た回路図と論理図が示されている第２図を参照し
て、埋込まれたレジスタおよび全面的帰還につい
て説明する。この回路は、われわれの前記未決の
出願に記述されているように、EPROMトランジ
スタで作られたプログラム可能な「AND」アレ
イ１４０より成る。ANDアレイ１４０の単一の
積項の回路の詳細が参照のために６７で示されて
いる。好適な実施例においては、Ａ−４マクロセ
ルのためのANDアレイは８個の積項を有する。
各積項は64個の入力を有して、ORゲート及びセ
ンス増幅器６６へ信号を供給する。ANDアレイ
１４０へは入力ラツチ５２，５４（第１図）と、
帰還マルチプレクサ（MUX）９８（第２図）
と、他の帰還マルチプレクサ（MUX）９２，９
４，９６，１００および１０２（第１図）から入
力が与えられる。入力ラツチ５２，５４へは入力
ピンＩ１〜Ｉ１２からデータが与えられた、帰還
マルチプレクサ９８へＤフリツプフロツプ８２ま
たはORゲート６６の出力端子からデータが与え
られる。信号は真および相補信号対としてAND
アレイ１４０へ与えられる。これは第１図および
第２図に５６で示されている記号により示されて
いる。
た回路図と論理図が示されている第２図を参照し
て、埋込まれたレジスタおよび全面的帰還につい
て説明する。この回路は、われわれの前記未決の
出願に記述されているように、EPROMトランジ
スタで作られたプログラム可能な「AND」アレ
イ１４０より成る。ANDアレイ１４０の単一の
積項の回路の詳細が参照のために６７で示されて
いる。好適な実施例においては、Ａ−４マクロセ
ルのためのANDアレイは８個の積項を有する。
各積項は64個の入力を有して、ORゲート及びセ
ンス増幅器６６へ信号を供給する。ANDアレイ
１４０へは入力ラツチ５２，５４（第１図）と、
帰還マルチプレクサ（MUX）９８（第２図）
と、他の帰還マルチプレクサ（MUX）９２，９
４，９６，１００および１０２（第１図）から入
力が与えられる。入力ラツチ５２，５４へは入力
ピンＩ１〜Ｉ１２からデータが与えられた、帰還
マルチプレクサ９８へＤフリツプフロツプ８２ま
たはORゲート６６の出力端子からデータが与え
られる。信号は真および相補信号対としてAND
アレイ１４０へ与えられる。これは第１図および
第２図に５６で示されている記号により示されて
いる。
図示のように、ORゲート６６の出力がＤフリ
ツプフロツプ８２のＤ入力端子と帰還マルチプレ
クサ（FMUX）９８の１つの入力端子へ与えら
れる。FMUX９８の出力は、９９で示されてい
るように、ANDアレイへ帰還される。FMUXは
フリツプフロツプ８２の出力端子からのデータま
たはORゲートからのデータ（帰還すべき）を選
択する。その選択は、われわれの前記未決の米国
特許出願に説明されているように、EPROMトラ
ンジスタの状態により制御される。消去された状
態においては、フリツプフロツプの出力がデータ
ソースとして選択される。プログラムされた状態
においては、ORゲートの出力が選択される。こ
れにより、状態マシンの用途において有用である
登録された帰還、または「組合せ」帰還を行うこ
とができる。その場合には複雑な論理が実現され
る。Ａ−４マクロセル（同様にＢ−４）からの帰
還は「全面的」である、すなわち、帰還がバス１
３６（第１図）を介してＡ，Ｂの全てのマクロセ
ルに対して行われる。
ツプフロツプ８２のＤ入力端子と帰還マルチプレ
クサ（FMUX）９８の１つの入力端子へ与えら
れる。FMUX９８の出力は、９９で示されてい
るように、ANDアレイへ帰還される。FMUXは
フリツプフロツプ８２の出力端子からのデータま
たはORゲートからのデータ（帰還すべき）を選
択する。その選択は、われわれの前記未決の米国
特許出願に説明されているように、EPROMトラ
ンジスタの状態により制御される。消去された状
態においては、フリツプフロツプの出力がデータ
ソースとして選択される。プログラムされた状態
においては、ORゲートの出力が選択される。こ
れにより、状態マシンの用途において有用である
登録された帰還、または「組合せ」帰還を行うこ
とができる。その場合には複雑な論理が実現され
る。Ａ−４マクロセル（同様にＢ−４）からの帰
還は「全面的」である、すなわち、帰還がバス１
３６（第１図）を介してＡ，Ｂの全てのマクロセ
ルに対して行われる。
Ｄフリツプフロツプ８２の他の全てのＤフリツ
プフロツプに共通のクロツク信号FFCKを有す
る。リセツト信号は信号RESNで示され、他のマ
クロセルＡ−３とＡ−４にも共通である。
プフロツプに共通のクロツク信号FFCKを有す
る。リセツト信号は信号RESNで示され、他のマ
クロセルＡ−３とＡ−４にも共通である。
Ｉ／Ｏマクロセル、局部的帰還。
第３図には、Ａ−１またはＡ−２（Ｂ−１また
はＢ−２）マクロセルの簡略化した回路図と論理
図が示されている。そのような各マクロセルは、
ORゲート・センス増幅器５９へデータを与える
プログラム可能なANDアレイ１４２より成る。
（前記Ａ−４に類似する）。ORゲート５９は、反
転制御回路６１を通つた後で、Ｄフリツプフロツ
プ７６と、出力マルチプレクサ（OMUX）９１
と、FMUX９３とへ与えられる。反転制御回路
６１はEPROMビツト（図示せず）により制御さ
れる二位置スイツチ６３である。そのビツトは５
９からのOR出力をインバータ６５を通つて送ら
せたり、そのインバータを迂回させたりする。こ
のようにしてOR出力は選択的に反転できる。
はＢ−２）マクロセルの簡略化した回路図と論理
図が示されている。そのような各マクロセルは、
ORゲート・センス増幅器５９へデータを与える
プログラム可能なANDアレイ１４２より成る。
（前記Ａ−４に類似する）。ORゲート５９は、反
転制御回路６１を通つた後で、Ｄフリツプフロツ
プ７６と、出力マルチプレクサ（OMUX）９１
と、FMUX９３とへ与えられる。反転制御回路
６１はEPROMビツト（図示せず）により制御さ
れる二位置スイツチ６３である。そのビツトは５
９からのOR出力をインバータ６５を通つて送ら
せたり、そのインバータを迂回させたりする。こ
のようにしてOR出力は選択的に反転できる。
OMUX９１はＤフリツプフロツプ７６からの
データまたは反転制御回路の出力を受け、そのデ
ータを出力ドライバ９５を通つてＩ／Ｏパツド９
７へ送る。出力ドライバ９５は出力イネイブルを
有する。この出力イネイブルはANDアレイ１４
２からのＰ項（OE）により制御される。このOE
出力は、ANDアレイ１４２に関連する４個の出
力ドライバ（他の３個は示されていない）を制御
する。Ａ−２マクロセル出力ドライバを制御する
別のOE信号もある。FMUX９２はＤフリツプフ
ロツプ７６の出力またはＩ／Ｏパツド９７の出力
端子からのデータを入力回路およびラツチ１２０
を介して受ける。FMUX９２の出力は行ドライ
バ５７を介してANDアレイへ帰還される。Ａ−
１とＡ−２（Ｂ−１とＢ−２）からの帰還はバス
１３０と１３２（第１図）を介する局部的帰還の
みである。このことは、Ａ−１とＡ−２（Ｂ−１
とＢ−２マクロセルからの帰還は、１つの側、す
なわち、Ａ(B)側におけるANDアレイのみに行わ
れることを意味する。この構成は部品の有用性を
多少損じるが、チツプの中央（第１図参照）の、
群ＡとＢの間のストツプからの（Ａ−１、Ａ−２
と、Ｂ−１、Ｂ−２の）行線により同じ水平バス
を使用できるから、シリコンチツプの面積が大幅
に節約される。正味の節約は16本の行線により占
められる面積である。そのために、アレイの面積
が20％節約されることによりアレイの行線が80本
から64本に減少する。
データまたは反転制御回路の出力を受け、そのデ
ータを出力ドライバ９５を通つてＩ／Ｏパツド９
７へ送る。出力ドライバ９５は出力イネイブルを
有する。この出力イネイブルはANDアレイ１４
２からのＰ項（OE）により制御される。このOE
出力は、ANDアレイ１４２に関連する４個の出
力ドライバ（他の３個は示されていない）を制御
する。Ａ−２マクロセル出力ドライバを制御する
別のOE信号もある。FMUX９２はＤフリツプフ
ロツプ７６の出力またはＩ／Ｏパツド９７の出力
端子からのデータを入力回路およびラツチ１２０
を介して受ける。FMUX９２の出力は行ドライ
バ５７を介してANDアレイへ帰還される。Ａ−
１とＡ−２（Ｂ−１とＢ−２）からの帰還はバス
１３０と１３２（第１図）を介する局部的帰還の
みである。このことは、Ａ−１とＡ−２（Ｂ−１
とＢ−２マクロセルからの帰還は、１つの側、す
なわち、Ａ(B)側におけるANDアレイのみに行わ
れることを意味する。この構成は部品の有用性を
多少損じるが、チツプの中央（第１図参照）の、
群ＡとＢの間のストツプからの（Ａ−１、Ａ−２
と、Ｂ−１、Ｂ−２の）行線により同じ水平バス
を使用できるから、シリコンチツプの面積が大幅
に節約される。正味の節約は16本の行線により占
められる面積である。そのために、アレイの面積
が20％節約されることによりアレイの行線が80本
から64本に減少する。
第３図において、ORゲートにデータを与える
積項の数を示すために変数「Ｎ」が用いられる。
群Ａ−１内の項の数は変化する。Ａ−１、Ａ−
２、Ｂ−１、Ｂ−２中の４個の各マクロセルはＰ
項を10個、４個、６個および８個有する。これが
第１図にOR当りの積項として示されている。可
変積項（Ｐ項）はチツプ面積を再び節約する。と
いうのは、いくつかの論理機能が少数の積項を必
要とするのに対して、他の論理機能が多くの積項
を必要とするからである。そうすると、論理機能
はほとんどの適切なマクロセルに「適合」でき
る。あるいは、全てのマクロセルに予測される最
も多くのＰ項を与えることができる。そうする
と、代表的な用途ではかなりのＰ項が無駄にな
る。たとえば、あらゆるマクロセルに最大で16個
のＰ項が用いられたとすると、合計のＰ項の数は
460個であるが、この実施例の構成においてはＰ
項の総数は236個である。アレイの面積はほとん
ど100％増す。
積項の数を示すために変数「Ｎ」が用いられる。
群Ａ−１内の項の数は変化する。Ａ−１、Ａ−
２、Ｂ−１、Ｂ−２中の４個の各マクロセルはＰ
項を10個、４個、６個および８個有する。これが
第１図にOR当りの積項として示されている。可
変積項（Ｐ項）はチツプ面積を再び節約する。と
いうのは、いくつかの論理機能が少数の積項を必
要とするのに対して、他の論理機能が多くの積項
を必要とするからである。そうすると、論理機能
はほとんどの適切なマクロセルに「適合」でき
る。あるいは、全てのマクロセルに予測される最
も多くのＰ項を与えることができる。そうする
と、代表的な用途ではかなりのＰ項が無駄にな
る。たとえば、あらゆるマクロセルに最大で16個
のＰ項が用いられたとすると、合計のＰ項の数は
460個であるが、この実施例の構成においてはＰ
項の総数は236個である。アレイの面積はほとん
ど100％増す。
Ｉ／Ｏマクロセル、Ｐ項共用、全面的帰還。
第４図に示すように、Ａ−３マクロセルはほと
んどの面で、前記Ａ−１とＡ−２のマクロセルに
類似する。それらのマクロセルはプログラム可能
なANDアレイと、ORゲートおよびセンス増幅器
５９と、反転制御回路６１と、Ｄフリツプフロツ
プ７６と、OMUX９１と、出力ドライバ９５と、
Ｉ／Ｏパツド９７と、入力回路およびラツチ９
９，１０１と、FMUX９２とで構成される。反
転制御回路およびOMUXのためのデータソース
およびデータ宛先は、Ａ−１のそれに類似する。
んどの面で、前記Ａ−１とＡ−２のマクロセルに
類似する。それらのマクロセルはプログラム可能
なANDアレイと、ORゲートおよびセンス増幅器
５９と、反転制御回路６１と、Ｄフリツプフロツ
プ７６と、OMUX９１と、出力ドライバ９５と、
Ｉ／Ｏパツド９７と、入力回路およびラツチ９
９，１０１と、FMUX９２とで構成される。反
転制御回路およびOMUXのためのデータソース
およびデータ宛先は、Ａ−１のそれに類似する。
共用されるＰ項。
Ａ−３マクロセルの１つの大きな特徴は共用さ
れるＰ項を使用することである。第４図に隣接す
る２個のＡ−３マクロセルが示されている。３個
のANDアレイ１４６，１４８，１５０が示され
ている。第１のアレイ１４６は、ORゲートOR
１にデータを与える「N1」個の積項を有するも
のとして示され、第２のアレイ１５０はORゲー
トOR２にデータを与える積項を「N2」個有する
もをとして示されている。第３のANDアレイ１
４８は、OR１とOR２の両方にデータを与える
「N3」個の積項を有するものとして示されてい
る。それらはOR１およびOR２により共用され
る。
れるＰ項を使用することである。第４図に隣接す
る２個のＡ−３マクロセルが示されている。３個
のANDアレイ１４６，１４８，１５０が示され
ている。第１のアレイ１４６は、ORゲートOR
１にデータを与える「N1」個の積項を有するも
のとして示され、第２のアレイ１５０はORゲー
トOR２にデータを与える積項を「N2」個有する
もをとして示されている。第３のANDアレイ１
４８は、OR１とOR２の両方にデータを与える
「N3」個の積項を有するものとして示されてい
る。それらはOR１およびOR２により共用され
る。
項の数Ｎ−１、Ｎ−２、Ｎ−３はセルごとに変
えることができる。ORゲート当りの専用および
共用の積項の数が第１図に、OR当りの積項と共
用される項として示されている。EP1200の設計
においては、群Ａ−３の４個のマクロセルは、12
個と４個の専用積項を有する２個のマクロセルの
間に４個の共用積項を有し、かつ、８個と８個の
専用積項を有する２個のマクロセルの間に４個の
共用積項を有する。したがつて、４個より少く、
16個までの積項を必要とする論理機能は最少の無
駄で受け容れることができる。
えることができる。ORゲート当りの専用および
共用の積項の数が第１図に、OR当りの積項と共
用される項として示されている。EP1200の設計
においては、群Ａ−３の４個のマクロセルは、12
個と４個の専用積項を有する２個のマクロセルの
間に４個の共用積項を有し、かつ、８個と８個の
専用積項を有する２個のマクロセルの間に４個の
共用積項を有する。したがつて、４個より少く、
16個までの積項を必要とする論理機能は最少の無
駄で受け容れることができる。
全面帰還。
バス１３４を介してのＡ−３（Ｂ−３）のマク
ロセルからの帰還は全面的である。すなわち、Ａ
側とＢ側の両方において全てのANDアレイが帰
還信号を利用できる。
ロセルからの帰還は全面的である。すなわち、Ａ
側とＢ側の両方において全てのANDアレイが帰
還信号を利用できる。
第５図は全体の回路を簡略化したブロツク図で
示すブロツク図である。装置５０の各側に現われ
る３つの種類のマクロセルが、それぞれの種々の
相互接続データ路とともに１５２，１５４，１５
６で示されている。４本の信号バス１６０〜１６
６が示されている。それらの信号バスは次の通り
である。
示すブロツク図である。装置５０の各側に現われ
る３つの種類のマクロセルが、それぞれの種々の
相互接続データ路とともに１５２，１５４，１５
６で示されている。４本の信号バス１６０〜１６
６が示されている。それらの信号バスは次の通り
である。
(a) 全面的入力信号バス１６０…このバスは入力
パツド１６１から信号をとり、それらの信号を
装置の両側の全てのアンドアレイへ与える。
パツド１６１から信号をとり、それらの信号を
装置の両側の全てのアンドアレイへ与える。
(b) 全面的帰還バス１６２…このバスはマクロセ
ルＡ−３、Ａ−４、Ｂ−３、Ｂ−４の全てから
の帰還信号を含む。このバスはＡ側とＢ側の全
てのANDアレイへ信号を与える。
ルＡ−３、Ａ−４、Ｂ−３、Ｂ−４の全てから
の帰還信号を含む。このバスはＡ側とＢ側の全
てのANDアレイへ信号を与える。
(c) Ａ側局部帰還バス１６４…このバスはマクロ
セルＡ−１、Ａ−２からの帰還信号を含む。そ
のバスはＡ側のANDアレイのみに信号を与え
る。
セルＡ−１、Ａ−２からの帰還信号を含む。そ
のバスはＡ側のANDアレイのみに信号を与え
る。
(d) Ｂ側職部帰還バス１６６…このバスはマクロ
セルＢ−１、Ｂ−２からの帰還信号を含む。こ
のバスはＢ側のアンドアレイのみに信号を与え
る。
セルＢ−１、Ｂ−２からの帰還信号を含む。こ
のバスはＢ側のアンドアレイのみに信号を与え
る。
この回路図の目的は、装置の各構成部品の機能
的な相互関係と、それらの部品が４本の主なバス
を介して互いに通信する方法を簡略化して示すも
のである。たとえば、ピン３３における信号Ｉ１
は入力回路およびラツチ５２と、行ドライバ５６
と、バス１６０を通つてANDアレイ１４２へ流
れ、そのANDアレイ１４２においては、それの
先に行われていたプログラミングのために、特定
の出力が発生される。その出力はセンス増幅器お
よびOR／NORゲート６０により検出される。ゲ
ート６０の出力はＤフリツプフロツプ７６と
OMUX９２へ送られる。そうすると、OMUX９
２は、センス増幅器６０の出力またはＤフリツプ
フロツプ７６とドライバ１０８とを交信させる。
ドライバ１０８は信号をＩ／Ｏピン３１へ与え
る。同様に、FMUX９３は、Ｄフリツプフロツ
プ７６の出力、またはＩ／Ｏの入力回路およびラ
ツチ１２０に格納されている信号を行ドライバ５
７に結合するように構成できる。そうすると、行
ドライバ５７はその信号をANDアレイ１４２、
またはＡ側の他の任意のアレイへバス１６４を介
して戻すことができる。その信号がANDアレイ
１６４に入つたとすると、その信号はＩ／Ｏ９９
へ送られ、または図示の代りの経路を経てバス１
６２に結合できる。
的な相互関係と、それらの部品が４本の主なバス
を介して互いに通信する方法を簡略化して示すも
のである。たとえば、ピン３３における信号Ｉ１
は入力回路およびラツチ５２と、行ドライバ５６
と、バス１６０を通つてANDアレイ１４２へ流
れ、そのANDアレイ１４２においては、それの
先に行われていたプログラミングのために、特定
の出力が発生される。その出力はセンス増幅器お
よびOR／NORゲート６０により検出される。ゲ
ート６０の出力はＤフリツプフロツプ７６と
OMUX９２へ送られる。そうすると、OMUX９
２は、センス増幅器６０の出力またはＤフリツプ
フロツプ７６とドライバ１０８とを交信させる。
ドライバ１０８は信号をＩ／Ｏピン３１へ与え
る。同様に、FMUX９３は、Ｄフリツプフロツ
プ７６の出力、またはＩ／Ｏの入力回路およびラ
ツチ１２０に格納されている信号を行ドライバ５
７に結合するように構成できる。そうすると、行
ドライバ５７はその信号をANDアレイ１４２、
またはＡ側の他の任意のアレイへバス１６４を介
して戻すことができる。その信号がANDアレイ
１６４に入つたとすると、その信号はＩ／Ｏ９９
へ送られ、または図示の代りの経路を経てバス１
６２に結合できる。
あるいは、信号がANDアレイ１４８へ入力さ
れたとすると、Ｉ／Ｏポート９９と１０１の一方
または両方を通り、または全面的帰還バス１６２
を通つて、装置のいずれかの側のANDアレイへ
入力される。また、その信号がANDアレイ１４
０へ入力されると、その信号は、センス増幅器お
よびORゲートから直接循環させる（組合せ帰
還）か、Ｄフリツプフロツプによりクロツクされ
た後でバス１６２へ送る（登録された帰還）こと
ができる。
れたとすると、Ｉ／Ｏポート９９と１０１の一方
または両方を通り、または全面的帰還バス１６２
を通つて、装置のいずれかの側のANDアレイへ
入力される。また、その信号がANDアレイ１４
０へ入力されると、その信号は、センス増幅器お
よびORゲートから直接循環させる（組合せ帰
還）か、Ｄフリツプフロツプによりクロツクされ
た後でバス１６２へ送る（登録された帰還）こと
ができる。
したがつて、本発明では、ユーザーが選択でき
るプログラミングの選択範囲が大幅に広いことが
明らかであろう。
るプログラミングの選択範囲が大幅に広いことが
明らかであろう。
第６図は入力回路および入力ラツチ５２の回路
図および論理図である。入力回路はレベル変換器
でもある。チツプに来た信号は入力パツドを介し
て入力レベル変換インバータ１６３へ与えられ
る。このインバータはTTLレベルの入力信号を
CMOSレベルの信号に変える。レベル変換イン
バータ１６３からの信号は、Ｐチヤネルトランジ
スタおよびＮチヤネルトランジスタで構成された
伝送ゲート１６５を通じて送られる。それらのト
ランジスタは信号ILEとによりそれぞれ制御
される。ILEが論理０の時は、信号は、ラツチお
よびドライバをそれぞれ構成している３個のイン
バータ１６７，１６９，１７０を介して行ドライ
バへ与えられる。ILEが論理１になると、それら
のトランジスタはターンオフされて、入力レベル
変換器をラツチおよびドライバ１６７〜１７０か
ら分離する。ラツチおよびドライバは、ILEが０
から１に変つた時の入力の状態を「記憶」してお
り、したがつて入力データは保持されているとい
われる。
図および論理図である。入力回路はレベル変換器
でもある。チツプに来た信号は入力パツドを介し
て入力レベル変換インバータ１６３へ与えられ
る。このインバータはTTLレベルの入力信号を
CMOSレベルの信号に変える。レベル変換イン
バータ１６３からの信号は、Ｐチヤネルトランジ
スタおよびＮチヤネルトランジスタで構成された
伝送ゲート１６５を通じて送られる。それらのト
ランジスタは信号ILEとによりそれぞれ制御
される。ILEが論理０の時は、信号は、ラツチお
よびドライバをそれぞれ構成している３個のイン
バータ１６７，１６９，１７０を介して行ドライ
バへ与えられる。ILEが論理１になると、それら
のトランジスタはターンオフされて、入力レベル
変換器をラツチおよびドライバ１６７〜１７０か
ら分離する。ラツチおよびドライバは、ILEが０
から１に変つた時の入力の状態を「記憶」してお
り、したがつて入力データは保持されているとい
われる。
EP1200の全ての入力部はラツチを有する。こ
れにより、EP1200はILEを適切な時刻にスイツ
チングすることにより、それの入力端子における
信号を捕えることができる。このことは、それの
入力端子におけるデータを、ある期間中にのみ安
定であることを保証できる時に、とくに有用であ
る。この入力ラツチがないと、この目的のために
外部回路を設けねばならない。
れにより、EP1200はILEを適切な時刻にスイツ
チングすることにより、それの入力端子における
信号を捕えることができる。このことは、それの
入力端子におけるデータを、ある期間中にのみ安
定であることを保証できる時に、とくに有用であ
る。この入力ラツチがないと、この目的のために
外部回路を設けねばならない。
以上、本発明を好適な実施例について説明した
が、当業者にとつては他の変更および修正は明ら
かであろう。したがつて、下記の請求の範囲は、
それら全ての変更および修正が本発明の要旨に含
まれるものと解すべきであることを意図するもの
である。
が、当業者にとつては他の変更および修正は明ら
かであろう。したがつて、下記の請求の範囲は、
それら全ての変更および修正が本発明の要旨に含
まれるものと解すべきであることを意図するもの
である。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US620451 | 1984-06-14 | ||
| US06/620,451 US4609986A (en) | 1984-06-14 | 1984-06-14 | Programmable logic array device using EPROM technology |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61502650A JPS61502650A (ja) | 1986-11-13 |
| JPH0431446B2 true JPH0431446B2 (ja) | 1992-05-26 |
Family
ID=24486007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60502783A Granted JPS61502650A (ja) | 1984-06-14 | 1985-06-12 | プログラマブル集積回路論理アレイ装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4609986A (ja) |
| EP (1) | EP0183828B1 (ja) |
| JP (1) | JPS61502650A (ja) |
| AT (1) | ATE73958T1 (ja) |
| AU (1) | AU4439785A (ja) |
| DE (1) | DE3585669D1 (ja) |
| WO (1) | WO1986000165A1 (ja) |
Families Citing this family (221)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5023775A (en) * | 1985-02-14 | 1991-06-11 | Intel Corporation | Software programmable logic array utilizing "and" and "or" gates |
| US4852044A (en) * | 1985-03-04 | 1989-07-25 | Lattice Semiconductor Corporation | Programmable data security circuit for programmable logic device |
| US4761768A (en) * | 1985-03-04 | 1988-08-02 | Lattice Semiconductor Corporation | Programmable logic device |
| US4887239A (en) * | 1985-03-04 | 1989-12-12 | Lattice Semiconductor Corporation | One-time programmable data security system for programmable logic device |
| US4933577A (en) * | 1985-03-22 | 1990-06-12 | Advanced Micro Devices, Inc. | Output circuit for a programmable logic array |
| US4742252A (en) * | 1985-03-29 | 1988-05-03 | Advanced Micro Devices, Inc. | Multiple array customizable logic device |
| US5225719A (en) * | 1985-03-29 | 1993-07-06 | Advanced Micro Devices, Inc. | Family of multiple segmented programmable logic blocks interconnected by a high speed centralized switch matrix |
| CA1234224A (en) * | 1985-05-28 | 1988-03-15 | Boleslav Sykora | Computer memory management system |
| US4779229A (en) * | 1986-07-02 | 1988-10-18 | Advanced Micro Devices, Inc. | Prom with programmable output structures |
| US4791603A (en) * | 1986-07-18 | 1988-12-13 | Honeywell Inc. | Dynamically reconfigurable array logic |
| US5365165A (en) * | 1986-09-19 | 1994-11-15 | Actel Corporation | Testability architecture and techniques for programmable interconnect architecture |
| US4758745B1 (en) * | 1986-09-19 | 1994-11-15 | Actel Corp | User programmable integrated circuit interconnect architecture and test method |
| US5367208A (en) * | 1986-09-19 | 1994-11-22 | Actel Corporation | Reconfigurable programmable interconnect architecture |
| US5341092A (en) * | 1986-09-19 | 1994-08-23 | Actel Corporation | Testability architecture and techniques for programmable interconnect architecture |
| US4969121A (en) * | 1987-03-02 | 1990-11-06 | Altera Corporation | Programmable integrated circuit logic array device having improved microprocessor connectability |
| US4761647A (en) * | 1987-04-06 | 1988-08-02 | Intel Corporation | Eprom controlled tri-port transceiver |
| US4918641A (en) * | 1987-08-26 | 1990-04-17 | Ict International Cmos Technology, Inc. | High-performance programmable logic device |
| US5046035A (en) * | 1987-08-26 | 1991-09-03 | Ict International Cmos Tech., Inc. | High-performance user programmable logic device (PLD) |
| US5321845A (en) * | 1987-09-09 | 1994-06-14 | Hitachi, Ltd. | Single-chip microcomputer including non-volatile memory elements |
| JPS6478023A (en) * | 1987-09-18 | 1989-03-23 | Fujitsu Ltd | Programmable logic device |
| US4878200A (en) * | 1987-12-30 | 1989-10-31 | Intel Corporation | Product term sharing/allocation in an EPROM array |
| USRE34444E (en) * | 1988-01-13 | 1993-11-16 | Xilinx, Inc. | Programmable logic device |
| US4847612A (en) * | 1988-01-13 | 1989-07-11 | Plug Logic, Inc. | Programmable logic device |
| US5023606A (en) * | 1988-01-13 | 1991-06-11 | Plus Logic, Inc. | Programmable logic device with ganged output pins |
| US4912342A (en) * | 1988-05-05 | 1990-03-27 | Altera Corporation | Programmable logic device with array blocks with programmable clocking |
| US4871930A (en) * | 1988-05-05 | 1989-10-03 | Altera Corporation | Programmable logic device with array blocks connected via programmable interconnect |
| US4864161A (en) * | 1988-05-05 | 1989-09-05 | Altera Corporation | Multifunction flip-flop-type circuit |
| US4903223A (en) * | 1988-05-05 | 1990-02-20 | Altera Corporation | Programmable logic device with programmable word line connections |
| JP2548301B2 (ja) * | 1988-05-25 | 1996-10-30 | 富士通株式会社 | プログラマブル論理回路装置 |
| US4899070A (en) * | 1988-07-13 | 1990-02-06 | Altera Corporation | Bit line sense amplifier for programmable logic devices |
| US5111423A (en) * | 1988-07-21 | 1992-05-05 | Altera Corporation | Programmable interface for computer system peripheral circuit card |
| US4875191A (en) * | 1988-07-21 | 1989-10-17 | Intel Corporation | Integrated read and programming row driver |
| US4899067A (en) * | 1988-07-22 | 1990-02-06 | Altera Corporation | Programmable logic devices with spare circuits for use in replacing defective circuits |
| US4930107A (en) * | 1988-08-08 | 1990-05-29 | Altera Corporation | Method and apparatus for programming and verifying programmable elements in programmable devices |
| US4851720A (en) * | 1988-09-02 | 1989-07-25 | Cypress Semiconductor Corporation | Low power sense amplifier for programmable logic device |
| KR0136594B1 (ko) * | 1988-09-30 | 1998-10-01 | 미다 가쓰시게 | 단일칩 마이크로 컴퓨터 |
| US4906870A (en) * | 1988-10-31 | 1990-03-06 | Atmel Corporation | Low power logic array device |
| EP0653842A3 (en) * | 1988-12-16 | 1995-05-31 | Advanced Micro Devices, Inc. | Polarity option control logic |
| US4930097A (en) * | 1988-12-30 | 1990-05-29 | Intel Corporation | Architecture for an improved performance of a programmable logic device |
| US4930098A (en) * | 1988-12-30 | 1990-05-29 | Intel Corporation | Shift register programming for a programmable logic device |
| US4967107A (en) * | 1989-05-12 | 1990-10-30 | Plus Logic, Inc. | Programmable logic expander |
| US5644496A (en) * | 1989-08-15 | 1997-07-01 | Advanced Micro Devices, Inc. | Programmable logic device with internal time-constant multiplexing of signals from external interconnect buses |
| US5233539A (en) * | 1989-08-15 | 1993-08-03 | Advanced Micro Devices, Inc. | Programmable gate array with improved interconnect structure, input/output structure and configurable logic block |
| US5212652A (en) * | 1989-08-15 | 1993-05-18 | Advanced Micro Devices, Inc. | Programmable gate array with improved interconnect structure |
| US5260881A (en) * | 1989-10-30 | 1993-11-09 | Advanced Micro Devices, Inc. | Programmable gate array with improved configurable logic block |
| US5066873A (en) * | 1989-12-04 | 1991-11-19 | Altera Corporation | Integrated circuits with reduced switching noise |
| US5200920A (en) * | 1990-02-08 | 1993-04-06 | Altera Corporation | Method for programming programmable elements in programmable devices |
| US5198705A (en) * | 1990-05-11 | 1993-03-30 | Actel Corporation | Logic module with configurable combinational and sequential blocks |
| KR930004033B1 (ko) * | 1990-08-09 | 1993-05-19 | 현대전자산업 주식회사 | 프로그래머블 로직소자의 입력/출력 마크로셀 |
| KR920006992A (ko) * | 1990-09-28 | 1992-04-28 | 정몽헌 | Epld의 입력회로의 시험장치 및 시험방법 |
| US5079451A (en) * | 1990-12-13 | 1992-01-07 | Atmel Corporation | Programmable logic device with global and local product terms |
| US5416367A (en) * | 1991-03-06 | 1995-05-16 | Quicklogic Corporation | Programmable application specific integrated circuit and logic cell therefor |
| US5122685A (en) * | 1991-03-06 | 1992-06-16 | Quicklogic Corporation | Programmable application specific integrated circuit and logic cell therefor |
| US5322812A (en) * | 1991-03-20 | 1994-06-21 | Crosspoint Solutions, Inc. | Improved method of fabricating antifuses in an integrated circuit device and resulting structure |
| US6759870B2 (en) | 1991-09-03 | 2004-07-06 | Altera Corporation | Programmable logic array integrated circuits |
| US5260610A (en) * | 1991-09-03 | 1993-11-09 | Altera Corporation | Programmable logic element interconnections for programmable logic array integrated circuits |
| US5250859A (en) * | 1991-09-27 | 1993-10-05 | Kaplinsky Cecil H | Low power multifunction logic array |
| US5231312A (en) * | 1992-03-12 | 1993-07-27 | Atmel Corporation | Integrated logic circuit with functionally flexible input/output macrocells |
| US5294846A (en) * | 1992-08-17 | 1994-03-15 | Paivinen John O | Method and apparatus for programming anti-fuse devices |
| US5434514A (en) * | 1992-11-19 | 1995-07-18 | Altera Corporation | Programmable logic devices with spare circuits for replacement of defects |
| US5483178A (en) * | 1993-03-29 | 1996-01-09 | Altera Corporation | Programmable logic device with logic block outputs coupled to adjacent logic block output multiplexers |
| US5497107A (en) * | 1993-05-13 | 1996-03-05 | Texas Instruments Incorporated | Multiple, selectable PLAS having shared inputs and outputs |
| US5440247A (en) * | 1993-05-26 | 1995-08-08 | Kaplinsky; Cecil H. | Fast CMOS logic with programmable logic control |
| US6294928B1 (en) | 1996-04-05 | 2001-09-25 | Altera Corporation | Programmable logic device with highly routable interconnect |
| US6181162B1 (en) | 1994-04-10 | 2001-01-30 | Altera Corporation | Programmable logic device with highly routable interconnect |
| US5689195A (en) * | 1995-05-17 | 1997-11-18 | Altera Corporation | Programmable logic array integrated circuit devices |
| USRE38651E1 (en) * | 1994-05-18 | 2004-11-09 | Altera Corporation | Variable depth and width memory device |
| US5424655A (en) * | 1994-05-20 | 1995-06-13 | Quicklogic Corporation | Programmable application specific integrated circuit employing antifuses and methods therefor |
| US5815726A (en) * | 1994-11-04 | 1998-09-29 | Altera Corporation | Coarse-grained look-up table architecture |
| US5850365A (en) * | 1994-12-16 | 1998-12-15 | Altera Corporation | Sense amplifier with individually optimized high and low power modes |
| US5525917A (en) * | 1994-12-16 | 1996-06-11 | Altera Corporation | Sense amplifier with feedback and stabilization |
| US5537057A (en) * | 1995-02-14 | 1996-07-16 | Altera Corporation | Programmable logic array device with grouped logic regions and three types of conductors |
| US5963049A (en) | 1995-05-17 | 1999-10-05 | Altera Corporation | Programmable logic array integrated circuit architectures |
| US5900743A (en) * | 1995-05-17 | 1999-05-04 | Altera Corporation | Programmable logic array devices with interconnect lines of various lengths |
| US5909126A (en) | 1995-05-17 | 1999-06-01 | Altera Corporation | Programmable logic array integrated circuit devices with interleaved logic array blocks |
| US5592106A (en) * | 1995-05-17 | 1997-01-07 | Altera Corporation | Programmable logic array integrated circuits with interconnection conductors of overlapping extent |
| GB2300946B (en) * | 1995-05-17 | 1999-10-20 | Altera Corp | Tri-statable input/output circuitry for programmable logic |
| US5543730A (en) | 1995-05-17 | 1996-08-06 | Altera Corporation | Techniques for programming programmable logic array devices |
| US5543732A (en) * | 1995-05-17 | 1996-08-06 | Altera Corporation | Programmable logic array devices with interconnect lines of various lengths |
| US5541530A (en) * | 1995-05-17 | 1996-07-30 | Altera Corporation | Programmable logic array integrated circuits with blocks of logic regions grouped into super-blocks |
| US5614840A (en) * | 1995-05-17 | 1997-03-25 | Altera Corporation | Programmable logic array integrated circuits with segmented, selectively connectable, long interconnection conductors |
| US5671432A (en) * | 1995-06-02 | 1997-09-23 | International Business Machines Corporation | Programmable array I/O-routing resource |
| US5646546A (en) * | 1995-06-02 | 1997-07-08 | International Business Machines Corporation | Programmable logic cell having configurable gates and multiplexers |
| US5652529A (en) * | 1995-06-02 | 1997-07-29 | International Business Machines Corporation | Programmable array clock/reset resource |
| US5631578A (en) * | 1995-06-02 | 1997-05-20 | International Business Machines Corporation | Programmable array interconnect network |
| US6028446A (en) * | 1995-06-06 | 2000-02-22 | Advanced Micro Devices, Inc. | Flexible synchronous and asynchronous circuits for a very high density programmable logic device |
| US5659717A (en) * | 1995-07-31 | 1997-08-19 | Altera Corporation | Methods for partitioning circuits in order to allocate elements among multiple circuit groups |
| US5581501A (en) * | 1995-08-17 | 1996-12-03 | Altera Corporation | Nonvolatile SRAM cells and cell arrays |
| US5565793A (en) * | 1995-08-22 | 1996-10-15 | Altera Corporation | Programmable logic array integrated circuit devices with regions of enhanced interconnectivity |
| US5764080A (en) * | 1995-08-24 | 1998-06-09 | Altera Corporation | Input/output interface circuitry for programmable logic array integrated circuit devices |
| US5631576A (en) * | 1995-09-01 | 1997-05-20 | Altera Corporation | Programmable logic array integrated circuit devices with flexible carry chains |
| US5821773A (en) * | 1995-09-06 | 1998-10-13 | Altera Corporation | Look-up table based logic element with complete permutability of the inputs to the secondary signals |
| US5729495A (en) * | 1995-09-29 | 1998-03-17 | Altera Corporation | Dynamic nonvolatile memory cell |
| US5744991A (en) * | 1995-10-16 | 1998-04-28 | Altera Corporation | System for distributing clocks using a delay lock loop in a programmable logic circuit |
| US5970255A (en) * | 1995-10-16 | 1999-10-19 | Altera Corporation | System for coupling programmable logic device to external circuitry which selects a logic standard and uses buffers to modify output and input signals accordingly |
| US5592102A (en) * | 1995-10-19 | 1997-01-07 | Altera Corporation | Means and apparatus to minimize the effects of silicon processing defects in programmable logic devices |
| US5670895A (en) * | 1995-10-19 | 1997-09-23 | Altera Corporation | Routing connections for programmable logic array integrated circuits |
| US5555214A (en) * | 1995-11-08 | 1996-09-10 | Altera Corporation | Apparatus for serial reading and writing of random access memory arrays |
| US5793246A (en) | 1995-11-08 | 1998-08-11 | Altera Corporation | High voltage pump scheme incorporating an overlapping clock |
| US5672985A (en) * | 1995-12-18 | 1997-09-30 | Altera Corporation | Programmable logic array integrated circuits with carry and/or cascade rings |
| US5767734A (en) * | 1995-12-21 | 1998-06-16 | Altera Corporation | High-voltage pump with initiation scheme |
| US6882177B1 (en) | 1996-01-10 | 2005-04-19 | Altera Corporation | Tristate structures for programmable logic devices |
| US5894228A (en) | 1996-01-10 | 1999-04-13 | Altera Corporation | Tristate structures for programmable logic devices |
| US5691653A (en) * | 1996-01-16 | 1997-11-25 | Altera Corporation | Product term based programmable logic array devices with reduced control memory requirements |
| US5787009A (en) * | 1996-02-20 | 1998-07-28 | Altera Corporation | Methods for allocating circuit design portions among physical circuit portions |
| US5768372A (en) * | 1996-03-13 | 1998-06-16 | Altera Corporation | Method and apparatus for securing programming data of a programmable logic device |
| US6005806A (en) * | 1996-03-14 | 1999-12-21 | Altera Corporation | Nonvolatile configuration cells and cell arrays |
| US5694058A (en) * | 1996-03-20 | 1997-12-02 | Altera Corporation | Programmable logic array integrated circuits with improved interconnection conductor utilization |
| US5872463A (en) * | 1996-04-04 | 1999-02-16 | Altera Corporation | Routing in programmable logic devices using shared distributed programmable logic connectors |
| US5835998A (en) * | 1996-04-04 | 1998-11-10 | Altera Corporation | Logic cell for programmable logic devices |
| US5869979A (en) * | 1996-04-05 | 1999-02-09 | Altera Corporation | Technique for preconditioning I/Os during reconfiguration |
| US6034540A (en) | 1997-04-08 | 2000-03-07 | Altera Corporation | Programmable logic integrated circuit architecture incorporating a lonely register |
| US5939790A (en) * | 1996-04-09 | 1999-08-17 | Altera Corporation | Integrated circuit pad structures |
| US6107822A (en) | 1996-04-09 | 2000-08-22 | Altera Corporation | Logic element for a programmable logic integrated circuit |
| US5986465A (en) * | 1996-04-09 | 1999-11-16 | Altera Corporation | Programmable logic integrated circuit architecture incorporating a global shareable expander |
| US5998295A (en) | 1996-04-10 | 1999-12-07 | Altera Corporation | Method of forming a rough region on a substrate |
| US5949710A (en) * | 1996-04-10 | 1999-09-07 | Altera Corporation | Programmable interconnect junction |
| US5977791A (en) | 1996-04-15 | 1999-11-02 | Altera Corporation | Embedded memory block with FIFO mode for programmable logic device |
| US6025737A (en) * | 1996-11-27 | 2000-02-15 | Altera Corporation | Circuitry for a low internal voltage integrated circuit |
| US6118302A (en) | 1996-05-28 | 2000-09-12 | Altera Corporation | Interface for low-voltage semiconductor devices |
| US6384630B2 (en) | 1996-06-05 | 2002-05-07 | Altera Corporation | Techniques for programming programmable logic array devices |
| US5715197A (en) | 1996-07-29 | 1998-02-03 | Xilinx, Inc. | Multiport RAM with programmable data port configuration |
| US5959891A (en) * | 1996-08-16 | 1999-09-28 | Altera Corporation | Evaluation of memory cell characteristics |
| US5771264A (en) * | 1996-08-29 | 1998-06-23 | Altera Corporation | Digital delay lock loop for clock signal frequency multiplication |
| US5781032A (en) * | 1996-09-09 | 1998-07-14 | International Business Machines Corporation | Programmable inverter circuit used in a programmable logic cell |
| US6236597B1 (en) | 1996-09-16 | 2001-05-22 | Altera Corporation | Nonvolatile memory cell with multiple gate oxide thicknesses |
| US6018476A (en) * | 1996-09-16 | 2000-01-25 | Altera Corporation | Nonvolatile configuration cells and cell arrays |
| US5880597A (en) * | 1996-09-18 | 1999-03-09 | Altera Corporation | Interleaved interconnect for programmable logic array devices |
| US5844854A (en) * | 1996-09-18 | 1998-12-01 | Altera Corporation | Programmable logic device with two dimensional memory addressing |
| US5914904A (en) * | 1996-10-01 | 1999-06-22 | Altera Corporation | Compact electrically erasable memory cells and arrays |
| US5999016A (en) * | 1996-10-10 | 1999-12-07 | Altera Corporation | Architectures for programmable logic devices |
| US6300794B1 (en) | 1996-10-10 | 2001-10-09 | Altera Corporation | Programmable logic device with hierarchical interconnection resources |
| US5977793A (en) * | 1996-10-10 | 1999-11-02 | Altera Corporation | Programmable logic device with hierarchical interconnection resources |
| US5942914A (en) * | 1996-10-25 | 1999-08-24 | Altera Corporation | PLD with split multiplexed inputs from global conductors |
| US5883526A (en) * | 1997-04-17 | 1999-03-16 | Altera Corporation | Hierarchical interconnect for programmable logic devices |
| US5959466A (en) * | 1997-01-31 | 1999-09-28 | Actel Corporation | Field programmable gate array with mask programmed input and output buffers |
| US5936426A (en) * | 1997-02-03 | 1999-08-10 | Actel Corporation | Logic function module for field programmable array |
| US6091258A (en) * | 1997-02-05 | 2000-07-18 | Altera Corporation | Redundancy circuitry for logic circuits |
| US6034536A (en) * | 1997-02-05 | 2000-03-07 | Altera Corporation | Redundancy circuitry for logic circuits |
| US5982195A (en) * | 1997-02-20 | 1999-11-09 | Altera Corporation | Programmable logic device architectures |
| US6127844A (en) | 1997-02-20 | 2000-10-03 | Altera Corporation | PCI-compatible programmable logic devices |
| US5999015A (en) * | 1997-02-20 | 1999-12-07 | Altera Corporation | Logic region resources for programmable logic devices |
| US7148722B1 (en) | 1997-02-20 | 2006-12-12 | Altera Corporation | PCI-compatible programmable logic devices |
| US6150837A (en) * | 1997-02-28 | 2000-11-21 | Actel Corporation | Enhanced field programmable gate array |
| US6184710B1 (en) | 1997-03-20 | 2001-02-06 | Altera Corporation | Programmable logic array devices with enhanced interconnectivity between adjacent logic regions |
| US6107820A (en) | 1997-05-23 | 2000-08-22 | Altera Corporation | Redundancy circuitry for programmable logic devices with interleaved input circuits |
| US6262595B1 (en) | 1997-06-10 | 2001-07-17 | Altera Corporation | High-speed programmable interconnect |
| US6239612B1 (en) | 1997-08-20 | 2001-05-29 | Altera Corporation | Programmable I/O cells with multiple drivers |
| US6130555A (en) * | 1997-10-13 | 2000-10-10 | Altera Corporation | Driver circuitry for programmable logic devices |
| US6052327A (en) * | 1997-10-14 | 2000-04-18 | Altera Corporation | Dual-port programmable logic device variable depth and width memory array |
| US6288970B1 (en) | 1997-10-16 | 2001-09-11 | Altera Corporation | Programmable logic device memory array circuit having combinable single-port memory arrays |
| US6121790A (en) * | 1997-10-16 | 2000-09-19 | Altera Corporation | Programmable logic device with enhanced multiplexing capabilities in interconnect resources |
| US6107825A (en) | 1997-10-16 | 2000-08-22 | Altera Corporation | Input/output circuitry for programmable logic devices |
| US6191998B1 (en) | 1997-10-16 | 2001-02-20 | Altera Corporation | Programmable logic device memory array circuit having combinable single-port memory arrays |
| US6107824A (en) * | 1997-10-16 | 2000-08-22 | Altera Corporation | Circuitry and methods for internal interconnection of programmable logic devices |
| US6084427A (en) | 1998-05-19 | 2000-07-04 | Altera Corporation | Programmable logic devices with enhanced multiplexing capabilities |
| US6255850B1 (en) | 1997-10-28 | 2001-07-03 | Altera Corporation | Integrated circuit with both clamp protection and high impedance protection from input overshoot |
| US6201404B1 (en) | 1998-07-14 | 2001-03-13 | Altera Corporation | Programmable logic device with redundant circuitry |
| US6184707B1 (en) | 1998-10-07 | 2001-02-06 | Altera Corporation | Look-up table based logic element with complete permutability of the inputs to the secondary signals |
| US6215326B1 (en) | 1998-11-18 | 2001-04-10 | Altera Corporation | Programmable logic device architecture with super-regions having logic regions and a memory region |
| US6507216B1 (en) | 1998-11-18 | 2003-01-14 | Altera Corporation | Efficient arrangement of interconnection resources on programmable logic devices |
| US6407576B1 (en) | 1999-03-04 | 2002-06-18 | Altera Corporation | Interconnection and input/output resources for programmable logic integrated circuit devices |
| US7484081B1 (en) | 2000-10-10 | 2009-01-27 | Altera Corporation | Method and apparatus for protecting designs in SRAM-based programmable logic devices |
| US7129744B2 (en) * | 2003-10-23 | 2006-10-31 | Viciciv Technology | Programmable interconnect structures |
| US7312109B2 (en) * | 2002-07-08 | 2007-12-25 | Viciciv, Inc. | Methods for fabricating fuse programmable three dimensional integrated circuits |
| US6992503B2 (en) * | 2002-07-08 | 2006-01-31 | Viciciv Technology | Programmable devices with convertibility to customizable devices |
| US20040004251A1 (en) * | 2002-07-08 | 2004-01-08 | Madurawe Raminda U. | Insulated-gate field-effect thin film transistors |
| US7673273B2 (en) * | 2002-07-08 | 2010-03-02 | Tier Logic, Inc. | MPGA products based on a prototype FPGA |
| US7112994B2 (en) * | 2002-07-08 | 2006-09-26 | Viciciv Technology | Three dimensional integrated circuits |
| US8643162B2 (en) | 2007-11-19 | 2014-02-04 | Raminda Udaya Madurawe | Pads and pin-outs in three dimensional integrated circuits |
| US7812458B2 (en) * | 2007-11-19 | 2010-10-12 | Tier Logic, Inc. | Pad invariant FPGA and ASIC devices |
| US7042756B2 (en) * | 2002-10-18 | 2006-05-09 | Viciciv Technology | Configurable storage device |
| US7084666B2 (en) * | 2002-10-21 | 2006-08-01 | Viciciv Technology | Programmable interconnect structures |
| US7111110B1 (en) | 2002-12-10 | 2006-09-19 | Altera Corporation | Versatile RAM for programmable logic device |
| US6897543B1 (en) | 2003-08-22 | 2005-05-24 | Altera Corporation | Electrically-programmable integrated circuit antifuses |
| US7030651B2 (en) * | 2003-12-04 | 2006-04-18 | Viciciv Technology | Programmable structured arrays |
| US7176713B2 (en) * | 2004-01-05 | 2007-02-13 | Viciciv Technology | Integrated circuits with RAM and ROM fabrication options |
| KR100564611B1 (ko) * | 2004-02-14 | 2006-03-29 | 삼성전자주식회사 | 하드 디스크 드라이브의 완충 구조체 |
| US7157782B1 (en) | 2004-02-17 | 2007-01-02 | Altera Corporation | Electrically-programmable transistor antifuses |
| US7489164B2 (en) * | 2004-05-17 | 2009-02-10 | Raminda Udaya Madurawe | Multi-port memory devices |
| US8612772B1 (en) | 2004-09-10 | 2013-12-17 | Altera Corporation | Security core using soft key |
| US8566616B1 (en) | 2004-09-10 | 2013-10-22 | Altera Corporation | Method and apparatus for protecting designs in SRAM-based programmable logic devices and the like |
| US20060080632A1 (en) * | 2004-09-30 | 2006-04-13 | Mathstar, Inc. | Integrated circuit layout having rectilinear structure of objects |
| US20070247189A1 (en) * | 2005-01-25 | 2007-10-25 | Mathstar | Field programmable semiconductor object array integrated circuit |
| JP4720436B2 (ja) * | 2005-11-01 | 2011-07-13 | 株式会社日立製作所 | リコンフィギュラブルプロセッサまたは装置 |
| US7486111B2 (en) * | 2006-03-08 | 2009-02-03 | Tier Logic, Inc. | Programmable logic devices comprising time multiplexed programmable interconnect |
| US20080024165A1 (en) * | 2006-07-28 | 2008-01-31 | Raminda Udaya Madurawe | Configurable embedded multi-port memory |
| US20090128189A1 (en) * | 2007-11-19 | 2009-05-21 | Raminda Udaya Madurawe | Three dimensional programmable devices |
| US7635988B2 (en) * | 2007-11-19 | 2009-12-22 | Tier Logic, Inc. | Multi-port thin-film memory devices |
| US20090144595A1 (en) * | 2007-11-30 | 2009-06-04 | Mathstar, Inc. | Built-in self-testing (bist) of field programmable object arrays |
| US7602213B2 (en) * | 2007-12-26 | 2009-10-13 | Tier Logic, Inc. | Using programmable latch to implement logic |
| US7573293B2 (en) * | 2007-12-26 | 2009-08-11 | Tier Logic, Inc. | Programmable logic based latches and shift registers |
| US7795913B2 (en) * | 2007-12-26 | 2010-09-14 | Tier Logic | Programmable latch based multiplier |
| US7573294B2 (en) * | 2007-12-26 | 2009-08-11 | Tier Logic, Inc. | Programmable logic based latches and shift registers |
| US8230375B2 (en) | 2008-09-14 | 2012-07-24 | Raminda Udaya Madurawe | Automated metal pattern generation for integrated circuits |
| US8438522B1 (en) | 2008-09-24 | 2013-05-07 | Iowa State University Research Foundation, Inc. | Logic element architecture for generic logic chains in programmable devices |
| US8661394B1 (en) | 2008-09-24 | 2014-02-25 | Iowa State University Research Foundation, Inc. | Depth-optimal mapping of logic chains in reconfigurable fabrics |
| US8159268B1 (en) | 2010-11-16 | 2012-04-17 | Raminda Udaya Madurawe | Interconnect structures for metal configurable integrated circuits |
| US8159265B1 (en) | 2010-11-16 | 2012-04-17 | Raminda Udaya Madurawe | Memory for metal configurable integrated circuits |
| US8159266B1 (en) | 2010-11-16 | 2012-04-17 | Raminda Udaya Madurawe | Metal configurable integrated circuits |
| US9048142B2 (en) | 2010-12-28 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8719957B2 (en) | 2011-04-29 | 2014-05-06 | Altera Corporation | Systems and methods for detecting and mitigating programmable logic device tampering |
| US8461863B2 (en) | 2011-04-29 | 2013-06-11 | Altera Corporation | Method and apparatus for securing a programmable device using a kill switch |
| US8736299B1 (en) | 2011-04-29 | 2014-05-27 | Altera Corporation | Setting security features of programmable logic devices |
| US8627105B2 (en) | 2011-04-29 | 2014-01-07 | Altera Corporation | Method and apparatus for securing programming data of a programmable device |
| US9654107B2 (en) | 2012-04-27 | 2017-05-16 | Semiconductor Energy Laboratory Co., Ltd. | Programmable LSI |
| JP6236217B2 (ja) | 2012-05-01 | 2017-11-22 | 株式会社半導体エネルギー研究所 | ルックアップテーブル、及びルックアップテーブルを備えるプログラマブルロジックデバイス |
| SG10201608665WA (en) | 2012-05-02 | 2016-12-29 | Semiconductor Energy Lab Co Ltd | Programmable logic device |
| JP6250955B2 (ja) | 2012-05-25 | 2017-12-20 | 株式会社半導体エネルギー研究所 | 半導体装置の駆動方法 |
| US9571103B2 (en) | 2012-05-25 | 2017-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Lookup table and programmable logic device including lookup table |
| WO2014061567A1 (en) | 2012-10-17 | 2014-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Programmable logic device |
| KR102112364B1 (ko) | 2012-12-06 | 2020-05-18 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| JP2014195243A (ja) | 2013-02-28 | 2014-10-09 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US9612795B2 (en) | 2013-03-14 | 2017-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Data processing device, data processing method, and computer program |
| US9026873B2 (en) | 2013-07-23 | 2015-05-05 | Altera Coporation | Method and apparatus for securing configuration scan chains of a programmable device |
| US9349418B2 (en) | 2013-12-27 | 2016-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for driving the same |
| JP6541376B2 (ja) | 2014-03-13 | 2019-07-10 | 株式会社半導体エネルギー研究所 | プログラマブルロジックデバイスの動作方法 |
| TWI643457B (zh) | 2014-04-25 | 2018-12-01 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
| JP6689062B2 (ja) | 2014-12-10 | 2020-04-28 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US10008502B2 (en) | 2016-05-04 | 2018-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Memory device |
| CN109565280B (zh) | 2016-08-19 | 2023-02-17 | 株式会社半导体能源研究所 | 半导体装置的电源控制方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5413240A (en) * | 1977-06-30 | 1979-01-31 | Ibm | Programmable logic array |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US207556A (en) * | 1878-08-27 | Improvement in canopies for beds | ||
| IT1042852B (it) * | 1974-09-30 | 1980-01-30 | Siemens Ag | Disposizione di circuiti logici integrata e programmabile |
| DE2455178C2 (de) * | 1974-11-21 | 1982-12-23 | Siemens AG, 1000 Berlin und 8000 München | Integrierte, programmierbare Logikanordnung |
| US4034356A (en) * | 1975-12-03 | 1977-07-05 | Ibm Corporation | Reconfigurable logic array |
| US4207556A (en) * | 1976-12-14 | 1980-06-10 | Nippon Telegraph And Telephone Public Corporation | Programmable logic array arrangement |
| US4195352A (en) * | 1977-07-08 | 1980-03-25 | Xerox Corporation | Split programmable logic array |
| US4578771A (en) * | 1980-12-29 | 1986-03-25 | International Business Machines Corporation | Dynamically reprogrammable array logic system |
-
1984
- 1984-06-14 US US06/620,451 patent/US4609986A/en not_active Expired - Lifetime
-
1985
- 1985-06-12 WO PCT/US1985/001111 patent/WO1986000165A1/en active IP Right Grant
- 1985-06-12 DE DE8585903154T patent/DE3585669D1/de not_active Expired - Lifetime
- 1985-06-12 AU AU44397/85A patent/AU4439785A/en not_active Abandoned
- 1985-06-12 JP JP60502783A patent/JPS61502650A/ja active Granted
- 1985-06-12 AT AT85903154T patent/ATE73958T1/de not_active IP Right Cessation
- 1985-06-12 EP EP85903154A patent/EP0183828B1/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5413240A (en) * | 1977-06-30 | 1979-01-31 | Ibm | Programmable logic array |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0183828A4 (en) | 1988-07-29 |
| US4609986A (en) | 1986-09-02 |
| DE3585669D1 (de) | 1992-04-23 |
| AU4439785A (en) | 1986-01-10 |
| WO1986000165A1 (en) | 1986-01-03 |
| EP0183828A1 (en) | 1986-06-11 |
| JPS61502650A (ja) | 1986-11-13 |
| ATE73958T1 (de) | 1992-04-15 |
| EP0183828B1 (en) | 1992-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0431446B2 (ja) | ||
| EP0707721B1 (en) | Programmable logic device with regional and universal signal routing | |
| US5371422A (en) | Programmable logic device having multiplexers and demultiplexers randomly connected to global conductors for interconnections between logic elements | |
| US5352940A (en) | Ram convertible look-up table based macrocell for PLDs | |
| US7017136B2 (en) | Architecture and interconnect scheme for programmable logic circuits | |
| US5732246A (en) | Programmable array interconnect latch | |
| US6014334A (en) | Sample and load scheme for observability of internal nodes in a PLD | |
| US5046035A (en) | High-performance user programmable logic device (PLD) | |
| US5521529A (en) | Very high-density complex programmable logic devices with a multi-tiered hierarchical switch matrix and optimized flexible logic allocation | |
| US4774421A (en) | Programmable logic array device using EPROM technology | |
| US5646544A (en) | System and method for dynamically reconfiguring a programmable gate array | |
| JP2614169B2 (ja) | プログラム可能アレイ論理装置およびプログラム可能論理装置 | |
| US4617479A (en) | Programmable logic array device using EPROM technology | |
| EP0376905B1 (en) | Programmable logic device having a plurality of programmable logic arrays arranged in a mosaic layout together with a plurality of interminglingly arranged interfacing blocks | |
| US5256918A (en) | Programmable logic circuit | |
| EP0871292A1 (en) | In-system programmable interconnect circuit | |
| JPH07504797A (ja) | 論理積項の縦続接続および改良したフリップフロップ利用を伴うマクロセル | |
| JPH11243334A (ja) | 積算項として構成可能なランダムアクセスメモリを備えるプログラマブルロジックアレイ装置 | |
| US5302866A (en) | Input circuit block and method for PLDs with register clock enable selection | |
| EP1010250A1 (en) | Function block architecture for gate array | |
| US5053646A (en) | Programmable logic device having expanded logic capability | |
| US7304499B1 (en) | Distributed random access memory in a programmable logic device | |
| CA1207916A (en) | Cmos multiport general purpose register | |
| US5298803A (en) | Programmable logic device having low power microcells with selectable registered and combinatorial output signals | |
| US7656193B1 (en) | Programmable logic device and method of testing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |