JPH04307521A - 薄膜トランジスタ装置及びその製造方法 - Google Patents
薄膜トランジスタ装置及びその製造方法Info
- Publication number
- JPH04307521A JPH04307521A JP3071715A JP7171591A JPH04307521A JP H04307521 A JPH04307521 A JP H04307521A JP 3071715 A JP3071715 A JP 3071715A JP 7171591 A JP7171591 A JP 7171591A JP H04307521 A JPH04307521 A JP H04307521A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- thin film
- film transistor
- source
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000011159 matrix material Substances 0.000 claims abstract description 6
- 239000010408 film Substances 0.000 claims description 31
- 239000010410 layer Substances 0.000 claims description 15
- 239000011229 interlayer Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 4
- 230000007547 defect Effects 0.000 abstract description 29
- 239000000758 substrate Substances 0.000 abstract description 18
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 9
- 239000004020 conductor Substances 0.000 abstract 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 235000012239 silicon dioxide Nutrition 0.000 description 8
- 229910052681 coesite Inorganic materials 0.000 description 7
- 229910052906 cristobalite Inorganic materials 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 229910052682 stishovite Inorganic materials 0.000 description 7
- 229910052905 tridymite Inorganic materials 0.000 description 7
- 238000000059 patterning Methods 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910002651 NO3 Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910004446 Ta2 O5 Inorganic materials 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- LGZVIFDFEQVAKL-UHFFFAOYSA-N azane cerium(3+) trinitrate Chemical compound N.[Ce+3].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O LGZVIFDFEQVAKL-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタの配
線構造および製造方法に関し、特に薄膜トランジスタが
マトリックス状に多数配置された液晶表示装置における
配線の断線および配線間の短絡に起因する欠陥を防止す
る技術に関する。
線構造および製造方法に関し、特に薄膜トランジスタが
マトリックス状に多数配置された液晶表示装置における
配線の断線および配線間の短絡に起因する欠陥を防止す
る技術に関する。
【０００２】
【従来の技術】従来、マトリックス状に配置された各画
素に薄膜トランジスタの駆動素子をもつアクティブマト
リックス方式の液晶ディスプレイが知られている。この
薄膜トランジスタを駆動するには互いに独立するソース
信号とゲート信号を薄膜トランジスタに入力しなければ
ならないため、同一基板上に互いに絶縁させて３次元的
に配線する必要がある。近年の液晶表示装置の大画面化
、高精細化に伴う構成画素の大幅な増加により欠陥の発
生も増加し完成品の歩留まりを低下させている。歩留ま
りを低下させる欠陥には、大別すると点欠陥と線欠陥が
ある。点欠陥の要因には、薄膜トランジスタの特性の不
良、ＩＴＯとソース線がパターン不良によって短絡して
しまうなどがあり、線欠陥は、断線、短絡、ピンホール
などの層間絶縁膜不良によるクロス・ショートがある。 このように薄膜トランジスタの特性不良を除き、歩留ま
りを低下させている原因には配線に起因する欠陥による
ものが多く、配線構造を工夫する必要がある。
素に薄膜トランジスタの駆動素子をもつアクティブマト
リックス方式の液晶ディスプレイが知られている。この
薄膜トランジスタを駆動するには互いに独立するソース
信号とゲート信号を薄膜トランジスタに入力しなければ
ならないため、同一基板上に互いに絶縁させて３次元的
に配線する必要がある。近年の液晶表示装置の大画面化
、高精細化に伴う構成画素の大幅な増加により欠陥の発
生も増加し完成品の歩留まりを低下させている。歩留ま
りを低下させる欠陥には、大別すると点欠陥と線欠陥が
ある。点欠陥の要因には、薄膜トランジスタの特性の不
良、ＩＴＯとソース線がパターン不良によって短絡して
しまうなどがあり、線欠陥は、断線、短絡、ピンホール
などの層間絶縁膜不良によるクロス・ショートがある。 このように薄膜トランジスタの特性不良を除き、歩留ま
りを低下させている原因には配線に起因する欠陥による
ものが多く、配線構造を工夫する必要がある。
【０００３】これまでは、これらの欠陥に対してはクロ
ス部の短絡の防止としてゲート配線を先に形成する逆ス
タガ型のトランジスタを採用することにより、ゲート線
・ソース線間のクロス部の構造を図３のように絶縁膜を
多層化して欠陥を低減していた。
ス部の短絡の防止としてゲート配線を先に形成する逆ス
タガ型のトランジスタを採用することにより、ゲート線
・ソース線間のクロス部の構造を図３のように絶縁膜を
多層化して欠陥を低減していた。
【０００４】
【発明が解決しようとする課題】しかし、前述の従来技
術ではクロス部の短絡欠陥を大きく低減することはでき
るが、基板製造工程後期のソース配線を形成以降でない
と検査されないため、仮にこの段階で欠陥が多く、修正
が困難な場合はそれまでの製造に要した時間と費用が無
駄となってしまい、また、その後の修正もかなり大変と
なる。そこで本発明のこのような問題点を解決するもの
で、その目的とするところは配線に起因する欠陥を製造
工程初期に検出し、修正できる薄膜トランジスタの配線
構造を提供するところにある。
術ではクロス部の短絡欠陥を大きく低減することはでき
るが、基板製造工程後期のソース配線を形成以降でない
と検査されないため、仮にこの段階で欠陥が多く、修正
が困難な場合はそれまでの製造に要した時間と費用が無
駄となってしまい、また、その後の修正もかなり大変と
なる。そこで本発明のこのような問題点を解決するもの
で、その目的とするところは配線に起因する欠陥を製造
工程初期に検出し、修正できる薄膜トランジスタの配線
構造を提供するところにある。
【０００５】
【課題を解決するための手段】本発明の薄膜トランジス
タの配線構造は、ゲート配線およびソース配線の形成を
薄膜トランジスタを形成する以前の製造工程初期に行い
、配線に起因する欠陥を工程初期に検出できることを特
徴とする。
タの配線構造は、ゲート配線およびソース配線の形成を
薄膜トランジスタを形成する以前の製造工程初期に行い
、配線に起因する欠陥を工程初期に検出できることを特
徴とする。
【０００６】
【実施例】（実施例１）図１（ａ）、（ｂ）は、本発明
の実施例における平面図および断面図である。
の実施例における平面図および断面図である。
【０００７】本発明の実施例における薄膜トランジスタ
の配線構造は、図１（ｂ）で示す構造をしている。１０
１は絶縁基板、１０２はゲート配線、１０３はソース配
線、１０４は画素ＩＴＯ、１０５はゲート電極である。
の配線構造は、図１（ｂ）で示す構造をしている。１０
１は絶縁基板、１０２はゲート配線、１０３はソース配
線、１０４は画素ＩＴＯ、１０５はゲート電極である。
【０００８】以下、製造方法について説明する。
【０００９】まず、図１（ｂ）に示したようなガラスや
石英のような絶縁基板１０１上に層間絶縁膜１０６を挟
んでゲート配線１０２およびソース配線１０３を形成す
る。以下の図１（ｂ）ではゲート配線がソース配線の前
に形成されているがゲート配線をソース配線の後に形成
してもよい。ただし、ゲート配線には絶えず直流成分が
かかるため、液晶ディスプレイに適用した場合、液晶を
劣化させる可能性があり、ゲート配線をソース線よりも
先に形成し、液晶層までの距離をはなす方が液晶の信頼
性の点でよい。また、断線による線欠陥を防ぐため、第
１層の配線の断面形状にテーパーをつける。垂直だと層
間絶縁膜を形成する際にエッジや基板との界面付近で異
常成長しやすく、第２層の配線の被覆性が低下し、断線
に結びつくからである。本実施例ではゲート配線を先に
形成することとし、ゲートおよびソースの配線材料とし
てそれぞれＣｒおよびＡｌを用い、層間絶縁膜は、Ｓｉ
Ｏ２ を用いた。なお、ゲート配線とソース配線の材質
を同一にしても良い。その場合、遮光の程度が配線の種
類に依らなくなり、配線を遮光帯に用いるときは極めて
有効である。また、後に説明するような、プロセスの低
温化にともないレーザアニールの技術を採用する際は、
能動層を再結晶化させるための熱が面内で比較的均一に
拡散でき、薄膜トランジスタの特性の面内ばらつきが抑
えられる点から、ソース・ゲートとも同一材料の方が望
ましい。
石英のような絶縁基板１０１上に層間絶縁膜１０６を挟
んでゲート配線１０２およびソース配線１０３を形成す
る。以下の図１（ｂ）ではゲート配線がソース配線の前
に形成されているがゲート配線をソース配線の後に形成
してもよい。ただし、ゲート配線には絶えず直流成分が
かかるため、液晶ディスプレイに適用した場合、液晶を
劣化させる可能性があり、ゲート配線をソース線よりも
先に形成し、液晶層までの距離をはなす方が液晶の信頼
性の点でよい。また、断線による線欠陥を防ぐため、第
１層の配線の断面形状にテーパーをつける。垂直だと層
間絶縁膜を形成する際にエッジや基板との界面付近で異
常成長しやすく、第２層の配線の被覆性が低下し、断線
に結びつくからである。本実施例ではゲート配線を先に
形成することとし、ゲートおよびソースの配線材料とし
てそれぞれＣｒおよびＡｌを用い、層間絶縁膜は、Ｓｉ
Ｏ２ を用いた。なお、ゲート配線とソース配線の材質
を同一にしても良い。その場合、遮光の程度が配線の種
類に依らなくなり、配線を遮光帯に用いるときは極めて
有効である。また、後に説明するような、プロセスの低
温化にともないレーザアニールの技術を採用する際は、
能動層を再結晶化させるための熱が面内で比較的均一に
拡散でき、薄膜トランジスタの特性の面内ばらつきが抑
えられる点から、ソース・ゲートとも同一材料の方が望
ましい。
【００１０】次に、図２にそって配線のパターニングに
ついて詳細に説明する。図２は基板上に形成する配線の
製造工程ごとの模式図である。まず、絶縁基板上にゲー
ト配線となるＣｒをスパッタ法により１５０ｎｍ形成し
、テーパーエッチングによりパターニングする。テーパ
ーエッチングは従来Ｃｒのエッチャントとして用いられ
てきたセリュウム硝酸アンモニア（（ＮＨ４ ）２［Ｃ
ｅ（ＮＯ３ ）６ ］）に硝酸を加えることにより、パ
ターンエッジでのレジストの密着性を低下させて行った
。また、パターニングは図２（ａ）のように隣合う配線
間の短絡の検出が容易なように千鳥状にゲート配線をパ
ターニングする。また、薄膜トランジスタがマトリック
ス状に配置し、組立後に実際に絵が表示されるアクティ
ブエリア２０１の外周について、ゲート配線との交差が
ないので、同時にソース配線側の実装用の引き出し部も
パターニングする。この理由は液晶ディスプレイは対向
基板との間隔（ギャップ）を一定に保って組み立てる必
要があり、その間隔の調整は接着剤中にギャップに相当
する径のガラスファイバを混ぜ、基板周辺の引き出し配
線部上ではり合わせており、引き出し部での膜厚をそろ
えておいたほうが組立が行いやすいため、ソース配線側
の引き出し部もパターニングするのである。２０２は実
装用の端子で、実装用の端子同志は引き出し方向別に短
絡しておく。引き出し方向の異なる短絡端子間での導通
を検査することにより、配線間に短絡が存在するかどう
かがわかる。２０３は欠陥検出用の補助端子であり、個
々の配線の断線、短絡はこれを使って行う。次に、モノ
シランと酸素を原料ガスにした常圧化学気相成長（ＡＰ
ＣＶＤ）法により層間絶縁膜となるＳｉＯ２ を反応温
度３００℃で膜厚３００ｎｍ成膜する。その後、実装用
端子および補助端子にコンタクトホールを開孔してから
、ソース配線となるＡｌを膜厚４００ｎｍスパッタ法に
より成膜する。続いて、図２（ｂ）のようにＡｌをパタ
ーニングし、ソース配線およびゲート・ソースの端子部
を形成する。このときのゲート配線の時と同様に千鳥状
にパターニングする。この段階で配線の断線および配線
間の短絡を検査する。検査の方法は、引き出し方向の異
なる３つの短絡された端子と残りの方向の補助端子間の
電気的な導通の有無により検出する。通常は相対する方
向のみに導通があるが、断線した場合は３方向とも導通
がなくなり、また、ゲートおよびソース配線間に短絡が
あると相対する方向以外にもう１方向にも導通が検出さ
れる。 こうした検査の後、欠陥のないものおよび修正可能なも
のについてのみを次工程にまわし、短絡欠陥の多いもの
については、第２層の配線を剥離し再度薄膜形成し基板
再生を行う。この検査工程を入れることにより、次工程
への進行歩留まりを向上できる。
ついて詳細に説明する。図２は基板上に形成する配線の
製造工程ごとの模式図である。まず、絶縁基板上にゲー
ト配線となるＣｒをスパッタ法により１５０ｎｍ形成し
、テーパーエッチングによりパターニングする。テーパ
ーエッチングは従来Ｃｒのエッチャントとして用いられ
てきたセリュウム硝酸アンモニア（（ＮＨ４ ）２［Ｃ
ｅ（ＮＯ３ ）６ ］）に硝酸を加えることにより、パ
ターンエッジでのレジストの密着性を低下させて行った
。また、パターニングは図２（ａ）のように隣合う配線
間の短絡の検出が容易なように千鳥状にゲート配線をパ
ターニングする。また、薄膜トランジスタがマトリック
ス状に配置し、組立後に実際に絵が表示されるアクティ
ブエリア２０１の外周について、ゲート配線との交差が
ないので、同時にソース配線側の実装用の引き出し部も
パターニングする。この理由は液晶ディスプレイは対向
基板との間隔（ギャップ）を一定に保って組み立てる必
要があり、その間隔の調整は接着剤中にギャップに相当
する径のガラスファイバを混ぜ、基板周辺の引き出し配
線部上ではり合わせており、引き出し部での膜厚をそろ
えておいたほうが組立が行いやすいため、ソース配線側
の引き出し部もパターニングするのである。２０２は実
装用の端子で、実装用の端子同志は引き出し方向別に短
絡しておく。引き出し方向の異なる短絡端子間での導通
を検査することにより、配線間に短絡が存在するかどう
かがわかる。２０３は欠陥検出用の補助端子であり、個
々の配線の断線、短絡はこれを使って行う。次に、モノ
シランと酸素を原料ガスにした常圧化学気相成長（ＡＰ
ＣＶＤ）法により層間絶縁膜となるＳｉＯ２ を反応温
度３００℃で膜厚３００ｎｍ成膜する。その後、実装用
端子および補助端子にコンタクトホールを開孔してから
、ソース配線となるＡｌを膜厚４００ｎｍスパッタ法に
より成膜する。続いて、図２（ｂ）のようにＡｌをパタ
ーニングし、ソース配線およびゲート・ソースの端子部
を形成する。このときのゲート配線の時と同様に千鳥状
にパターニングする。この段階で配線の断線および配線
間の短絡を検査する。検査の方法は、引き出し方向の異
なる３つの短絡された端子と残りの方向の補助端子間の
電気的な導通の有無により検出する。通常は相対する方
向のみに導通があるが、断線した場合は３方向とも導通
がなくなり、また、ゲートおよびソース配線間に短絡が
あると相対する方向以外にもう１方向にも導通が検出さ
れる。 こうした検査の後、欠陥のないものおよび修正可能なも
のについてのみを次工程にまわし、短絡欠陥の多いもの
については、第２層の配線を剥離し再度薄膜形成し基板
再生を行う。この検査工程を入れることにより、次工程
への進行歩留まりを向上できる。
【００１１】次に、薄膜トランジスタの製造方法につい
て図１（ｂ）に従って説明する。本実施例では、高移動
度の得られる多結晶シリコン膜を能動層に用いたトップ
ゲートコプレーナ型の薄膜トランジスタについて述べる
が、これに限るものではなく、逆スタガ型の薄膜トラン
ジスタにおいても応用できる。まず、前記により進行し
てきた基板上に薄膜トランジスタの下地となるＳｉＯ２
膜１０７を再度、常圧化学気相成長法（ＡＰＣＶＤ）
により３００ｎｍ形成し、その後、プラズマ化学気相成
長法（Ｐ−ＣＶＤ）により３００℃でアモルファスＳｉ
膜を５０ｎｍ形成する。続いて、エキシマレーザを前記
のアモルファスＳｉ膜に照射し、結晶化させる。薄膜ト
ランジスタの製造にあたって注意しなければならないの
は、金属配線をすでに行っているために製造温度を３０
０℃以下に抑える必要がある点である。そこで、低温で
アモルファスＳｉのレーザアニールの技術を採用するこ
とにより、多結晶シリコンを得た。また、エキシマレー
ザを用いたのは、前記のような薄い膜をアニールするの
に極めて有効であるからである。その後、前記の結晶化
させたＳｉ膜をパターニングしてから、ゲート絶縁膜と
なるＳｉＯ２ をＥＣＲプラズマ化学気相成長法により
１５０ｎｍ形成し、その後、ゲート配線上にコンタクト
ホールを開孔する。続いて、前記のコンタクトホールを
会してゲート電極となるＣｒを１５０ｎｍ形成しパター
ニングする。その後、ボロンをイオン注入し、ソース・
ドレイン領域１０８を形成後、再びエキシマレーザーを
照射させ、ソース・ドレイン領域を活性化させる。続い
て、ＳｉＯ２ 膜１０９をＡＰＣＶＤにて２００ｎｍ形
成する。この絶縁膜はなくてもソース配線との結線１１
０は可能であるが、パターン不良によるゲート電極との
短絡を防止するために成膜する。その後、ソース・ドレ
イン領域に対してコンタクトホールを開孔し、画素ＩＴ
Ｏ１０４を形成する。さらにソース配線にコンタクトホ
ールを開孔後、再度Ａｌをスパッタ法により形成し、１
１０のようにソース領域とソース配線をＡｌで結線する
。 コンタクトホール開孔の工程を２回に分けたのは開孔す
る部分の膜厚が異なるためで、ソース・ドレイン領域の
膜厚が極めて薄いために、ソース・ドレインへのコンタ
クトのエッチングではオーバーエッチできないからであ
る。以上により、事前に配線された基板上に薄膜トラン
ジスタを形成する。
て図１（ｂ）に従って説明する。本実施例では、高移動
度の得られる多結晶シリコン膜を能動層に用いたトップ
ゲートコプレーナ型の薄膜トランジスタについて述べる
が、これに限るものではなく、逆スタガ型の薄膜トラン
ジスタにおいても応用できる。まず、前記により進行し
てきた基板上に薄膜トランジスタの下地となるＳｉＯ２
膜１０７を再度、常圧化学気相成長法（ＡＰＣＶＤ）
により３００ｎｍ形成し、その後、プラズマ化学気相成
長法（Ｐ−ＣＶＤ）により３００℃でアモルファスＳｉ
膜を５０ｎｍ形成する。続いて、エキシマレーザを前記
のアモルファスＳｉ膜に照射し、結晶化させる。薄膜ト
ランジスタの製造にあたって注意しなければならないの
は、金属配線をすでに行っているために製造温度を３０
０℃以下に抑える必要がある点である。そこで、低温で
アモルファスＳｉのレーザアニールの技術を採用するこ
とにより、多結晶シリコンを得た。また、エキシマレー
ザを用いたのは、前記のような薄い膜をアニールするの
に極めて有効であるからである。その後、前記の結晶化
させたＳｉ膜をパターニングしてから、ゲート絶縁膜と
なるＳｉＯ２ をＥＣＲプラズマ化学気相成長法により
１５０ｎｍ形成し、その後、ゲート配線上にコンタクト
ホールを開孔する。続いて、前記のコンタクトホールを
会してゲート電極となるＣｒを１５０ｎｍ形成しパター
ニングする。その後、ボロンをイオン注入し、ソース・
ドレイン領域１０８を形成後、再びエキシマレーザーを
照射させ、ソース・ドレイン領域を活性化させる。続い
て、ＳｉＯ２ 膜１０９をＡＰＣＶＤにて２００ｎｍ形
成する。この絶縁膜はなくてもソース配線との結線１１
０は可能であるが、パターン不良によるゲート電極との
短絡を防止するために成膜する。その後、ソース・ドレ
イン領域に対してコンタクトホールを開孔し、画素ＩＴ
Ｏ１０４を形成する。さらにソース配線にコンタクトホ
ールを開孔後、再度Ａｌをスパッタ法により形成し、１
１０のようにソース領域とソース配線をＡｌで結線する
。 コンタクトホール開孔の工程を２回に分けたのは開孔す
る部分の膜厚が異なるためで、ソース・ドレイン領域の
膜厚が極めて薄いために、ソース・ドレインへのコンタ
クトのエッチングではオーバーエッチできないからであ
る。以上により、事前に配線された基板上に薄膜トラン
ジスタを形成する。
【００１２】なお、ここに上げた実施例はあくまでも一
実施例にすぎない。 （実施例２）実施例１で述べた配線構造では第２層の配
線を形成する前に層間絶縁膜をパターニングする工程が
入っていた。絶縁膜のパターニング工程があると、レジ
ストのピンホールによるエッチング液のしみ込みやゴミ
・ケバ等によるパターン不良により、絶縁膜に穴があき
、欠陥となることがある。そこで、層間絶縁膜をエッチ
ングでパターニングせずに第２層配線を形成する製造方
法も発明した。
実施例にすぎない。 （実施例２）実施例１で述べた配線構造では第２層の配
線を形成する前に層間絶縁膜をパターニングする工程が
入っていた。絶縁膜のパターニング工程があると、レジ
ストのピンホールによるエッチング液のしみ込みやゴミ
・ケバ等によるパターン不良により、絶縁膜に穴があき
、欠陥となることがある。そこで、層間絶縁膜をエッチ
ングでパターニングせずに第２層配線を形成する製造方
法も発明した。
【００１３】まず、第１層の配線となるゲート配線Ｃｒ
を実施例１同様図２（ａ）のようにパターニング後、図
２（ａ）のアクティブエリア２０１以外を覆い隠してス
パッタ法により層間絶縁膜のＳｉＯ２ を形成する。端
子部はアクティブエリア内と比較して設計ルールが緩く
、しかも端子のところのみに絶縁膜が形成されないよう
にすれば良いのでマスクスパッタ法によるパターニング
で十分である。その後、第２層の配線を形成しパターニ
ングする。この方法によると、欠陥が減少すると同時に
、フォトエッチ工程で１回減り、さらに絶縁膜と第２層
配線の成膜が連続化が可能なためスルートップが大きく
向上する。
を実施例１同様図２（ａ）のようにパターニング後、図
２（ａ）のアクティブエリア２０１以外を覆い隠してス
パッタ法により層間絶縁膜のＳｉＯ２ を形成する。端
子部はアクティブエリア内と比較して設計ルールが緩く
、しかも端子のところのみに絶縁膜が形成されないよう
にすれば良いのでマスクスパッタ法によるパターニング
で十分である。その後、第２層の配線を形成しパターニ
ングする。この方法によると、欠陥が減少すると同時に
、フォトエッチ工程で１回減り、さらに絶縁膜と第２層
配線の成膜が連続化が可能なためスルートップが大きく
向上する。
【００１４】
【発明の効果】本発明の薄膜トランジスタの配線構造お
よび製造方法は次のような優れた効果を有する。
よび製造方法は次のような優れた効果を有する。
【００１５】まず、ゲート配線およびソース配線を薄膜
トランジスタを形成する以前の製造工程の初期の段階で
行うため、欠陥原因を絞り込みやすくかつ対策が打ちや
すい。また、仮に欠陥が発生してもその基板を次工程に
回さないことにより、完成品あたりの実質的は製造コス
トを低下させる。
トランジスタを形成する以前の製造工程の初期の段階で
行うため、欠陥原因を絞り込みやすくかつ対策が打ちや
すい。また、仮に欠陥が発生してもその基板を次工程に
回さないことにより、完成品あたりの実質的は製造コス
トを低下させる。
【００１６】第２に、配線が基板内部に埋め込まれたた
めに、画素を構成するＩＴＯを配線の上部に重ねて形成
すること可能となり、これまで対向基板上に設けていた
遮光体をゲートおよびソース配線で代用することができ
るため、画素ＩＴＯ間の間隔が狭くなったことから開口
率を大きく取れると同時に、薄膜トランジスタと対向基
板との組立ズレの制御が比較的緩和されることから、パ
ネル組立時のアライメントが容易となる。
めに、画素を構成するＩＴＯを配線の上部に重ねて形成
すること可能となり、これまで対向基板上に設けていた
遮光体をゲートおよびソース配線で代用することができ
るため、画素ＩＴＯ間の間隔が狭くなったことから開口
率を大きく取れると同時に、薄膜トランジスタと対向基
板との組立ズレの制御が比較的緩和されることから、パ
ネル組立時のアライメントが容易となる。
【００１７】したがって、欠陥が無く、高コントラスト
の液晶ディスプレイが容易に得られる。
の液晶ディスプレイが容易に得られる。
【図１】本発明の実施例における平面図（ａ）および断
面図（ｂ）である。
面図（ｂ）である。
【図２】配線構造の製造工程ごとの模式図である。
【図３】従来の薄膜トランジスタと配線のクロス部の断
面図である。
面図である。
１０１ 絶縁基板
１０２ ゲート配線
１０３ ソース配線
１０４ 画素ＩＴＯ
１０５ ゲート電極
１０６ 層間絶縁膜
１０７ 下地ＳｉＯ２
１０８ ソース・ドレイン領域
１０９ ＳｉＯ２ 膜
１１０ ソース配線との結線（Ａｌ）２０１ アク
ティブエリア ２０２ 実装端子 ２０３ 補助端子 ３０１ ソース配線 ３０２ ゲート配線 ３０３ ｎ＋アモルファスＳｉ ３０４ エッチング・ストッパ ３０５ ゲート（Ｔａ） ３０６ Ｔａ２ Ｏ５ ３０７ ＳｉＮｘ ３０８ アモルファスＳｉ
ティブエリア ２０２ 実装端子 ２０３ 補助端子 ３０１ ソース配線 ３０２ ゲート配線 ３０３ ｎ＋アモルファスＳｉ ３０４ エッチング・ストッパ ３０５ ゲート（Ｔａ） ３０６ Ｔａ２ Ｏ５ ３０７ ＳｉＮｘ ３０８ アモルファスＳｉ
Claims (4)
- 【請求項１】マトリックス状に複数個配置された薄膜ト
ランジスタ装置の配線構造において、ゲート配線および
ソース配線の２層の配線を薄膜トランジスタを形成する
以前に形成することを特徴とする薄膜トランジスタ装置
の配線構造。 - 【請求項２】請求項１の配線構造において第１層の配線
にゲート配線を、第２層の配線にソース配線をとること
により、ソース配線よりもゲート配線を先に形成するこ
とを特徴とする薄膜トランジスタ装置の配線構造。 - 【請求項３】請求項１の配線構造においてゲート配線お
よびソース配線の配線材料を同一材料とすることを特徴
とする薄膜トランジスタ装置の配線構造。 - 【請求項４】請求項１の配線構造において配線間を絶縁
する層間絶縁膜の成膜後、連続的に第２層の配線を形成
することを特徴とする薄膜トランジスタ装置の配線構造
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7171591A JP2998255B2 (ja) | 1991-04-04 | 1991-04-04 | 薄膜トランジスタ装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7171591A JP2998255B2 (ja) | 1991-04-04 | 1991-04-04 | 薄膜トランジスタ装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04307521A true JPH04307521A (ja) | 1992-10-29 |
| JP2998255B2 JP2998255B2 (ja) | 2000-01-11 |
Family
ID=13468504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7171591A Expired - Lifetime JP2998255B2 (ja) | 1991-04-04 | 1991-04-04 | 薄膜トランジスタ装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2998255B2 (ja) |
Cited By (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06347750A (ja) * | 1993-06-11 | 1994-12-22 | Kodo Eizo Gijutsu Kenkyusho:Kk | 非発光型表示装置およびその駆動方法 |
| EP0780719A3 (en) * | 1995-12-18 | 1997-07-02 | General Electric Company | Method for repairing a low noise address line for thin film imager devices |
| US5731855A (en) * | 1995-09-27 | 1998-03-24 | Sharp Kabushiki Kaisha | Liquid crystal display device having a film for protecting interface between interlayer insulating film and underlying layer and manufacturing method thereof |
| US5771083A (en) * | 1995-10-16 | 1998-06-23 | Sharp Kabushiki Kaisha | Active matrix substrate and liquid crystal display device |
| US5805250A (en) * | 1995-10-31 | 1998-09-08 | Sharp Kabushiki Kaisha | Liquid crystal display device with contact holes extending through interlayer insulating film between switching elements and pixel electrodes |
| US5831708A (en) * | 1995-09-28 | 1998-11-03 | Sharp Kabushiki Kaisha | Liquid crystal display with a scanning line having a ring shaped redundant section and method for fabricating the same |
| US5859683A (en) * | 1995-09-29 | 1999-01-12 | Sharp Kabushiki Kaisha | Transmissive liquid crystal display apparatus and method for producing the same |
| US5870157A (en) * | 1995-09-27 | 1999-02-09 | Sharp Kabushiki Kaisha | Liquid crystal display device having overlapping color filters |
| US5877830A (en) * | 1995-09-13 | 1999-03-02 | Sharp Kabushiki Kaisha | Liquid crystal display device having a light blocking layer in the periphery |
| US5910829A (en) * | 1996-06-04 | 1999-06-08 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| US5953084A (en) * | 1995-08-11 | 1999-09-14 | Sharp Kabushiki Kaisha | Transmission type liquid crystal display device having capacitance ratio of 10% or less and charging rate difference of 0.6% or less |
| US5995178A (en) * | 1995-10-16 | 1999-11-30 | Sharp Kabushiki Kaisha | Active matrix liquid crystal panel and method for repairing defect therein |
| US6034747A (en) * | 1995-09-27 | 2000-03-07 | Sharp Kabushiki Kaisha | Active matrix substrate and display device incorporating the same |
| US6072559A (en) * | 1996-03-12 | 2000-06-06 | Sharp Kabushiki Kaisha | Active matrix display device having defect repair extension line beneath each pixel |
| US6175393B1 (en) | 1995-09-28 | 2001-01-16 | Sharp Kabushiki Kaisha | Active-matrix type liquid crystal display device and method of compensating for defective pixel |
| US6188458B1 (en) | 1995-09-28 | 2001-02-13 | Sharp Kabushiki Kaisha | Liquid crystal display device with thick interlayer insulating film under pixel electrode |
| US6204907B1 (en) * | 1995-09-27 | 2001-03-20 | Sharp Kabushiki Kaisha | Liquid crystal display device and manufacturing method thereof |
| US6246453B1 (en) | 1996-06-25 | 2001-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| US6268895B1 (en) | 1995-10-27 | 2001-07-31 | Sharp Kabushiki Kaisha | Liquid crystal display device having light shield in periphery of display |
| JP2001313397A (ja) * | 2000-02-22 | 2001-11-09 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2002076352A (ja) * | 2000-08-31 | 2002-03-15 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
| JP2002082353A (ja) * | 2000-05-12 | 2002-03-22 | Semiconductor Energy Lab Co Ltd | 携帯用情報機器 |
| US6700133B1 (en) | 1994-03-11 | 2004-03-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
| US6714266B1 (en) | 1999-08-04 | 2004-03-30 | Sharp Kabushiki Kaisha | Transmission type liquid crystal display device |
| US6839118B2 (en) | 2002-01-18 | 2005-01-04 | Fujitsu Display Technologies Corporation | Substrate for LCD having pixel electrode on color filter layers, LCD having the same, and method of manufacturing |
| US6917394B2 (en) * | 2001-08-27 | 2005-07-12 | Lg.Philips Lcd Co., Ltd. | Array substrate and method thereof for liquid crystal display device |
| US7098086B2 (en) | 1999-08-31 | 2006-08-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing thereof |
| US7465957B2 (en) | 2001-09-26 | 2008-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7541618B2 (en) | 1999-09-27 | 2009-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal device having a thin film transistor |
| JP2017072838A (ja) * | 2016-10-27 | 2017-04-13 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US9704996B2 (en) | 2000-04-12 | 2017-07-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US10665610B2 (en) | 2000-12-11 | 2020-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
-
1991
- 1991-04-04 JP JP7171591A patent/JP2998255B2/ja not_active Expired - Lifetime
Cited By (58)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06347750A (ja) * | 1993-06-11 | 1994-12-22 | Kodo Eizo Gijutsu Kenkyusho:Kk | 非発光型表示装置およびその駆動方法 |
| US6700133B1 (en) | 1994-03-11 | 2004-03-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
| US6433851B2 (en) | 1995-08-11 | 2002-08-13 | Sharp Kabushiki Kaisha | Transmission type liquid crystal display having a transparent colorless organic interlayer insulating film between pixel electrodes and switching |
| US6195138B1 (en) | 1995-08-11 | 2001-02-27 | Sharp Kabushiki Kaisha | Transmission type liquid crystal display having an organic interlayer elements film between pixel electrodes and switching |
| US6097452A (en) * | 1995-08-11 | 2000-08-01 | Sharp Kabushiki Kaishi | Transmission type liquid crystal display having an organic interlayer elements film between pixel electrodes and switching |
| US6052162A (en) * | 1995-08-11 | 2000-04-18 | Sharp Kabushiki Kaisha | Transmission type liquid crystal display device with connecting electrode and pixel electrode connected via contact hole through interlayer insulating film and method for fabricating |
| US5953084A (en) * | 1995-08-11 | 1999-09-14 | Sharp Kabushiki Kaisha | Transmission type liquid crystal display device having capacitance ratio of 10% or less and charging rate difference of 0.6% or less |
| US5877830A (en) * | 1995-09-13 | 1999-03-02 | Sharp Kabushiki Kaisha | Liquid crystal display device having a light blocking layer in the periphery |
| US6441879B2 (en) | 1995-09-27 | 2002-08-27 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| US6034747A (en) * | 1995-09-27 | 2000-03-07 | Sharp Kabushiki Kaisha | Active matrix substrate and display device incorporating the same |
| US5870157A (en) * | 1995-09-27 | 1999-02-09 | Sharp Kabushiki Kaisha | Liquid crystal display device having overlapping color filters |
| US6204907B1 (en) * | 1995-09-27 | 2001-03-20 | Sharp Kabushiki Kaisha | Liquid crystal display device and manufacturing method thereof |
| US5731855A (en) * | 1995-09-27 | 1998-03-24 | Sharp Kabushiki Kaisha | Liquid crystal display device having a film for protecting interface between interlayer insulating film and underlying layer and manufacturing method thereof |
| US6188458B1 (en) | 1995-09-28 | 2001-02-13 | Sharp Kabushiki Kaisha | Liquid crystal display device with thick interlayer insulating film under pixel electrode |
| US6462792B1 (en) | 1995-09-28 | 2002-10-08 | Sharp Kabushiki Kaisha | Active-matrix liquid crystal display device and method for compensating for defective display lines |
| US5831708A (en) * | 1995-09-28 | 1998-11-03 | Sharp Kabushiki Kaisha | Liquid crystal display with a scanning line having a ring shaped redundant section and method for fabricating the same |
| US6175393B1 (en) | 1995-09-28 | 2001-01-16 | Sharp Kabushiki Kaisha | Active-matrix type liquid crystal display device and method of compensating for defective pixel |
| US5859683A (en) * | 1995-09-29 | 1999-01-12 | Sharp Kabushiki Kaisha | Transmissive liquid crystal display apparatus and method for producing the same |
| US5995178A (en) * | 1995-10-16 | 1999-11-30 | Sharp Kabushiki Kaisha | Active matrix liquid crystal panel and method for repairing defect therein |
| US5771083A (en) * | 1995-10-16 | 1998-06-23 | Sharp Kabushiki Kaisha | Active matrix substrate and liquid crystal display device |
| US6268895B1 (en) | 1995-10-27 | 2001-07-31 | Sharp Kabushiki Kaisha | Liquid crystal display device having light shield in periphery of display |
| US5805250A (en) * | 1995-10-31 | 1998-09-08 | Sharp Kabushiki Kaisha | Liquid crystal display device with contact holes extending through interlayer insulating film between switching elements and pixel electrodes |
| EP0780719A3 (en) * | 1995-12-18 | 1997-07-02 | General Electric Company | Method for repairing a low noise address line for thin film imager devices |
| US5834321A (en) * | 1995-12-18 | 1998-11-10 | General Electric Company | Low noise address line repair method for thin film imager devices |
| US6072559A (en) * | 1996-03-12 | 2000-06-06 | Sharp Kabushiki Kaisha | Active matrix display device having defect repair extension line beneath each pixel |
| US5910829A (en) * | 1996-06-04 | 1999-06-08 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| US6914260B2 (en) | 1996-06-25 | 2005-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| US6246453B1 (en) | 1996-06-25 | 2001-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| US6714266B1 (en) | 1999-08-04 | 2004-03-30 | Sharp Kabushiki Kaisha | Transmission type liquid crystal display device |
| US7982267B2 (en) | 1999-08-31 | 2011-07-19 | Semiconductor Energy Laboratory Co., Ltd. | Projector including display device |
| US9466622B2 (en) | 1999-08-31 | 2016-10-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising a thin film transistor and a storage capacitor |
| US9250490B2 (en) | 1999-08-31 | 2016-02-02 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device including light shielding film |
| JP2015008336A (ja) * | 1999-08-31 | 2015-01-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US8933455B2 (en) | 1999-08-31 | 2015-01-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising pixel |
| US8552431B2 (en) | 1999-08-31 | 2013-10-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising pixel portion |
| US7098086B2 (en) | 1999-08-31 | 2006-08-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing thereof |
| US8253140B2 (en) | 1999-08-31 | 2012-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device having capacitor wiring |
| US7501685B2 (en) | 1999-08-31 | 2009-03-10 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising pixel portion |
| JP2010282216A (ja) * | 1999-08-31 | 2010-12-16 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US7541618B2 (en) | 1999-09-27 | 2009-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal device having a thin film transistor |
| US9318610B2 (en) | 2000-02-22 | 2016-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2001313397A (ja) * | 2000-02-22 | 2001-11-09 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2017123482A (ja) * | 2000-02-22 | 2017-07-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US8399884B2 (en) | 2000-02-22 | 2013-03-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2016029729A (ja) * | 2000-02-22 | 2016-03-03 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9869907B2 (en) | 2000-02-22 | 2018-01-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US9704996B2 (en) | 2000-04-12 | 2017-07-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2002082353A (ja) * | 2000-05-12 | 2002-03-22 | Semiconductor Energy Lab Co Ltd | 携帯用情報機器 |
| JP2002076352A (ja) * | 2000-08-31 | 2002-03-15 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
| US10665610B2 (en) | 2000-12-11 | 2020-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and manufacturing method thereof |
| US6917394B2 (en) * | 2001-08-27 | 2005-07-12 | Lg.Philips Lcd Co., Ltd. | Array substrate and method thereof for liquid crystal display device |
| US7041521B2 (en) | 2001-08-27 | 2006-05-09 | Lg.Philips Lcd Co., Ltd. | Array substrate and method thereof for liquid crystal display device |
| US8502231B2 (en) | 2001-09-26 | 2013-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8183569B2 (en) | 2001-09-26 | 2012-05-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7939827B2 (en) | 2001-09-26 | 2011-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7465957B2 (en) | 2001-09-26 | 2008-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US6839118B2 (en) | 2002-01-18 | 2005-01-04 | Fujitsu Display Technologies Corporation | Substrate for LCD having pixel electrode on color filter layers, LCD having the same, and method of manufacturing |
| JP2017072838A (ja) * | 2016-10-27 | 2017-04-13 | 株式会社半導体エネルギー研究所 | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2998255B2 (ja) | 2000-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04307521A (ja) | 薄膜トランジスタ装置及びその製造方法 | |
| JP3579492B2 (ja) | 表示装置の作製方法 | |
| JPH10133216A (ja) | アクティブマトリクス型液晶表示装置 | |
| US9136279B2 (en) | Display panel | |
| JPH06160904A (ja) | 液晶表示装置とその製造方法 | |
| WO2020015071A1 (zh) | 阵列基板及其制作方法 | |
| JPH0380226A (ja) | 液晶表示素子用アクティブマトリクス基板とその製造方法 | |
| US4961629A (en) | Liquid crystal display device | |
| US5995174A (en) | Liquid crystal display apparatus with source/drain electrodes and pixel electrode formed by the same material | |
| JPH04280637A (ja) | 薄膜トランジスタの製造方法 | |
| WO2018214210A1 (zh) | 一种阵列基板及其制作方法 | |
| JPH01217423A (ja) | 非晶質シリコン薄膜トランジスタアレイ基板 | |
| JPS63222443A (ja) | 薄膜トランジスタマトリツクスアレイ | |
| JPH06175158A (ja) | 液晶表示装置 | |
| KR100190035B1 (ko) | 액정표시장치의 제조방법 | |
| JPH02157827A (ja) | 薄膜トランジスタアレイ装置 | |
| KR100599961B1 (ko) | 박막 트랜지스터 액정표시장치 | |
| JPH04111323A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04106938A (ja) | 薄膜電界効果型トランジスタ | |
| KR100304824B1 (ko) | 다결정실리콘박막트랜지스터액정표시기 | |
| JPS6139579A (ja) | 薄膜トランジスタマトリックスアレイの製造方法 | |
| JP2550692B2 (ja) | 薄膜トランジスタアレイの製造方法 | |
| JPH03174517A (ja) | 薄膜トランジスタ液晶ディスプレイの製造方法 | |
| JPS62169125A (ja) | 液晶表示パネルの製造方法 | |
| JPH07112068B2 (ja) | アクテイブマトリクスアレ−の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071105 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081105 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101105 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101105 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111105 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111105 Year of fee payment: 12 |