JPH04296015A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04296015A
JPH04296015A JP8463691A JP8463691A JPH04296015A JP H04296015 A JPH04296015 A JP H04296015A JP 8463691 A JP8463691 A JP 8463691A JP 8463691 A JP8463691 A JP 8463691A JP H04296015 A JPH04296015 A JP H04296015A
Authority
JP
Japan
Prior art keywords
thin film
raman
amorphous silicon
silicon thin
laser
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8463691A
Other languages
English (en)
Inventor
Takashi Inushima
犬島 喬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
G T C KK
Original Assignee
G T C KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by G T C KK filed Critical G T C KK
Priority to JP8463691A priority Critical patent/JPH04296015A/ja
Publication of JPH04296015A publication Critical patent/JPH04296015A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、更に詳述すれば、例えば液晶ディスプレイ等の表
示装置に好適に使用される半導体装置の製造方法に関す
る。
【0002】
【従来技術とその課題】薄膜半導体能動素子(以下、T
FTと略称する。)は例えば液晶ディスプレイ用の能動
素子、イメージセンサ用の能動素子をはじめ各種測定器
、スイッチ表示器等の電気電子分野に広く利用されてい
る。これらのうち高電界効果移動度を有するTFTは、
単にスイッチとしての機能の外に記憶伝達、蓄積機能を
持たせることができる点で有用である。
【0003】近年の情報処理技術の発展に伴って、ブラ
ウン管に代る表示装置として液晶ディスプレイや強誘電
体を用いた各種の固体ディスプレイが開発されている。 これらの表示装置には、能動素子として高電界効果移動
度を有するTFTが不可欠である。また電気信号と光信
号との相互作用または相互変換による新電気光学素子や
、記録材料において二次元的あるいは三次元的広がりを
必要とする場合にも能動素子としてTFTが必要である
。特に近年、液晶ディスプレイ、エレクトロルミネッセ
ンスディスプレイ、プラズマディスプレイ等の電子表示
装置や蛍光表示装置等においては高画素表示の要求が高
まっており、イメージセンサ等では高速読み取りが必須
となっているので高電界効果移動度を有するTFTを画
素部に直接形成すると同時に、画素周辺の駆動回路部分
をも一体形成することが提案されている。
【0004】液晶ディスプレイ等の表示装置において用
いられるTFTはアモルファスシリコン薄膜あるいはポ
リシリコン薄膜から構成されている。TFTの電界効果
移動度(以下、μFEと略記する。)はTFTの構成材
料に依存するが、アモルファスシリコンのμFEは0.
1〜1cm2/Vsec程度、ポリシリコンTFTで5
〜20cm2/Vsecであるので、これ以上のμFE
を有するTFTを得ることはできなかった。
【0005】アモルファスシリコンから構成されるTF
TのμFEが小さい理由は、主にダングリングボンド(
シリコン原子の不対電子対)がアモルファスシリコン中
に多量に存在するためである。よってTFTを構成する
シリコン薄膜がアモルファス状態であるかぎりTFTの
μFEを向上させることは困難であると考えられる。一
般にアモルファスシリコン薄膜を基板上に形成する場合
には、シランガス(SiH4)あるいはジシランガス(
Si2H6)等のシリコンを含有する原料ガスを高周波
電場中で分解して、基板上にシリコンを析出させる方法
が利用されるが、シリコンが基板表面で急冷されてアモ
ルファスシリコンとなって析出する際に、SiHやSi
H2等の不対電子対を含む活性種が必然的にとり込まれ
ることとなる。よってアモルファスシリコン薄膜からダ
ングリングボンドを完全に除去することは不可能であり
、その結果として1cm2/Vsec以上のμFEを有
するアモルファスシリコン薄膜を形成することは不可能
であった。
【0006】このような問題を解決する方法として、ア
モルファスシリコン薄膜表面を熱アニール処理し結晶化
させることによってμFEの向上を計ることが試みられ
ている。この方法はガラス基板等を使用できる600℃
以下でTFTを製造する際に現在広く使用されている方
法であるが、この方法にあっては、高いμFEをもつT
FTを得ることが困難であるという不都合があった。さ
らにはガラス基板とシリコン薄膜との間の熱膨張係数の
差によってTFTに歪が発生し、割れや剥離等を発生す
るので、大面積のTFTを作製することは不可能であっ
た。
【0007】一方、600℃以下のLPCVD法によっ
て40cm2/Vsecを越えるμFEを有するTFT
を製造可能であることが報告されている。しかしながら
LPCVD法では、30cm角程度の基板上にしか形成
することができなく、かつ基板の縮みの問題から大面積
かつ高画素表示装置用のTFTを製造する場合には利用
することができないという不都合があった。
【0008】このため紫外光レーザや可視光レーザを用
いてアモルファスシリコン薄膜の表面を局所加熱し、1
00cm2/V.secを越えるμFEを有するTFT
を製造する方法が提案されている。しかしながらこの方
法は、レーザ光を均一にアモルファスシリコン薄膜表面
に照射することが困難なことや、レーザ光強度のゆらぎ
によりアモルファスシリコン薄膜の製膜条件の制御が困
難なこと等に起因して、得られる結晶化シリコン膜の均
一性に欠けるという問題があった。本発明は上記課題を
解決するためになされたものであって、大面積でかつ高
いμFEを有するTFTを供給可能とする製造方法を提
供することを目的としている。
【0009】
【課題を解決する手段】本発明の半導体装置の製造方法
は、半導体装置の製造工程において、半導体薄膜表面に
レーザもしくは強エネルギー線を一回もしくは多数回照
射することによって該半導体薄膜表面を光アニールする
と共に、半導体薄膜の光アニール面のラマン分光スペク
トルを同時あるいは時分割測定し、この測定値に基づい
て光アニール条件を制御することを解決手段とした。
【0010】本発明の製造方法において、アモルファス
シリコン薄膜を製造する方法は特に限定されるものでは
なく、600℃以下におけるプラズマCVD法、スパッ
タ法、LPCVD法の通常の成膜手段を利用することが
できる。通常の製膜手段によって得られたシリコン薄膜
は、体積比率で水素を35%以下含有するか、あるいは
水素を全く含有ないものであって、さらにはアモルファ
ス成分を必然的に含有するものである。プラズマCVD
法を用いてアモルファスシリコン薄膜を製造するには、
たとえばシラン(SiH4)やジシラン(Si2H6)
等のシラン系ガスを、直流電流にて2.45GHz迄の
高電界中で分解させる方法を利用することができる。ま
たスパッタ法を用いる場合には、直流電流あるいはマグ
ネトロン方式のRF印加スパッタリング法等を利用する
ことができる。その際にターゲットとしては高純度シリ
コン単結晶および高純度シリコン多結晶等を用いること
ができ、その雰囲気にはアルゴンあるいは水素添加のア
ルゴン雰囲気、さらには100%水素雰囲気等を利用す
ることができる。LPCVD法としては、たとえば10
Torr以下の減圧下において加熱された基板上に、シ
ランガスやジシンランガス等のシラン系ガスを不活性気
体と共に接触せしめる方法が利用できる。上記のいずれ
の方法においても雰囲気中の酸素含有率を1021/c
m3以下望ましくは1020/cm3にする必要がある
【0011】本発明で利用可能なラマン分光光度計は光
源としてアルゴンイオンレーザ、クリプトンレーザ等の
可視から紫外領域のレーザを使ったものであって、分光
器としては迷光比が10−9程度であれば良いが、測定
システムとしては光電子増倍管(PM)あるいは固体素
子ディテクタ(SSD)を有し、シリコンの光学フォノ
ンである520cm−1付近の光強度を高速かつ波長幅
広く測定できる必要がある。また光アニールには紫外光
源、例えばArFエキシマレーザ、KrFエキシマレー
ザ等の紫外領に波長をもち、かつパルス当り150ミリ
ジュール以上のエネルギーを有するパルス型レーザの他
、Arイオン、Krイオンレーザ等の可視および紫外領
に波長を有するもの、あるいは炭酸ガスレーザ等の赤外
域に波長をもつレーザ、さらにはこの連続発振型レーザ
のQスイッチ化によるパルス変調型レーザ等を利用する
ことができる。そしてこれらレーザ発振器により発生さ
れたレーザあるいは高エネルギー線をアモルファスシリ
コン薄膜に照射することによって、該シリコン薄膜を短
時間で加熱溶融して該シリコン薄膜中に含まれている不
対電子等の影響を低減除去させることでTFTとした際
に40cm2/Vsec以上のμFEを有するように処
理することができる。
【0012】この光アニールは真空中、水素雰囲気、不
活性ガス雰囲気もしくは水素と不活性ガスとの混合雰囲
気中で行なわれることが好ましい。
【0013】光アニールされるアモルファスシリコン薄
膜表面のラマン分光スペクトルの同時または時分割測定
とは、半導体薄膜表面をレーザもしくは強エネルギー線
を一回もしくは多数回照射することで光アニールされる
アモルファスシリコン薄膜の結晶状態変化を光アニール
の際にラマン分光光度計により測定するものであり、ア
モルファス状態から結晶状態までの変化をリアルタイム
で測定できるものである。なお本発明でいうところの時
分割測定には、加工基板上に一定箇所の条件設定用領域
を設けておき、光アニールの状態を随時、短時間でラマ
ンスペクトルの測定を行うことでモニタしながら、ひき
続き光アニールを続行する場合をも含めるものとする。
【0014】ラマン分光スペクトルの測定データの判定
規準を、一例としてμFE=40cm2/Vsecを得
る時の場合を以下に示す。この場合には判定基準として
、以下の3条件のうちの少なくとも1つ以上を満足する
か否かを判定することとする。すなわちラマン分光光度
計により測定したデータが測定プローブ光の波長がラマ
ン効果によってシフトしたラマンシフトが516cm−
1以上であること、シリコンの光学フォノンの半値幅比
が2以下であること、結晶状態シリコンに起因する51
9cm−1附近の鋭いラマンピークと、アモルファス状
態シリコンに起因する480cm−1附近の幅広いラマ
ンピークとの強度比が10:1以上、換言すれば519
cm−1ラマンピーク強度が480cm−1ラマンピー
ク強度の10倍以上であること、の3条件のうちのいず
れか1つ以上を満足するかどうかを判定するものとする
【0015】図1に本発明の工程に使用される光アニー
ル装置の一例を示した。この光アニール装置は、アモル
ファスシリコン薄膜1に光アニールを行なうためのチャ
ンバ2と、このチャンバ2内の雰囲気を制御するための
排気システム3と、アモルファスシリコン薄膜1に照射
する高エネルギー線を発振する光源4と、この光源4か
ら発振された高エネルギー線をアモルファスシリコン薄
膜1全面に掃引照射するための掃引光学系5と、この掃
引光学系5を制御するための掃引制御システム6とこの
掃引制御システム6へラマン分光系7で測定された測定
値をフィードバックするためのフィードバック系8とか
ら構成される。
【0016】本発明の製造方法に従ってアモルファスシ
リコン薄膜1を光アニールするには、まずチャンバ2内
を排気システム3により水素雰囲気、不活性ガス雰囲気
、水素と不活性ガスとの混合ガス雰囲気、あるいは真空
に調整する。アモルファスシリコン薄膜1は温度を自在
に調整可能な試料ステージ9上に固定される。掃引光学
系5は光源4から発振された高エネルギー線がアモルフ
ァスシリコン薄膜1ほ表面を隈無く走査できるように掃
引制御システム6によって制御されている。掃引光学系
5にはハーフミラー10が配置されている。このハーフ
ミラーは、光源4から発振された高エネルギー線はほぼ
100%反射するが、ラマン分光系7から発振された測
定プローブ光はほぼ100%透過できるものである。 測定プローブ光はラマン分光系7からチャンバ2内に保
持されているアモルファスシリコン薄膜1に照射され、
測定プローブ光のラマン散乱光は掃引光学系5内に配置
された集光系11で集光された後、ラマン分光系7で実
時間もしくは時分割測定される。この測定結果は直にフ
ィードバック系8を介して、掃引制御システム6に伝送
され、アモルファスシリコン薄膜1に照射される高エネ
ルギー線の掃引条件(照射回数、照射エネルギー、照射
面積)等をコントロールできるようになっている。
【0017】
【実施例】RFスパッタ電力200W、反応圧力0.5
Pa、水素フリーのアルゴン雰囲気中でガラス基板を1
50℃に保持して、このガラス基板上にアモルファス状
のシリコン薄膜を厚さ1000オングストロームでRf
スパッタリングにより製膜した。
【0018】このアモルファスシリコン薄膜を図1に示
したと同様の光アニール装置内に配置して、パルス幅4
0n秒、1パルス当り200ミリジュール、波長254
nmの紫外レーザ光をKrFエキシマレーザより照射し
て光アニール処理を施した。この際にレーザ光がアモル
ファスシリコン薄膜表面に約4nm角で均一に照射され
るように調整した。またここでレーザラマン分光系とし
ては、日本分光株式会社製のNR−1800ラマン分光
光度計を用い、測定プローブ波長は488nmのArレ
ーザ光をビームサイズφ1.0μmとした。この際の分
解能は4.0cm−1であった。
【0019】このようにして光アニールが施されたアモ
ルファスシリコン薄膜を用いてプレーナ構造のTFTを
製造した。この時のゲート絶縁膜としてはRfスパッタ
法でSiO2を製膜し、n+のコンタクト層はKrFレ
ーザによるレーザドーピング法を用いた。またTFTの
動作確認は水素雰囲気中加熱下でのアニール処理を行な
った後実施した。ゲート電極としては蒸着アルミニウム
を使用した。
【0020】本発明の製造方法に従って製造された種々
のTFTのμFEと、シリコン薄膜のラマン分光スペク
トルとの関係を調べた。なおこの際のラマン分光スペク
トル測定は、TFTのゲートアルミ電極を除去して、レ
ーザ光をほとんど吸収しないゲートSiO2を厚さ10
0nmで残したまま、TFTのチャンネル領域(活性層
)の結晶性を評価したものである。この結果を図2に示
した。
【0021】図2の結果からμFEが高い程、ラマンシ
フトは単結晶シリコンの521cm−1に近付き、また
そのピークは次第に急峻になることがわかった。
【0022】活性層膜のラマンスペクトルとμFEの関
係を定性的に説明するために、図3ないし図5にTOフ
ォノンのsecond orderのピークを含む2種
類の活性層膜のラマンスペクトルを示した。図3、図4
はそれぞれμFE=22cm2/Vs、μFE=201
cm2/Vsの活性層膜のラマンスペクトルであり、図
5は単結晶Siのものである。低μFEのTFTでは(
μ=22cm2/Vs)のTOフォノンのsecond
 orderのピークがほとんど見えないに対して、高
μFEのTFT(μ=201cm2/Vs)では単結晶
Si(c−Si)とほぼ同様な強度のピークがある。こ
の結果から、TFTのμFEはチャンネル領域となる活
性層膜の結晶性と直接に関連していることがわかった。
【0023】ここでMFEと結晶性の関係を詳細に検討
するために、ラマンスペクトルから得られる活性層Si
膜(p−Si)の結晶性を評価する幾つかのパラメータ
を定義することにする。先ず、ピークの急峻さと関係す
る半値幅比(FWHM ratio)を(1)式で表す
【0024】   半値幅比(FWHM ratio)=FWHM(p
−Si)/FWHM(c−Si)・・・(1)
【002
5】ここで、FWHM(p−Si)とFWHM(c−S
i)とはそれぞれp−Siとc−Siの半値幅である。 次に膜中のアモルファス成分と関係するa−Siピーク
強度比(peak intensityratio)を
式(2)で表す。
【0026】a−Siピーク強度比=Ia/Ic・・・
(2)
【0027】ここで、Icは単結晶Siの521
cm−1付近TOフォノンによるピークの強度で、Ia
は活性層Si膜の480cm−1付近のa−Si成分に
よるピークの強度である。
【0028】図6に電界効果移動度のラマンスペクトル
から評価したラマンシフト依存性を示した。μFEはラ
マンシフトの増加に従って指数的に増加し、519cm
−1で200cm2/Vs程度の値になる。μFEのラ
マンシフトに対する依存性は、低波数領域(515〜5
16cm−1以下)と高波数領域(515〜516cm
−1以上)とに分けられ、2本の直線は異なった傾きを
もっている。低波数領域の直線の傾きは小さく単結晶S
iのラマンシフト(521cm−1)に対するμFEの
外挿値は40〜50cm2/Vs程度で、高波数領域の
直線の傾きは大きくμFEの外挿値800〜1000c
m2/Vs程度となって、これは単結晶Siを活性層と
したMOSFETの電界効果移動度の値に相当すると考
えられる。
【0029】図6に電界効果移動度のラマンシフト依存
性を示した。
【0030】515〜516cm−1にある分岐点の物
理上の意味はまだ明確に分からないが、多分これはシリ
コンの溶融点(melting point)と対応し
ている。515〜516cm−1以下の低波数領域にお
ける結晶化は溶融が含まれない単純な熱固相成長過程で
、高波数領域における結晶化は溶融→冷却→結晶成長等
一連の過程と関連していると考えられる。
【0031】図7に電界効果移動度の半値幅比依存性を
示した。
【0032】図7と図8にそれぞれμFEの半値幅比(
FWHM ratio)依存性とa−Siピーク強度比
依存性を示した。 移動度の半値比(FWHM ratio)またa−Si
ピーク強度比依存性は前述のラマンシフト依存性と同様
な傾向を示しており二つの領域に分けられる。また移動
度の単結晶シリコンに対する外挿値も図6と一致してい
る。図6〜図8の実験結果より高移動度をもつエキシマ
レーザ結晶化TFTを実現するための基本的条件が分か
った。すなわち200cm2/Vs以上の移動度を得る
ためにはラマンシ フトを519cm−1以上、a−S
iピーク強度比1.0%以内、半値幅比を1.5以下に
制御することが必要であることが確認できた。一般にラ
マンシフトで膜の結晶性を評価する場合、結晶膜中の応
力によるラマンシフトを考慮しなければならない。エキ
シマレーザはシリコンの極く表面層のみを加熱するため
基板の縮みなどに応力型のラマンシフトが無視できると
考えられる。
【0033】図8にはμFEのa−Siピーク強度比依
存性を示した。
【0034】以上の結果からTFTを光アニールする際
に本発明で用いるラマンスペクトルの測定値をフィード
バックする判定規準として以下の条件を用いることが可
能であることが確認できた。すわなち例えばμFE=4
0cm2/VsecをもつTFTを均一性よく作製する
のであれば図6〜図8によりラマン分光光度計により測
定したデーターがラマンシフトとして516cm−1以
上であること、光学フォノンの半値幅比が2以下である
こと、シリコン薄膜中のアモルファス成分のラマンピー
クの強度が結晶成分のラマンピークの強度の10分の1
以下であること、のいずれかの条件を満足するまで照射
回数を積算すればよく、あるいは走査開始前に条件設定
用実験箇所にて条件を合せ込めばよく、上記いずれかの
条件をみたした段階でTFTを形成する次のスポットへ
光学系を移行させることで小面積のみならず大面積ディ
スプレイへの対応が出来るようになった。
【0035】ここで注意するべきは光アニールの際のエ
ネルギーが強すぎると、例えば実施例で述べたスパッタ
により成膜されたシリコン膜の場合KrFエキシマレー
ザの強度が350ミリジュールを越えると半導体層その
ものに損傷が発生しTFT作成が不可能となるためエネ
ルギーの上限が存在することである。
【発明の効果】以上説明したように本発明の製造方法は
、半導体装置の製造工程において、半導体薄膜表面にレ
ーザもしくは強エネルギー線を照射することによって該
半導体薄膜表面を光アニールすると共に、半導体薄膜の
光アニール面のラマン分光スペクトルを同時あるいは時
分割測定し、この測定値に基づいて光アニール条件を制
御するものであるので、高い電界効果移動度を有する半
導体装置を大面積で製造することができる。また本発明
の製造方法では半導体装置を加熱することがないために
、均一な特性を有する半導体装置を得ることができる。
【図面の簡単な説明】
【図1】本発明の半導体装置に製造方法に好適に使用さ
れる光アニール装置の一例を示した概略構成図である。
【図2】本発明の製造方法に従って製造されたTFTの
電界効果移動度とラマンシフトとの関係を示したグラフ
である。
【図3】移動度22cm2/VsecのTFTの活性層
のラマンスペクトルを示したグラフである。
【図4】移動度201cm2/VsecのTFTの活性
層のラマンスペクトルを示したグラフである。
【図5】単結晶Siのラマンスペクトルを示したグラフ
である。
【図6】電界効果移動度とTFTの活性層のラマンシフ
ト依存性を示したグラフである。
【図7】電界効果移動度とTFT活性層のラマンピーク
の半値幅の依存性を示したグラフである。
【図8】電界効果移動度とa−Siピーク強度の依存性
を示したグラフである。
【符号の説明】
1  シリコン薄膜 2  光アニールチャンバ 3  排気システム 4  光源 5  掃引光学系 6  掃引制御システム 7  ラマン分光系 8  フィードバック系 9  基板ホルダ 10  ミラー 11  集光レンズシステム

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  半導体装置の製造工程において、半導
    体薄膜表面にレーザもしくは強エネルギー線を一回もし
    くは多数回照射することによって該半導体薄膜表面を光
    アニールすると共に、半導体薄膜の光アニール面のラマ
    ン分光スペクトルを同時あるいは時分割測定し、この測
    定値に基づいて光アニール条件を制御することを特徴と
    する半導体装置の製造方法
  2. 【請求項2】  半導体薄膜のラマンシフトが、半値幅
    比、アモルファスシリコンピーク強度比を、ラマン分光
    スペクトル測定に基づく光アニール条件の制御基準とし
    て使用することを特徴とする請求項1記載の半導体装置
    の製造方法
JP8463691A 1991-03-25 1991-03-25 半導体装置の製造方法 Pending JPH04296015A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8463691A JPH04296015A (ja) 1991-03-25 1991-03-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8463691A JPH04296015A (ja) 1991-03-25 1991-03-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04296015A true JPH04296015A (ja) 1992-10-20

Family

ID=13836178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8463691A Pending JPH04296015A (ja) 1991-03-25 1991-03-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04296015A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275524A (ja) * 1993-03-24 1994-09-30 G T C:Kk 薄膜トランジスタの製造方法
JP2005210102A (ja) * 2003-12-26 2005-08-04 Semiconductor Energy Lab Co Ltd レーザ照射方法及び結晶質半導体膜の作製方法
JP2006066607A (ja) * 2004-08-26 2006-03-09 Sumitomo Heavy Ind Ltd シリコン膜の結晶性測定方法及び半導体装置の製造方法
JP2008199042A (ja) * 2008-03-14 2008-08-28 Hitachi Ltd 薄膜半導体装置を用いた画像表示装置の製造方法
WO2012120775A1 (ja) * 2011-03-04 2012-09-13 パナソニック株式会社 結晶性評価方法、結晶性評価装置、及びそのコンピュータソフト
WO2013054505A1 (ja) * 2011-10-12 2013-04-18 パナソニック株式会社 薄膜トランジスタ装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56137642A (en) * 1980-03-31 1981-10-27 Takashi Katoda Control method for semiconductor annealing process
JPH0246721A (ja) * 1988-08-09 1990-02-16 Sanyo Electric Co Ltd 固相エピタキシヤル成長方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56137642A (en) * 1980-03-31 1981-10-27 Takashi Katoda Control method for semiconductor annealing process
JPH0246721A (ja) * 1988-08-09 1990-02-16 Sanyo Electric Co Ltd 固相エピタキシヤル成長方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275524A (ja) * 1993-03-24 1994-09-30 G T C:Kk 薄膜トランジスタの製造方法
JP2005210102A (ja) * 2003-12-26 2005-08-04 Semiconductor Energy Lab Co Ltd レーザ照射方法及び結晶質半導体膜の作製方法
JP2006066607A (ja) * 2004-08-26 2006-03-09 Sumitomo Heavy Ind Ltd シリコン膜の結晶性測定方法及び半導体装置の製造方法
JP2008199042A (ja) * 2008-03-14 2008-08-28 Hitachi Ltd 薄膜半導体装置を用いた画像表示装置の製造方法
WO2012120775A1 (ja) * 2011-03-04 2012-09-13 パナソニック株式会社 結晶性評価方法、結晶性評価装置、及びそのコンピュータソフト
JPWO2012120775A1 (ja) * 2011-03-04 2014-07-07 パナソニック株式会社 結晶性評価方法、結晶性評価装置、及びそのコンピュータソフト
US9121829B2 (en) 2011-03-04 2015-09-01 Joled Inc. Crystallinity evaluation method, crystallinity evaluation device, and computer software thereof
WO2013054505A1 (ja) * 2011-10-12 2013-04-18 パナソニック株式会社 薄膜トランジスタ装置
US8860037B2 (en) 2011-10-12 2014-10-14 Panasonic Corporation Thin-film transistor device
JPWO2013054505A1 (ja) * 2011-10-12 2015-03-30 パナソニック株式会社 薄膜トランジスタ装置

Similar Documents

Publication Publication Date Title
US6881615B2 (en) Method for crystallizing semiconductor material without exposing it to air
US5962869A (en) Semiconductor material and method for forming the same and thin film transistor
JP4026182B2 (ja) 半導体装置の製造方法、および電子機器の製造方法
US6271066B1 (en) Semiconductor material and method for forming the same and thin film transistor
JP3999138B2 (ja) 半導体装置の製造方法、表示装置の製造方法、および電子機器の製造方法
US6562672B2 (en) Semiconductor material and method for forming the same and thin film transistor
JPH04124813A (ja) 薄膜半導体の製造方法及びその装置
JP4472066B2 (ja) 結晶性半導体膜の製造方法、結晶化装置及びtftの製造方法
JP2003234288A (ja) 多結晶半導体膜と半導体素子の製造方法及び製造装置
JPH04296015A (ja) 半導体装置の製造方法
Higashi et al. Crystallization of Si in millisecond time domain induced by thermal plasma jet irradiation
Helen et al. Single shot excimer laser crystallization and LPCVD silicon TFTs
JP3924828B2 (ja) 結晶性半導体膜の製造方法、および薄膜トランジスタの製造方法
JPH06275524A (ja) 薄膜トランジスタの製造方法
JP3458216B2 (ja) 多結晶半導体膜の製造方法
JP3390830B2 (ja) 多結晶半導体膜の製造装置
JPH05259458A (ja) 半導体装置の製法
JPH09246183A (ja) 多結晶半導体膜の製造方法
JPH1174198A (ja) 半導体薄膜およびその製造方法および薄膜半導体装置
JP3881715B2 (ja) 結晶性半導体膜の形成方法、アクティブマトリクス装置の製造方法、及び電子装置の製造方法
JPS6325913A (ja) 半導体薄膜の製造方法
KR20040036761A (ko) 고밀도 플라즈마 화학기상증착법에 의한 실리콘 증착방법
JPH0574704A (ja) 半導体層の形成方法
Ready et al. Low Temperature Crystallization of Amorphous Silicon Films Using An Excimer Laser
KR100514000B1 (ko) 박막트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970527