JPH1174198A - 半導体薄膜およびその製造方法および薄膜半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 表面ラフネスを低減でき、高品質な半導体薄
膜およびその製造方法を提供し、上記半導体薄膜を素子
材料として、高性能でかつ信頼性,安定性が高く、複数
の素子間の特性の均一性が高い薄膜半導体装置を提供す
る。 【解決手段】 絶縁表面を有する基板上に膜中水素濃度
が１×１０²⁰atoms／cm³以下の非晶質または微結晶状態
のケイ素膜を形成し、そのケイ素膜にエネルギービーム
を照射することによってケイ素膜を結晶化させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、絶縁表面を有す
る基板上に設けられた薄膜トランジスタ等に用いられる
半導体薄膜およびその製造方法に関し、さらに、その半
導体薄膜を用いてアクティブマトリクス型の液晶表示装
置,密着型イメージセンサ,三次元ＩＣ等に使用される薄
膜半導体装置に関する。

【０００２】

【従来の技術】近年、大型で高解像度の液晶表示装置、
高速で高解像度の密着型イメージセンサ、三次元ＩＣ等
の実現に向けて、ガラス等の絶縁基板上や絶縁膜上に高
性能な半導体素子を形成する試みがなされている。これ
らの装置に用いられる半導体素子には、ケイ素半導体薄
膜を用いるのが一般的である。上記ケイ素半導体薄膜と
しては、非晶質ケイ素半導体(ａ−Ｓi)からなる薄膜と
結晶性を有するケイ素半導体からなる薄膜の２つに大別
される。

【０００３】上記非晶質ケイ素半導体からなる薄膜は、
作製温度が低く、気相法で比較的容易に作製することが
可能で量産性に富むため、最も一般的に用いられてい
る。しかしながら、上記非晶質ケイ素半導体からなる薄
膜は、結晶性を有するケイ素半導体からなる薄膜に比べ
て導電性等の物性が劣るため、より高速な特性を得るた
めには、結晶性を有するケイ素半導体からなる薄膜の製
造方法の確立が強く求められている。なお、結晶性を有
するケイ素半導体としては、多結晶ケイ素、微結晶ケイ
素等が知られている。

【０００４】これら結晶性を有するケイ素半導体薄膜の
製造方法としては、次の(１)〜(３)がある。

【０００５】(１) 成膜時に結晶性を有する膜を直接成
膜する方法。

【０００６】(２) 非晶質の半導体膜を成膜しておき、
熱エネルギーを加えることにより結晶性化する方法。

【０００７】(３) 非晶質の半導体膜を成膜しておき、
レーザー光等の強光のエネルギーにより結晶化する方
法。

【０００８】上記(１)の方法では、成膜工程と同時に結
晶化が進行するので、大粒径の結晶性ケイ素膜を得るこ
とが難しく、結晶粒径を大きくするには、ケイ素膜の厚
膜化が不可欠となる。しかしながら、例え厚膜化したと
しても、基本的には膜厚と同程度の結晶粒径しか得られ
ず、この(１)の方法により良好な結晶性を有するケイ素
膜を作製することは原理的にほとんど不可能である。

【０００９】また、(２)の方法は、結晶化のときに６０
０℃以上の高温で数十時間にわたって加熱処理を行う必
要があるため、生産性に非常に乏しい。また、固相結晶
化現象を利用するため、結晶粒は基板面に平行に拡がり
数μmの粒径を有するものも現れるが、成長した結晶粒
同士がぶつかり合って粒界が形成され、その粒界がキャ
リアに対するトラップ準位として働き、薄膜トランジス
タの移動度を低下させる大きな原因となっている。さら
に、それぞれの結晶粒は双晶構造を示し、一つの結晶粒
内においても、いわゆる双晶欠陥と呼ばれる結晶欠陥が
多量に存在している。

【００１０】このため、現在は(３)の方法が主流となっ
ている。この(３)の方法では、溶融固化過程を利用して
結晶化するので、個々の結晶粒内の結晶性は非常に良好
である。また、照射光の波長を選ぶことで、アニールの
対象であるケイ素膜のみを効率的に加熱し、下層のガラ
ス基板等への熱的損傷を防ぐことができると共に、(２)
の方法のような長時間にわたる加熱処理が不要である。
また、製造に用いられる装置面でも、高出力のエキシマ
レーザーアニール装置等が開発され、大面積基板に対し
ても対応可能になりつつある。

【００１１】この(３)の方法を利用して、結晶性ケイ素
薄膜を形成する方法が、特開平６−１６３５８８公報に
示されている。上記結晶性ケイ素薄膜を形成する方法で
は、結晶化された結晶性ケイ素膜に対して、研磨剤を用
いてその表面を研磨して、結晶性ケイ素膜表面の凹凸を
低減している。

【００１２】また、特開平７−３８１１０号公報に示さ
れている結晶性ケイ素薄膜を形成する方法では、５×１
０²⁰atoms／cm³以下の低水素濃度の非晶質ケイ素膜を形
成した後、エキシマレーザーや連続発振Ａrレーザー等
のレーザー光を照射し、上記非晶質ケイ素膜を溶融固化
過程において結晶化している。

【００１３】

【発明が解決しようとする課題】現在の技術において、
高性能な薄膜半導体装置を実現するためには、その活性
領域を構成するケイ素半導体薄膜の作製において、少な
くとも上記(３)の方法を用いざるをえない。ところが、
上記(３)の方法で得られる結晶性ケイ素膜では、その表
面ラフネスの大きさに大きな問題がある。すなわち、上
記(３)の方法では、非晶質ケイ素膜は、強光のエネルギ
ーにより、その融点１４１４℃以上まで瞬時に加熱さ
れ、数十nsec程度の冷却時間で室温付近まで冷却されて
固化する。このとき、あまりにも固化速度が速いので、
ケイ素膜は過冷却状態となり、一瞬にして固化される結
果、一般的に結晶粒径は１００〜２００nm程度と非常に
小さくなると共に、結晶粒がぶつかり合った点、すなわ
ち結晶粒界は山状に盛り上がる。この現象は、特に３つ
の結晶粒がぶつかり合った三極点で顕著となる。この結
晶成長に起因する山状の盛り上がりを以後「リッジ」と
呼ぶ。

【００１４】図７は実際に強光照射により結晶化された
結晶性ケイ素膜の表面状態の原子間力顕微鏡(ＡＦＭ)像
を示している。図７において、Ｘ−Ｙ方向のフルスケー
ルは１μmであり、Ｚ方向のフルスケールは１００nmで
ある。図７に示すように、結晶性ケイ素膜の表面には、
多くのリッジが存在する。このような結晶性ケイ素膜に
より、ＭＯＳ型トランジスタ等の薄膜半導体装置の活性
領域を作製すると、結晶性ケイ素膜表面のリッジに電界
集中が起こるため、上層の絶縁膜の耐圧低下やリーク電
流の原因となる。したがって、薄膜半導体装置としての
信頼性が大きく低下し、実用に耐える薄膜半導体装置を
得ることは非常に困難である。

【００１５】また、液晶表示装置等のアクティブマトリ
クス基板においては、液晶容量と並列に補助容量が設け
られているが、画素用薄膜トランジスタのチャネル部と
共にその補助容量の電極として、上記結晶性ケイ素膜を
用いた場合、そのリッジによる表面積率の変化のため、
容量は設計値からずれて、表示むらやフリッカ等の表示
不良を引き起こす原因となる。

【００１６】上述の特開平６−１６３５８８号公報およ
び特開平７−３８１１０号公報は、上記問題点に対して
の一つの解決策として提案されているが、実際にはこれ
らの技術を用いても上記問題点の解決にはならない。

【００１７】なぜなら、特開平６−１６３５８８号公報
の半導体薄膜の製造方法では、研磨剤により結晶性ケイ
素膜の表面凹凸を研磨しているが、上記結晶性ケイ素膜
は薄膜半導体装置の活性領域であり、ＭＯＳトランジス
タにおいてはその表面はチャネル面を構成するため、こ
の面に対してダメージを与えることは、好ましくない。
上記研磨工程においては、結晶性ケイ素膜表面はかなり
の研磨ダメージを受け、このようなケイ素膜を活性領域
を用い薄膜半導体装置を製造したとしても、この発明の
目的とする高品質な半導体薄膜およびそれを用いた高信
頼性および高性能な薄膜半導体装置は全く得られない。

【００１８】また、特開平７−３８１１０号公報の半導
体薄膜の製造方法は、薄膜トランジスタにおける電界効
果移動度の向上に注目したものであり、結晶性ケイ素膜
の表面ラフネス(リッジ)について考慮されたものではな
い。実際に、本出願人が特開平７−３８１１０号公報に
従って薄膜トランジスタを作製し、評価を行ったとこ
ろ、その活性領域となる結晶性ケイ素膜表面のラフネス
は従来法に比べて大差なく、トランジスタ特性において
は、高信頼性と高性能は両立できず、トレードオフの関
係を示すことがわかっている。したがって、特開平７−
３８１１０号公報の技術だけでは、この発明の目的とす
る高品質な半導体薄膜およびそれを用いた高信頼性を有
する高性能な薄膜半導体装置を得ることはできない。

【００１９】そこで、この発明の目的は、表面ラフネス
を低減でき、高品質な半導体薄膜およびその製造方法を
提供することにある。

【００２０】また、この発明のもう一つの目的は、上記
半導体薄膜を用いて、表示品位の高い液晶表示装置等に
使用される高信頼性を有する高性能な薄膜半導体装置を
提供することにある。

【００２１】

【課題を解決するための手段】この発明は、より大型で
より高解像度のアクティブマトリクス液晶表示装置、同
一基板上に液晶駆動用のドライバを作り込むドライバモ
ノリシック型アクティブマトリクス液晶表示装置、高速
で高解像度の密着型イメージセンサおよび三次元ＩＣ
(集積回路)等を実現するために、それらを構成する半導
体素子の活性領域となる高品質な半導体薄膜を供給する
ことを目的とする。すなわち、この発明は、上述のよう
にレーザー光等の強光照射により得られる高品質な半導
体薄膜における従来の問題点を解決するものである。具
体的には、この発明は以下の特徴を有する。

【００２２】上記請求項１の半導体薄膜は、膜中水素濃
度が１×１０²⁰atoms／cm³以下の非晶質または微結晶状
態のケイ素膜にエネルギービームを照射することによっ
て結晶化させたケイ素膜であることを特徴としている。

【００２３】本出願人は、エネルギービーム照射により
結晶化された結晶性ケイ素半導体薄膜において、上述の
問題点を解決することで、高性能な薄膜半導体装置や高
表示品位の液晶表示装置等様々な分野に応用される高品
質な結晶性ケイ素膜について研究した。その結果、つい
に、上記ケイ素膜表面のリッジによる問題点が解決で
き、目的とする高品質な結晶性ケイ素膜である半導体薄
膜およびそれを用いた高信頼性で高性能な薄膜半導体装
置を実現できることがわかった。

【００２４】本出願人による実験では、エネルギービー
ム照射後におけるケイ素膜の表面ラフネスすなわちリッ
ジの大きさは、エネルギービーム照射前のケイ素膜(出
発膜)の水素濃度に大きく左右され、水素含有量が多い
ほど表面ラフネスも大きくなった。これだけなら、一般
的にも考えられていることであるが、さらに膜中の水素
濃度が極めて低くなったときに、全く考えられなかった
ような表面ラフネスの減少傾向を示すことがわかった。

【００２５】図１はケイ素膜を結晶化するときのエネル
ギービームに波長３０８nmのＸeＣlエキシマレーザーを
用いた場合のレーザー光の照射エネルギー密度に対する
結晶化後のケイ素膜表面の平均面粗さＲaの変化を示し
ている。なお、図１の横軸は結晶化のときにケイ素膜に
照射されるレーザーの照射エネルギー密度を表し、縦軸
はレーザー照射後のケイ素膜表面の平均面粗さＲaを表
している。

【００２６】従来法でレーザー照射の出発膜として用い
られている非晶質ケイ素膜は、一般的にプラズマＣＶＤ
法により基板上に堆積させたものであり、膜中水素濃度
は１×１０²²atoms／cm³程度と非常に高濃度である。こ
のような膜にレーザー光を照射すると、その照射エネル
ギー密度に対する結晶化後のケイ素膜表面の平均面粗さ
Ｒaは、照射エネルギー密度に対して図１のＡで表され
るような関係を示している。すなわち、ある照射エネル
ギー密度ａより急激に表面ラフネスが大きくなり、それ
以上の照射エネルギー密度では膜自身が飛散する。この
原因としては、結晶化工程におけるリッジの発生に加え
て、膜中水素の突沸が考えられる。

【００２７】このため、上記のプラズマＣＶＤにより得
られた非晶質ケイ素膜に対して、４５０℃程度の熱処理
を行って、脱水素化してからレーザー光照射を行うのが
望ましい。上記熱処理後に得られたａ−Ｓi膜の膜中水
素濃度は、５×１０²⁰atoms／cm³程度である。この膜に
レーザー光を照射したとき、その照射エネルギー密度に
対するケイ素膜表面の平均面粗さＲaは、図１のＢのよ
うな関係を示している。すなわち、急激に表面ラフネス
が大きくなる点が、照射エネルギー密度ｂで示されるよ
うに、照射エネルギー密度のより高い側にシフトし、結
果としてＡに比べて、より高い照射エネルギー密度でレ
ーザー光照射が行えるようになる。

【００２８】上記膜中水素濃度が２×１０¹⁹atoms／cm³
以下のケイ素膜を出発膜としてレーザー照射した場合
が、図１におけるＣである。上記Ｂに比べ、急激なケイ
素膜表面ラフネスの増大が全く見られないことがわか
る。明らかに、ＢからＣへの過程で大きな変化が生じて
いることが予想される。

【００２９】図２は、図１における照射エネルギー密度
がｂ以上の大きさとなる点(具体的には照射エネルギー
密度３５０mJ／cm²)において、出発膜の膜中水素濃度
と、レーザー照射後のケイ素膜表面の平均面粗さＲaと
の関係を示している。なお、図２の横軸は出発膜の膜中
水素濃度、縦軸はレーザー照射後のケイ素膜表面の平均
面粗さＲaを表している。

【００３０】図２に示すように、出発膜における膜中水
素濃度が減少するに従って、レーザー照射後の表面ラフ
ネスも減少するが、膜中水素濃度が１×１０²⁰atoms／c
m³より小さくなったときに、表面ラフネスを表す平均面
粗さＲaが急激に減少し、さらに、膜中水素濃度が２×
１０¹⁹atoms／cm³以下では、平均面粗さＲaが飽和して
安定している。

【００３１】したがって、出発膜の膜中水素濃度を１×
１０²⁰atoms／cm³以下とすることで、レーザー照射後の
ケイ素膜において、劇的に表面ラフネスが低減できる。
これにより、レーザー照射工程における処理マージンが
拡大すると共に、結晶化後のケイ素膜において膜質の均
一性が向上する。さらに当然のことながら、表面ラフネ
スが低減でき、半導体素子における信頼性低下を防ぐこ
とができ、また、結晶化のためのエネルギーを大きくす
ることができるため、より高品質な結晶性を有するケイ
素膜が得られ、それを利用してより高性能な薄膜半導体
装置を実現することが可能となる。

【００３２】また、請求項２の半導体薄膜は、請求項１
の半導体薄膜おいて、上記非晶質または微結晶状態のケ
イ素膜の膜中水素濃度が２×１０¹⁹atoms／cm³以下であ
ることを特徴としている。

【００３３】上記請求項２の半導体薄膜によれば、図２
について前述したように、出発膜における膜中水素濃度
が減少するに従って、エネルギービーム照射後の表面ラ
フネスも減少するが、膜中水素濃度が１×１０²⁰atoms
／cm³より小さくなると、表面ラフネスを表す平均面粗
さが急激に減少し、さらに、膜中水素濃度が２×１０¹⁹
atoms／cm³以下では、平均面粗さが飽和して安定してい
る。したがって、膜中水素濃度２×１０¹⁹atoms／cm³以
下とすることで、図１のＣに見られるようにエネルギー
ビーム照射時の照射エネルギー密度に依存せず、ケイ素
膜の表面ラフネスを一定値以下に抑えることができる。

【００３４】また、請求項３の半導体薄膜は、請求項１
または２の半導体薄膜において、上記エネルギービーム
照射後のケイ素膜表面の平均面粗さＲaは、５nm以下で
あり、かつ、上記ケイ素膜自体の膜剥がれが起こってい
ないことを特徴としている。

【００３５】上記請求項３の半導体薄膜によれば、例え
ば、トップゲート型の電界効果薄膜トランジスタにこの
半導体薄膜を用いた場合では、活性領域表面(チャネル
面)の平均面粗さＲaが５nmを境として、それ以上の値と
なった場合には、急激な素子の信頼性低下(例えばゲー
ト絶縁膜を介したりーク電流増大等)が生じる。しかし
ながら、活性領域であるケイ素膜の結晶性が向上するに
つれて、素子性能が向上するため、従来法においては、
ケイ素膜表面の平均面粗さＲaが５nm程度となるように
していた。これでは、ケイ素膜の結晶性を、ある程度以
上に向上することはできず、また、ケイ素膜表面の平均
面粗さＲaを５nm程度となるようにしても、エネルギー
ビーム照射工程におけるばらつきのため、局所的にケイ
素膜表面の平均面粗さＲaが大きくなる領域が存在し、
そこに形成された薄膜トランジスタは、信頼性が他の薄
膜トランジスタに比べて劣っている。この発明の半導体
薄膜では、例えエネルギービーム照射工程において照射
エネルギーがばらついても、ケイ素膜表面の平均面粗さ
Ｒaが５nmで、かつ、膜剥がれが起こらないようにする
ので、全ての半導体素子において同様の高い信頼性が得
られると共に、表面ラフネスにかかわらず、ケイ素膜の
結晶化エネルギーを最適化できるため、所望の高品質な
結晶性ケイ素膜である半導体薄膜およびそれを用いた高
性能な薄膜半導体装置を得ることができる。

【００３６】また、請求項４の半導体薄膜は、請求項３
の半導体薄膜において、上記ケイ素膜表面の平均面粗さ
Ｒaは、原子間力顕微鏡によって１０μm□以下の測定エ
リアに対して測定された値であることを特徴としてい
る。

【００３７】上記請求項４の半導体薄膜によれば、上記
ケイ素膜表面の平均面粗さＲaとは、基準面(指定面の高
さの平均値となるフラット面)から指定面までの偏差の
絶対値を平均した値であり、 Ｒa＝１／Ｓ₀∫∫｜Ｆ(Ｘ，Ｙ)−Ｚ₀｜ｄＸｄＹ で表される。なお、Ｓ₀は基準面の面積、Ｚ₀は基準面の
高さ、Ｆ(Ｘ，Ｙ)は座標(Ｘ，Ｙ)における指定面の高さ
を表している。この発明の半導体薄膜において定義され
る平均面粗さＲaが、原子間力顕微鏡(ＡＦＭ)で１０μm
□以下の測定エリアに対して測定された値であれば、サ
ブnmオーダーまでの測定信頼性があり、この発明の主旨
を損なうことはない。

【００３８】また、請求項５の半導体薄膜は、請求項１
乃至４のいずれか１つの半導体薄膜において、上記非晶
質または微結晶状態のケイ素膜の厚さが２０nmから６０
nmの範囲内であることを特徴としている。

【００３９】上記請求項５の半導体薄膜によれば、厚さ
６０nm以下にケイ素膜を薄膜化することによって、レー
ザー光等のエネルギービームを照射し、溶融固化過程で
結晶化するときに、ケイ素膜全体(表面から下層界面に
わたって)が均一に溶融し、結晶粒が大きく成長すると
共に、結晶粒径のばらつきも小さく抑えることができ
る。さらに、上記ケイ素膜を６０nm以下に薄膜化するこ
とによって、上述のようにエネルギービーム照射後に得
られる結晶性ケイ素膜表面の平均面粗さＲaを、その照
射エネルギーによらず、５nm以下に抑えることが可能と
なる。しかし、上記非晶質または微結晶状態のケイ素膜
の厚さが２０nm以下になると、エネルギービームの照射
エネルギーが低い領域でも、ケイ素膜の膜飛びや膜剥が
れが発生するようになり、半導体薄膜として用いるのは
困難となる。

【００４０】また、請求項６の半導体薄膜の製造方法
は、膜中水素濃度が１×１０²⁰atoms／cm³以下の非晶質
または微結晶状態のケイ素膜を堆積する工程と、上記ケ
イ素膜に対してエネルギービームを照射することによっ
て、上記ケイ素膜を結晶化させる工程とを有することを
特徴としている。

【００４１】上記請求項６の半導体薄膜の製造方法によ
れば、出発膜の膜中水素濃度を１×１０²⁰atoms／cm³以
下とすることで、エネルギービーム照射後のケイ素膜に
おいて、劇的に表面ラフネスが低減できる。これによ
り、エネルギービーム照射工程における処理マージンが
拡大すると共に、結晶化後のケイ素膜において膜質の均
一性が向上する。さらに当然のことながら、表面ラフネ
スが低減でき、半導体素子における信頼性低下を防ぐこ
とができると共に、結晶化のためのエネルギーを大きく
することができるため、より高品質な結晶性ケイ素膜が
得られ、それを利用してより高性能な薄膜半導体装置を
実現することが可能となる。

【００４２】また、請求項７の半導体薄膜の製造方法
は、請求項６の半導体薄膜の製造方法において、上記非
晶質または微結晶状態のケイ素膜を堆積する工程におい
て、上記ケイ素膜の膜中水素濃度を２×１０¹⁹atoms／c
m³以下にしたことを特徴としている。

【００４３】上記請求項７の半導体薄膜の製造方法によ
れば、出発膜における膜中水素濃度が減少するに従っ
て、エネルギービーム照射後の表面ラフネスも減少する
が、膜中水素濃度が１×１０²⁰atoms／cm³より小さくな
ると、表面ラフネスを表す平均面粗さが急激に減少し、
さらに、膜中水素濃度が２×１０¹⁹atoms／cm³以下で
は、平均面粗さが飽和して安定する。したがって、膜中
水素濃度２×１０¹⁹atoms／cm³以下とすることで、エネ
ルギービーム照射時の照射エネルギーに依存せず、ケイ
素膜の表面ラフネスを一定値以下に抑えることができ
る。

【００４４】また、請求項８の半導体薄膜の製造方法
は、請求項６または７の半導体薄膜の製造方法におい
て、上記非晶質または微結晶状態のケイ素膜を結晶化す
るためのエネルギービームは、波長５００nm以下のレー
ザー光であることを特徴としている。

【００４５】上記請求項８の半導体薄膜の製造方法によ
れば、膜中水素濃度が所定値の非晶質または微結晶状態
のケイ素膜を絶縁性基板等に堆積し、その後にエネルギ
ービームを照射して結晶化させるとき、上記非晶質また
は微結晶状態のケイ素膜を結晶化するためのエネルギー
ビームに波長５００nm以下のレーザー光を用いる。そう
すると、上記波長５００nm以下のレーザー光は、ケイ素
膜に対する吸収係数が極めて高いため、絶縁性基板に熱
的ダメージを与えることなく、ケイ素膜のみを瞬時に加
熱することができる。また、上記レーザー光を用いるこ
とで、非晶質ケイ素膜を瞬時に、融点１４１４℃に加熱
するだけの高出力化が可能となる。

【００４６】また、請求項９の半導体薄膜の製造方法
は、請求項８の半導体薄膜の製造方法において、上記波
長５００nm以下のレーザー光は波長３０８nmのＸeＣlエ
キシマレーザー光であって、上記ケイ素膜に対して照射
エネルギー密度が２５０〜４００mJ／cm²の範囲内の上
記ＸeＣlエキシマレーザー光を照射することによって、
上記ケイ素膜を結晶化させることを特徴としている。

【００４７】上記請求項９の半導体薄膜の製造方法によ
れば、上記波長３０８nmのＸeＣlエキシマレーザー光
は、出力が大きいため、ケイ素膜を形成する基板に照射
するときのビームサイズを大きくでき、大面積基板に対
応しやすく、また出力も比較的安定しており、量産装置
に適用する上で最も望ましい。また、上記エキシマレー
ザー光をケイ素膜に照射して結晶化するとき、２５０mJ
／cm²以上の照射エネルギー密度であれば、薄膜ケイ素
膜がほぼ完全に下層まで溶融し、高品質な結晶性ケイ素
膜が得られる。しかしながら、４００mJ／cm²以上の照
射エネルギー密度においては、ケイ素膜の膜飛びや膜剥
がれが発生するため、これ以上エネルギーアップしても
良好な状態の結晶性ケイ素薄膜は得られない。

【００４８】また、請求項１０の半導体薄膜の製造方法
は、請求項６乃至９のいずれか１つの半導体薄膜の製造
方法において、上記膜中水素濃度を有する非晶質または
微結晶状態のケイ素膜を堆積する工程において、シリコ
ンターゲットを用いたスパッタリング法により上記ケイ
素膜を堆積することを特徴としている。

【００４９】上記請求項１０の半導体薄膜の製造方法に
よれば、堆積段階において膜中に取り込まれた水素原子
は、その後に熱処理を行っても、所望の低濃度までは低
減することはできないので、結晶化の出発膜としての非
晶質ケイ素膜の形成は、堆積段階において十分に低水素
濃度化しておく必要がある。上記シリコンターゲットを
用いたスパッタリング法では、水素を用いることなく膜
形成が行えるため、極めて低水素濃度の非晶質ケイ素膜
が得られる。なお、このシリコンターゲットを用いたス
パッタリング法では、ソースとなるシリコンターゲット
自身の純度と、成膜前の装置チャンバー内の到達真空度
の高さがポイントであり、ターゲットに高純度単結晶シ
リコンを用いて、成膜前の到達真空度を１×１０^-7Torr
以下にすることによって、膜中の水素濃度をさらに低減
できると共に、より緻密な非晶質あるいは微結晶状態の
ケイ素膜が得られる。この場合、結晶成長に悪影響を与
える酸素等の不純物も低減できる。

【００５０】また、請求項１１の半導体薄膜の製造方法
は、請求項６乃至９のいずれか１つの半導体薄膜の製造
方法において、上記膜中水素濃度を有する非晶質または
微結晶状態のケイ素膜を堆積する工程を、ＳiＨ₄ガスを
用いて、温度５５０℃以上の化学気相成長法により上記
ケイ素膜を堆積することを特徴としている。

【００５１】上記請求項１１の半導体薄膜の製造方法に
よれば、極低水素濃度のケイ素薄膜の形成するには、Ｓ
iＨ₄ガスを用いて、温度５５０℃以上の化学気相成長
(ＣＶＤ)法が有効である。このＣＶＤ法は、その成膜過
程において水素が存在するため、スパッタリング法に比
べて膜中の膜中水素濃度は必然的に多くなる。したがっ
て、Ｓi₂Ｈ₆に比べ、反応性の低いＳiＨ₄ガスを用いる
ことによって、成膜温度を高めると共に成膜速度を低減
し、得られるケイ素膜の膜中濃度を低減できる。また、
所望の極低水素濃度のケイ素膜を得るためには、成膜時
の温度が５５０℃以上である必要がある。また、熱ＣＶ
Ｄ法は、常圧状態と減圧状態で行うものに大別できる
が、膜中の水素濃度低減とケイ素膜の繊密性を高める意
味から、減圧状態でのＣＶＤ法がより望ましい。このよ
うにして形成したケイ素膜は、より低水素濃度という面
ではスパッタリング法により形成されたケイ素膜には及
ばないが、その他の不純物元素濃度は低くなる。

【００５２】また、請求項１２の薄膜半導体装置は、絶
縁表面を有する基板上に構成されたトップゲート型薄膜
トランジスタを有する薄膜半導体装置において、上記薄
膜トランジスタの活性領域を、請求項１乃至５のいずれ
か１つの半導体薄膜を用いて形成したことを特徴として
いる。

【００５３】上記請求項１２の薄膜半導体装置によれ
ば、上記トップゲート型薄膜トランジスタでは、活性領
域表面に存在するリッジは、電界集中が生じるウィーク
ポイントとなり、ゲート絶縁膜の耐圧特性を大きく損な
わせ、また、リッジが存在する活性領域表面がトランジ
スタ動作におけるチャネル面となるため、キャリアに対
する散乱中心ともなり、電界効果移動度の低下を招く。
ところが、上記半導体薄膜を、ＭＯＳ構造を有するトッ
プゲート型薄膜トランジスタの活性領域として利用する
ことによって、そのような耐圧不良や電界効果移動度の
低下を防止できる。上記トップゲート型薄膜トランジス
タは、この発明の半導体薄膜の効果を最も享受すること
ができる薄膜半導体装置である。また、従来のレーザー
結晶化の問題点である照射エネルギーのばらつきによる
複数の薄膜トランジスタ間での特性ばらつきに対して、
そのマージンを広げ、複数の薄膜トランジスタ間での特
性ばらつきを最低レベルに抑えることができる。上記高
品質な結晶性ケイ素膜である半導体薄膜は、上記トップ
ゲート型薄膜トランジスタを初めとする薄膜半導体装置
全般において、その活性領域に利用できる。

【００５４】また、請求項１３の薄膜半導体装置は、絶
縁表面を有する基板上に構成された画素電極を駆動する
薄膜トランジスタを有し、上記薄膜トランジスタに上記
画素電極による液晶容量と並列に補助容量が接続された
薄膜半導体装置において、上記薄膜トランジスタのチャ
ネル領域とその薄膜トランジスタに接続された上記補助
容量を構成する一方の電極とを、請求項１乃至５のいず
れか１つの半導体薄膜を用いて形成したことを特徴とし
ている。

【００５５】上記請求項１３の薄膜半導体装置によれ
ば、液晶表示用のアクティブマトリクス基板では、ゲー
トパルス信号がオフされたときに発生する画素電極部に
おける電圧降下現象を緩和するため、液晶画素容量と並
列に補助容量を設けている。この補助容量が大きいほど
上記電圧降下を小さくできるため、また、製造プロセス
簡略の面からも、薄膜トランジスタのゲート絶縁膜と同
一層により構成するのが最も望ましい。しかしながら、
上記補助容量のばらつきは、画面上にフリッカ等の表示
むらを引き起こす原因となる。従来のエネルギービーム
照射により得られる結晶性ケイ素膜を用い補助容量電極
を作製した場合には、リッジによる表面ラフネスのため
補助容量がばらつき、良好な表示品位の液晶表示装置を
得ることは難しかった。これに対して、上記液晶表示用
のアクティブマトリクス基板において、上記半導体薄膜
を用いて、画素用薄膜トランジスタのチャネル領域に加
え、液晶画素容量と並列に接続された補助容量の一方の
電極を構成することによって、表面ラフネスの絶対値お
よびばらつきが大きく低減されるため、補助容量のばら
つきを抑え、表示むらのない表示品位の高い液晶表示装
置が得られる。したがって、基板上に複数の薄膜トラン
ジスタが配置された液晶表示用アクティブマトリクス基
板のような薄膜半導体装置において、上記半導体薄膜を
用いることによってさらにこの発明の効果が発揮でき
る。

【００５６】

【発明の実施の形態】以下、この発明の半導体薄膜およ
びその製造方法および薄膜半導体装置を図示の実施の形
態により詳細に説明する。

【００５７】（第１実施形態）この発明の第１実施形態
の半導体薄膜およびその製造方法および薄膜半導体装置
について説明する。この第１実施形態では、ガラス基板
上に高品質な結晶性を有するケイ素膜を作製し、さらに
そのケイ素膜を用いて、液晶表示装置用のアクティブマ
トリクス基板を作製する工程について説明する。なお、
上記アクティブマトリクス基板には、各画素電極をスイ
ッチングするための素子としてＮ型薄膜トランジスタを
形成している。また、実際のアクティブマトリクス基板
では、数十万個以上の薄膜トランジスタが配列している
が、この第１実施形態では、説明を簡略化するために、
任意の画素用薄膜トランジスタ一つに注目して説明を行
う。

【００５８】図３はこの第１実施形態のアクティブマト
リクス基板の画素用薄膜トランジスタの作製工程を示す
図であり、(Ａ)から(Ｅ)の順に作製工程が順次進行す
る。また、図４はこの発明による結晶性ケイ素薄膜を形
成するときの、レーザー光照射工程における概略図であ
る。そして、図３および図４において、３aで示される
のがこの発明により得られる高品質な半導体薄膜として
の結晶性ケイ素膜であり、完成した画素用薄膜トランジ
スタ１７の断面を図３(Ｅ)に示している。

【００５９】まず、図３(Ａ)に示すように、ガラス基板
１上に例えばスパッタリング法等によって厚さ３００nm
程度の酸化ケイ素からなる下地膜２を形成する。この酸
化ケイ素膜は、ガラス基板からの不純物の拡散を防ぐた
めに設けられる。次に、同じくスパッタリング法によっ
て、厚さ２０〜６０nm(例えば３０nm)の非晶質ケイ素
(以下、ａ−Ｓiという)膜３を成膜する。上記下地膜２
とａ−Ｓi膜３は、マルチチェンバー型スパッタリング
装置を用い、大気中に出すことなく連続して形成するの
がより望ましい。このようにすることで、上記下地膜２
とａ−Ｓi膜３の界面特性が向上し、より安定した特性
の薄膜トランジスタを得ることができる。上記ａ−Ｓi
膜３の成膜条件としては、基板全体を２００℃に加熱
し、成膜前の到達真空度を１×１０^-7Torr以下としてか
ら、アルゴンガス雰囲気中にて成膜を行う。上記成膜ソ
ースとしては、単結晶シリコンを用いた。このようにし
て得られたａ−Ｓi膜３の膜中水素濃度は、二次イオン
質量分析法(ＳＩＭＳ)により測定した結果、５×１０¹⁸
〜１×１０¹⁹atoms／cm³であった。なお、上記ａ−Ｓi
膜３の膜中水素濃度は、二次イオン質量分析法により測
定されて、定義される値であるので、データの再現性も
良好で、この発明に適用するのに十分な測定精度(測定
下限は、１×１０¹⁸atoms／cm³程度)を有しており、膜
中水素濃度の値としての信頼性が高い。

【００６０】次に、図３(Ｂ)に示すように、レーザー光
４をａ−Ｓi膜３に照射し、ａ−Ｓi膜３を結晶化して、
高品質な結晶性ケイ素膜３aを形成する。このときのレ
ーザー光として、ＸeＣlエキシマレーザー(波長３０８n
m、パルス幅４０nsec)を用いる。上記レーザー光４の照
射条件は、照射時に基板を２００〜５００℃(例えば４
００℃)に加熱し、照射エネルギー密度２５０〜４００m
J／cm²(例えば３２０mJ／cm²)とした。実際には、図４
に示すように、長尺型ビーム形状を有するパルスレーザ
ー光を順次走査することで、基板全面にわたってａ−Ｓ
i膜３を結晶化する。上記レーザー光は、図４におい
て、基板表面におけるビームサイズが長辺Ｗ×短辺Ｌ
(具体的には例えば１５０mm×ｌmm)の長尺矩形状となる
ように、ホモジナイザーによって成型されており、その
短辺方向２０に順次走査される。また、上記レーザー光
は、走査方向２０に対して台形状の強度プロファイル１
９を有しており、ａ−Ｓi膜３に対する溶融しきい値の
強度が２１のラインで示されている。したがって、その
強度値でのビーム幅２２が実際に結晶化に寄与する範囲
であり、レーザー光の１パルスにて結晶化されるケイ素
膜３aの幅は、ビーム幅２２となる。

【００６１】そして、上記レーザー光１９を走査ピッチ
２３にて２０の方向に走査しながら照射し、目的とする
高品質な結晶性ケイ素膜３aを基板１全面に形成する。
上記レーザー光１９では、走査ピッチを０．１mmと設定
したため、ケイ素膜３の任意の一点につき計１０回のレ
ーザー照射が行われる。このようにして得られた結晶性
ケイ素膜３a表面の平均面粗さＲaを原子間力顕微鏡(Ａ
ＦＭ)にて、５μm□以下のエリアに対して測定すると
３．５〜４．５nm程度と、従来に比べ非常にスムースな
表面となった。また、上記結晶性ケイ素膜３aを構成す
る各結晶粒をＴＥＭ(透過型電子顕微鏡)にて観察する
と、平均結晶粒径は２５０〜３００nm程度であり、結晶
粒内の結晶欠陥が低く抑えられていた。また、上記結晶
性ケイ素膜３aにおいて、ガラス基板１全面にわたる膜
質の均一性を評価するため、ラマン分光法により結晶Ｓ
ｉのフォノンピークを基板内の任意の１００点で測定
し、その均一性を評価した。その結果、そのピーク半値
全幅は４．６〜４．８cm^-1の範囲内であり、非常に良好
な均一性を示した。これに対して、従来の結晶性ケイ素
膜では、同様の測定にてピーク半値全幅は４．６〜５．
１cm^-1程度を示している。以上の工程により、高品質な
結晶性ケイ素膜３aが得られる。

【００６２】次に、上記結晶性ケイ素膜３aの不要な部
分を除去することで、図３(Ｃ)に示すような素子間分離
を行って、後に薄膜トランジスタの活性領域(ソース／
ドレイン領域、チャネル領域)を構成する島状のケイ素
膜５を形成する。

【００６３】引き続き、図３(Ｄ)に示すように、上記の
活性領域となる島状のケイ素膜５を覆うように厚さ２０
〜１５０nm、ここでは１００nmの酸化ケイ素膜をゲート
絶縁膜７として成膜する。上記酸化ケイ素膜の形成に
は、ここではＴＥＯＳ(Tetra Ethoxy Ortho Silicate)
を原料とし、酸素とともに基板温度１５０〜６００℃
(好ましくは３００〜４５０℃)で、ＲＦ(高周波)プラズ
マＣＶＤ法で分解・堆積した。あるいは、ＴＥＯＳを原
料としてオゾンガスとともに減圧ＣＶＤ法または常圧Ｃ
ＶＤ法によって、基板温度を３５０〜６００℃(好まし
くは４００〜５５０℃)として形成してもよい。

【００６４】引き続いて、スパッタリング法によって、
厚さ３００〜６００nm(例えば４００nm)のアルミニウム
膜を成膜する。そして、上記アルミニウム膜をパターニ
ングして、ゲート電極８を形成する。上記ゲート電極８
は、同層で形成されるゲートバスライン(図示せず)に接
続されており、このゲートバスラインを介してゲート信
号がゲート電極８に入力される。さらに、このアルミニ
ウムのゲート電極８の表面を陽極酸化して、表面に酸化
物層９を形成する。この状態が図３(Ｄ)に相当する。上
記ゲート電極８の陽極酸化は、酒石酸が１〜５％含まれ
たエチレングリコール溶液中で行い、最初一定電流で２
２０Ｖまで電圧を上げ、その状態で１時間保持して終了
させる。このようにして得られた酸化物層９の厚さは２
００nmである。なお、上記酸化物層９は、後のイオンド
ーピング工程において、オフセットゲート領域を形成す
る厚さとなるので、オフセットゲート領域の長さを上記
陽極酸化工程で決めることができる。上記オフセットゲ
ート領域によって、薄膜トランジスタのオフ動作時のリ
ーク電流を低減する。

【００６５】次に、図３(Ｄ)に示すように、イオンドー
ピング法によって、ゲート電極８とその周囲の酸化物層
９をマスクとして活性領域に不純物(リン)１０を注入す
る。このときのドーピングガスとして、フォスフィン
(ＰＨ₃)を用い、加速電圧を６０〜９０ｋＶ(例えば８０
ｋＶ)、ドーズ量を１×１０¹⁵〜８×１０¹⁶cm^-2(例えば
２×１０¹⁵cm^-2)とする。この工程により、不純物が注
入された領域１２,１３は、後に薄膜トランジスタのソ
ース／ドレイン領域となり、ゲート電極８およびその周
囲の酸化層９にマスクされ不純物が注入されない領域１
１は、後に薄膜トランジスタのチャネル領域を形成す
る。

【００６６】その後、レーザー光の照射によってアニー
ルを行って、イオン注入した不純物の活性化を行うと同
時に、上記の不純物導入工程で結晶性が劣化した部分の
結晶性を改善する。このとき、使用するレーザーとして
ＸeＣlエキシマレーザー(波長３０８nm、パルス幅４０n
sec)を用い、照射エネルギー密度１５０〜４００mJ／cm
²(好ましくは２００〜２５０mJ／cm²)で照射を行う。こ
うして形成されたＮ型不純物(リン)領域１２,１３のシ
ート抵抗は、２００〜８００Ω／□であった。

【００６７】そして、図３(Ｅ)に示すように、厚さ６０
０nm程度の酸化ケイ素膜を層間絶縁膜１４として形成す
る。上記酸化ケイ素膜は、ＴＥＯＳを原料として、これ
と酸素とのプラズマＣＶＤ法またはオゾンとの減圧ＣＶ
Ｄ法あるいは常圧ＣＶＤ法によって形成すると、段差被
覆性に優れた良好な層間絶縁膜が得られる。

【００６８】次に、上記層間絶縁膜１４にコンタクトホ
ールを形成して、ソース電極１５と画素電極１６を形成
する。上記ソース電極１５は、金属材料、例えば窒化チ
タンとアルミニウムの二層膜によって形成する。上記室
化チタン膜は、アルミニウムが半導体層に拡散するのを
防止する目的のバリア膜として設けられる。また、上記
ソース電極１５と同層でソースバスライン(図示せず)を
形成し、そのソースバスラインを介してソース電極１５
に映像信号を入力する。上記画素電極１６は、ＩＴＯ等
の透明導電膜により形成される。

【００６９】そして最後に、１気圧の水素雰囲気中で３
５０℃で１時間程度のアニールを行い、図３(Ｅ)に示す
Ｎ型薄膜トランジスタ１７を完成させる。上記アニール
処理には、薄膜トランジスタ１７の活性領域／ゲート絶
縁膜の界面に水素原子を供給し、薄膜トランジスタ特性
を劣化させる不対結合手を低減する効果がある。なお、
さらに薄膜トランジスタ１７を保護する目的で、必要な
箇所のみＳiＨ₄とＮＨ₃を原料ガスとしたプラズマＣＶ
Ｄ法により形成された室化ケイ素膜でカバーしてもよ
い。

【００７０】上記第１実施形態に従って作製された薄膜
トランジスタ１７は、電界効果移動度で８０〜１００cm
²／Ｖs、しきい値電圧１．５〜２Ｖという良好な特性を
示した。また、パネル内の薄膜トランジスタの均一性は
電界効果移動度で±８％程度、しきい値電圧で±０．２
Ｖ程度と非常に良好であり、繰り返し測定しても特性の
劣化は全く見られず、信頼性も非常に高いものであっ
た。その結果、この第１実施形態にて作製されたアクテ
ィブマトリクス基板を用いて、液晶表示パネルを作製
し、全面表示を行った結果、薄膜トランジスタ特性の不
均一性に起因する表示むらは大きく低減され、信頼性の
高い高表示品位の液晶表示装置ができた。

【００７１】このように、出発膜の膜中水素濃度を２×
１０¹⁹atoms／cm³以下とすることで、レーザー照射後の
結晶性ケイ素膜３aにおいて、劇的に表面ラフネスが低
減することができる。これによって、レーザー照射工程
における処理マージンが拡大すると共に、結晶化後の結
晶性ケイ素膜３aにおいて膜質の均一性が向上する。ま
た、表面ラフネスが低減でき、半導体素子における信頼
性低下を防止できると共に、結晶化のための照射エネル
ギーを大きくすることができるため、より高品質な結晶
性ケイ素膜３aである半導体薄膜を得ることができる。
そうして、その半導体薄膜を利用して、より高性能な薄
膜半導体装置を実現することができる。また、図２に示
すように、出発膜における膜中水素濃度が２×１０¹⁹at
oms／cm³以下では、平均面粗さＲaが飽和して安定する
ので、膜中水素濃度を２×１０¹⁹atoms／cm³以下とする
ことによって、レーザー照射時の照射エネルギー密度に
依存せず、ケイ素膜の表面ラフネスを一定値以下に抑え
ることができる。

【００７２】また、レーザー照射工程において照射エネ
ルギーがばらついても、ケイ素膜表面の平均面粗さＲa
が一定値の５nmを越えないので、全ての半導体素子にお
いて同様の高い信頼性が得られると共に、表面ラフネス
にかかわらず、ケイ素膜の結晶化エネルギーを最適化で
きるため、所望の高品質な結晶性ケイ素膜およびそれを
用いた高性能な薄膜半導体装置を得ることができる。

【００７３】また、定義される平均面粗さＲaは、原子
間力顕微鏡(ＡＦＭ)にて、５μm□以下の測定エリアに
対して測定された値であるので、サブnmオーダーまでの
測定信頼性がある。

【００７４】また、上記非晶質ケイ素膜３を厚さ３０nm
に薄膜化して、厚さ２０nm〜６０nmの範囲内にすること
によって、ＸeＣlエキシマレーザーを照射し、溶融固化
過程で結晶化するときに、ケイ素膜全体(表面から下層
界面にわたって)が均一に溶融し、結晶粒が大きく成長
すると共に、結晶粒径のばらつきも小さく抑えることが
できる。さらに、上記ＸeＣlエキシマレーザー照射後に
得られる結晶性ケイ素膜３a表面の平均面粗さＲaを、そ
の照射エネルギーによらず、５nm以下に抑えることがで
きる。

【００７５】また、上記非晶質ケイ素膜３を結晶化する
ためのエネルギービームに波長５００nm以下のＸeＣlエ
キシマレーザー(波長３０８nm)を用いると、非晶質ケイ
素膜３に対する吸収係数が極めて高いため、ガラス基板
１に熱的ダメージを与えることなく、非晶質ケイ素膜３
のみを瞬時に加熱することができる。また、上記レーザ
ー光を用いることで、非晶質ケイ素膜３を瞬時に、融点
１４１４℃に加熱するだけの高出力化が可能となる。

【００７６】また、上記シリコンターゲットを用いたス
パッタリング法では、水素を用いることなく膜形成が行
えるため、極めて低水素濃度の非晶質ケイ素膜３を得る
ことができる。

【００７７】また、上記ＭＯＳ構造を有するトップゲー
ト型薄膜トランジスタ１７の活性領域を結晶性ケイ素膜
３aにより形成したので、活性領域表面がなめらかにな
り、電界集中が生じてゲート絶縁膜の耐圧特性を大きく
損うリッジを低減でき、薄膜トランジスタの電界効果移
動度が大きくなる。また、照射エネルギー密度のばらつ
きによる複数の薄膜トランジスタ間での特性ばらつきを
最低レベルに抑えることができる。したがって、このよ
うなガラス基板１上に複数の薄膜トランジスタ１７が配
置された液晶表示用アクティブマトリクス基板等の薄膜
半導体装置において、さらにこの発明の効果を発揮する
ことができる。

【００７８】（第２実施形態）この発明の第２実施形態
の半導体薄膜およびその製造方法および薄膜半導体装置
について説明する。この第２実施形態でも、ガラス基板
上に液晶表示装置用のアクティブマトリクス基板を作製
するときの工程について説明する。上記アクティブマト
リクス基板は、各画素電極をスイッチングするための素
子としてＮ型薄膜トランジスタを形成し、そのドレイン
領域側には画素液晶容量と並列に補助容量を設けてい
る。

【００７９】図５はこの第２実施形態の半導体薄膜を用
いたアクティブマトリクス基板の任意の一画素部分を示
す平面図である。図６(Ａ)〜(Ｅ)は画素用薄膜トランジ
スタの製造工程を示し、図６(Ａ)から(Ｅ)の順に工程が
順次進行する。図６(Ｅ)は図５のVI_E−VI_E線から見た断
面図を示し、４７は画素スイッチング用のＮ型薄膜トラ
ンジスタ、４８は補助容量である。また、この発明によ
る高品質な半導体薄膜としての結晶性ケイ素膜は、図６
(Ｂ)において示される３５である。

【００８０】まず、図６(Ａ)に示すように、ガラス基板
３１上に減圧ＣＶＤ法によって厚さ３００nm程度の酸化
ケイ素膜からなる下地膜３２を形成する。そして、酸化
ケイ素膜３２上に、減圧ＣＶＤ法によって、厚さ４０nm
程度の真性(Ｉ型)の非晶質ケイ素膜(ａ−Ｓi膜)３３を
成膜する。このときの成膜条件としては、成膜材料とし
てＳiＨ₄ガスを用い、基板温度(反応温度)５５０〜６０
０℃(例えば５８０℃)として、ガス圧が０．０５〜０．
３Torr(例えば０．１５Torr)として、ａ−Ｓi膜３３の
堆積を行った。このようにして得られたａ−Ｓi膜３３
の膜中水素濃度をＳＩＭＳにより分析した結果、２×１
０¹⁹〜７×１０¹⁹atoms／cm³程度であった。水素濃度の
絶対値としては、第１実施形態のスパッタリング法に比
較して大きいが、水素以外の元素として、結晶成長に悪
影響を与える酸素の膜中濃度は、５×１０¹⁷〜１×１０
¹⁸atoms／cm³と非常に低濃度であった。

【００８１】次に、第１実施形態で述べた方法と同様の
方法を用い、ａ−Ｓi膜３３にＸeＣlエキシマレーザー
(波長３０８nm、パルス幅４０nsec)光３４を順次走査し
ながら照射し、ａ−Ｓi膜３３の結晶化を行う。この工
程により、ケイ素膜は溶融・固化され、基板全面にわた
って膜質の均一性の良好な高品質な結晶性ケイ素膜とな
る。ここで、原子間力顕微鏡(ＡＦＭ)により、結晶性ケ
イ素膜表面の平均面粗さＲaを測定すると、４〜５nm程
度の値であり、基板全体においてほぼ同様の値を示し
た。同様のレーザー照射条件にて作製された従来の結晶
性ケイ素膜では、表面の平均面粗さＲaが４〜９nmの範
囲内にわたって、特に絶対値が大きくなる方向に対して
大きくばらつく。この主なばらつきは局所的なばらつき
であり、この発明では、こういった局所的な特異点・異
常点等に起因するばらつきが大きく低減される。この第
２実施形態で得られた結晶性ケイ素膜の結晶粒径は３０
０〜４００nm程度であり、第１実施形態のスパッタリン
グ法により得られた結晶性ケイ素膜に比べて、若干大き
くなっている。

【００８２】次に、上記結晶性ケイ素膜の不要な部分を
除去することで、図６(Ｂ)に示すような素子間分離を行
って、後に薄膜トランジスタの活性領域(ソース／ドレ
イン領域、チャネル領域)および補助容量の下部電極を
構成する島状の結晶性ケイ素膜３５を形成する。このと
きの状態を基板上方より見ると、図５において３５で示
されるような形状にケイ素膜が形成されている。

【００８３】次に、図６(Ｃ)に示すように、上記結晶性
ケイ素膜３５の島状領域上にフォトレジストを塗布し、
露光・現像してマスク３６とする。上記マスク３６によ
り、後に薄膜トランジスタのチャネル領域となる部分の
みが覆われた状態となっている。そして、イオンドーピ
ング法によって、フォトレジスト３６をマスクとして不
純物(リン)４０を注入する。このときのドーピングガス
として、フォスフィン(ＰＨ₃)を用い、加速電圧を５〜
３０ｋＶ(例えば１５ｋＶ)、ドーズ量を１×１０¹⁵〜８
×１０¹⁵cm^-2(例えば２×１０¹⁵cm^-2)とする。この工程
により、不純物が注入された領域４２は、後の薄膜トラ
ンジスタ４７のソース領域となると共に、不純物が注入
された領域４３は、薄膜トランジスタ４７のドレイン領
域と補助容量４８の下部電極４３を形成する。上記フォ
トレジスト３６にマスクされ不純物が注入されない領域
４１は、後に薄膜トランジスタ４７のチャネル領域とな
る。

【００８４】次に、図６(Ｄ)に示すように、フォトレジ
スト３６を除去し、島状の結晶性ケイ素膜３５を覆うよ
うに厚さ２０〜１５０nm(ここでは１００nm)の酸化ケイ
素膜をゲート絶縁膜３７として成膜する。この酸化ケイ
素膜の形成には、ＴＥＯＳ(Tetra Ethoxy Ortho Silica
te)を原料とし、酸素とともに基板温度１５０〜６００
℃(好ましくは３００〜４００℃)で、ＲＦプラズマＣＶ
Ｄ法で分解・堆積した。そして、成膜後、ゲート絶縁膜
３７自身のバルク特性および結晶性ケイ素膜とゲート絶
縁膜との界面特性を向上するために、不活性ガス雰囲気
下で４００〜６００℃で数時間のアニールを行う。それ
と同時に、このアニール処理により、領域４２および４
３にドーピングされた不純物が活性化され、領域４２お
よび４３が低抵抗化された結果、そのシート抵抗は８０
０〜２０００Ω／□となる。

【００８５】引き続いて、スパッタリング法によって、
厚さ３００〜５００nm(例えば４００nm)のアルミニウム
膜を成膜する。そして、アルミニウム膜をパターニング
して、ゲート電極３８ａと補助容量４８の上部電極３８
ｂを形成する。ここで、ゲート電極３８ａは平面的に見
れば、図５に示すように、Ｎo.ｎのゲートバスラインを
構成しており、補助容量４８の上部電極３８ｂはＮo.ｎ
＋１のゲートバスラインを構成する。

【００８６】そして、図６(Ｅ)に示すように、厚さ５０
０nm程度の酸化ケイ素膜を層間絶縁膜４４として形成す
る。上記酸化ケイ素膜は、ＴＥＯＳを原料として、これ
と酸素とのプラズマＣＶＤ法またはオゾンとの減圧ＣＶ
Ｄ法あるいは常圧ＣＶＤ法により形成することによっ
て、段差被覆性に優れた良好な層間絶縁膜が得られる。

【００８７】次に、層間絶縁膜４４にコンタクトホール
を形成して、ソース電極４５と画素電極４６を形成す
る。ソース電極４５は、金属材料、例えば窒化チタンと
アルミニウムの二層膜によって形成する。上記窒化チタ
ン膜は、アルミニウムが半導体層に拡散するのを防止す
る目的のバリア膜として設けられる。上記画素電極４６
は、ＩＴＯ等の透明導電膜により形成される。このとき
の状態を基板上方より見れば、図５に示すように、ソー
ス電極４５は、薄膜トランジスタ４７に映像信号を伝達
するソースバスラインを構成しており、各バスライン間
に画素電極４６が配置されている。

【００８８】そして最後に、１気圧の水素雰囲気中で３
５０℃で１時間程度のアニールを行い、図６(Ｅ)に示す
薄膜トランジスタ４７および補助容量４８を完成させ
る。上記アニール処理により、薄膜トランジスタ４７の
活性領域とゲート絶縁膜との界面へ水素原子を供給し、
薄膜トランジスタ特性を劣化させる不対結合手を低減す
る効果がある。さらに、上記薄膜トランジスタ４７を保
護する目的で、必要な箇所のみプラズマＣＶＤ法により
形成された窒化ケイ素膜でカバーしてもよい。

【００８９】上記第２実施形態に従って作製された薄膜
トランジスタは、第２実施形態と同様の良好な特性を示
すのに加えて、そのチャネル領域４１とその補助容量４
８の下部電極４３の表面平均粗さＲaを共に４〜５nm程
度の範囲内に全て抑えて、ゲート絶縁膜３７を介したリ
ーク電流はほとんどなく、それぞれの容量の不均一性も
小さく抑えられる。その結果、この第２実施形態にて作
製されたアクティブマトリクス基板を用い、液晶表示パ
ネルを作製し、全面表示を行った結果、信頼性が高く、
表示むらの無い高表示品位の液晶表示装置ができた。

【００９０】このように、出発膜の膜中水素濃度を１×
１０²⁰atoms／cm³以下とすることで、レーザー照射後の
結晶性ケイ素膜３５において、劇的に表面ラフネスを低
減することができる。これによって、レーザー照射工程
における処理マージンが拡大すると共に、結晶化後の結
晶性ケイ素膜３５において膜質の均一性が向上する。ま
た、表面ラフネスが低減でき、半導体素子における信頼
性低下を防止できると共に、結晶化のためのエネルギー
を大きくすることができるため、より高品質な結晶性ケ
イ素膜３５である半導体薄膜を得ることができる。そう
して、その半導体薄膜を利用して、より高性能な薄膜半
導体装置を実現することができる。

【００９１】また、レーザー照射工程において照射エネ
ルギーがばらついても、ケイ素膜表面の平均面粗さＲa
が一定値の５nmを越えないので、全ての半導体素子にお
いて同様の高い信頼性が得られると共に、表面ラフネス
にかかわらず、ケイ素膜の結晶化エネルギーを最適化で
きるため、所望の高品質な半導体薄膜としての結晶性ケ
イ素膜およびそれを用いた高性能な薄膜半導体装置を得
ることができる。

【００９２】また、定義される平均面粗さＲaは、原子
間力顕微鏡(ＡＦＭ)にて、５μm□以下の測定エリアに
対して測定された値であるので、サブnmオーダーまでの
測定信頼性がある。

【００９３】また、上記非晶質ケイ素膜３３を厚さ４０
nmに薄膜化して、厚さ２０nm〜６０nmの範囲内にするこ
とによって、ＸeＣlエキシマレーザーを照射し、溶融固
化過程で結晶化するときに、ケイ素膜全体(表面から下
層界面にわたって)が均一に溶融し、結晶粒が大きく成
長すると共に、結晶粒径のばらつきも小さく抑えること
ができる。さらに、上記ＸeＣlエキシマレーザー照射後
に得られる結晶性ケイ素膜３５表面の平均面粗さＲa
を、その照射エネルギーによらず、５nm以下に抑えるこ
とができる。

【００９４】また、上記非晶質ケイ素膜３３を結晶化す
るためのエネルギービームに波長５００nm以下のＸeＣl
エキシマレーザー(波長３０８nm)を用いると、非晶質ケ
イ素膜３３に対する吸収係数が極めて高いため、ガラス
基板３１に熱的ダメージを与えることなく、非晶質ケイ
素膜３３のみを瞬時に加熱することができる。また、上
記レーザー光を用いることで、非晶質ケイ素膜３３を瞬
時に、融点１４１４℃に加熱するだけの高出力化が可能
となる。

【００９５】また、極低水素濃度の非晶質ケイ素膜３３
を化学気相成長法により形成するとき、反応性の低いＳ
iＨ₄ガスを用いることで、成膜温度を高めると共に成膜
速度を低減し、非晶質ケイ素膜３３の膜中水素濃度を低
減することができる。また、成膜時の基板温度が５５０
℃以上にすることによって、極低水素濃度の非晶質ケイ
素膜３３を得ることができる。このようにして形成され
た非晶質ケイ素膜３３は、より低水素濃度という面では
スパッタリング法により形成された非晶質ケイ素膜には
及ばないが、その他の不純物元素濃度を低くすることが
できる。

【００９６】また、上記高品質な結晶性ケイ素膜３５で
ある半導体薄膜は、上記トップゲート型薄膜トランジス
タを初めとする薄膜半導体装置全般において、その活性
領域に利用できる一方、液晶表示用のアクティブマトリ
クス基板において、上記半導体薄膜を用いて、画素用薄
膜トランジスタ４７のチャネル領域と共に、液晶画素容
量と並列に接続された補助容量４８の一方の電極を構成
するので、その補助容量４８の一方の電極の表面ラフネ
スの絶対値およびばらつきが大きく低減され、補助容量
４８のばらつきを抑えて、表示むらのない表示品位の高
い液晶表示装置が得られる。

【００９７】以上、この発明に基づく第１,第２実施形
態について具体的に説明したが、この発明は上述の実施
形態に限定されるものではなく、この発明の技術的思想
に基づく各種の変形が可能である。

【００９８】例えば、上記第１,第２実施形態におい
て、低水素濃度の非晶質ケイ素膜の形成方法として、ス
パッタリング法と５５０℃以上の熱ＣＶＤ法を用いた
が、その他の方法でも、この発明における膜中水素濃度
を満足する方法であれば、特に問題なく、この発明の効
果が得られる。

【００９９】また、非晶質ケイ素膜以外に微結晶成分を
有するケイ素膜を用いても、同様の効果が得られる。特
に、微結晶成分を有するケイ素膜を用いた場合には、レ
ーザー照射工程における溶融固化過程において微結晶成
分を核とした結晶化が行われ、結晶粒径がより大きく、
結晶粒径が揃った均一な結晶性ケイ素膜が得られる。

【０１００】また、ａ−Ｓi膜の結晶化工程におけるエ
ネルギービームとしてＸeＣlエキシマレーザーを用いた
が、その他のエネルギービームも勿論、利用可能であ
る。例えば、赤外光、フラッシュランプを使用して短時
間に１０００〜１２００℃まで上昇させて加熱するＲＴ
Ａ(ラピッド・サーマル・アニールまたはＲＴＰ(ラピッ
ド・サーマル・プロセスともいう))等のいわゆるレーザ
ー光と同等の強光を用いてもよい。さらに、レーザー光
としては、波長２４８nmのＫrＦエキシマレーザーや、
波長４８８nmの連続発振Ａrレーザー等も同様に適用可
能であり、同様の効果が得られる。

【０１０１】また、上記第１,第２実施形態では、この
発明による半導体薄膜および薄膜半導体装置としての薄
膜トランジスタを用いた液晶表示装置用のアクティブマ
トリクス基板についての説明を行ったが、上記薄膜トラ
ンジスタは、アクティブマトリクス基板以外に薄膜集積
回路全般に利用できる。すなわち、アクティブマトリク
ス部の周辺に駆動用回路を同一形成するドライバモノリ
シック型のアクティブマトリクス基板も同様に実現可能
である。勿論、上記Ｎ型薄膜トランジスタに加えて、Ｐ
型薄膜トランジスタを相補的に構成し、ＣＭＯＳ回路を
作製することも可能である。このように薄膜集積回路に
上記薄膜トランジスタを利用する場合は、第１実施形態
において、画素電極１６を金属による電極・配線とし、
ゲート電極８上にもコンタクトホールを形成して必要と
する配線を施せばよい。また、ＣＭＯＳ回路を作製する
場合には、それぞれの不純物のドーピング工程におい
て、不必要な領域をフォトレジストで覆うことにより、
Ｎ型領域、Ｐ型領域を選択形成すればよい。さらに、液
晶表示用のアクティブマトリクス型基板以外に、例え
ば、密着型イメージセンサ、ドライバ内蔵型のサーマル
ヘッド、有機系ＥＬ等を発光素子としたドライバ内蔵型
の光書き込み素子や表示素子、三次元ＩＣ等にこの発明
の薄膜半導体装置を適用してもよい。この場合、これら
の素子の高速化、高解像度化等の高性能化を実現するこ
とができる。さらにこの発明は、上述の第１,第２実施
形態で説明したＭＯＳ型トランジスタに限らず、結晶性
半導体を素子材料としたバイポーラトランジスタや静電
誘導トランジスタをはじめとして幅広く半導体プロセス
全般に応用することができる。

【０１０２】

【発明の効果】以上より明らかなように、請求項１の発
明の半導体薄膜は、絶縁表面を有する基板上に形成され
た結晶性を有する半導体薄膜であって、膜中水素濃度が
１×１０²⁰atoms／cm³以下の非晶質または微結晶状態の
ケイ素膜にエネルギービームを照射することによって上
記ケイ素膜を結晶化させたものである。

【０１０３】したがって、請求項１の発明の半導体薄膜
によれば、レーザー光等のエネルギービーム照射により
結晶化された結晶性ケイ素膜において、表面のラフネス
を大幅に低減することができると共に、表面ラフネスに
制限されることなく、最適な照射エネルギーを加えて結
晶化できるようになり、従来法では得ることができなか
った高品質な結晶性ケイ素膜を得ることができる。ま
た、パルスレーザー順次走査により結晶化された結晶性
ケイ素膜においては、従来の課題であった膜質の不均一
性を改善することができる。そして、上記半導体薄膜を
素子材料とする薄膜半導体装置全般において、高性能で
かつ信頼性、安定性が高く、複数の素子間の特性均一性
の高い薄膜半導体装置を実現することができる。特に、
液晶表示装置においては、高信頼性を有し、結晶性ケイ
素膜の不均一性による表示不良のない表示品位の高い液
晶表示装置が、簡単な製造プロセスにて得られる。さら
に、周辺駆動回路部を構成する薄膜トランジスタに要求
される高性能化・高集積化・特性均一化が図れ、同一基
板上にアクティブマトリクス部と周辺駆動回路部を構成
するフルドライバモノリシック型のアクティブマトリク
ス基板を実現でき、モジュールのコンパクト化、高性能
化、低コスト化が図れる。

【０１０４】また、請求項２の発明の半導体薄膜は、請
求項１の半導体薄膜おいて、上記非晶質または微結晶状
態のケイ素膜の膜中水素濃度が２×１０¹⁹atoms／cm³以
下であるので、エネルギービーム照射時の照射エネルギ
ー密度に依存せず、結晶化されたケイ素膜の表面ラフネ
スを一定値以下に抑えることができる。

【０１０５】また、請求項３の発明の半導体薄膜は、請
求項１または２の半導体薄膜において、上記エネルギー
ビーム照射後のケイ素膜表面の平均面粗さＲaは、５nm
以下であり、かつ、上記ケイ素膜自体の膜剥がれが起こ
っていないので、例えエネルギービーム照射工程におい
て照射エネルギー密度がばらついても、ケイ素膜表面の
平均面粗さＲaが一定値以上にはならないので、全ての
半導体素子において同様の高い信頼性が得られると共
に、表面ラフネスにかかわらず、ケイ素膜の結晶化エネ
ルギーを最適化でき、所望の高品質な半導体薄膜として
の結晶性ケイ素膜およびそれを用いた高性能な薄膜半導
体装置を得ることができる。

【０１０６】また、請求項４の発明の半導体薄膜は、請
求項３の半導体薄膜において、上記ケイ素膜表面の平均
面粗さＲaは、原子間力顕微鏡によって１０μm□以下の
測定エリアに対して測定された値であるので、サブnmオ
ーダーまでの測定信頼性があり、この発明の主旨を損な
うことはない。

【０１０７】また、請求項５の発明の半導体薄膜は、請
求項１乃至４のいずれか１つの半導体薄膜において、上
記非晶質または微結晶状態のケイ素膜の厚さが２０nmか
ら６０nmの範囲内であるので、厚さ６０nm以下にケイ素
膜を薄膜化することによって、レーザー光等のエネルギ
ービームを照射し、溶融固化過程で結晶化するときに、
ケイ素膜全体(表面から下層界面にわたって)が均一に溶
融し、結晶粒が大きく成長すると共に、結晶粒径のばら
つきも小さく抑えることができる。さらに、上記ケイ素
膜を６０nm以下に薄膜化することによって、エネルギー
ビーム照射後に得られる結晶性ケイ素膜表面の平均面粗
さＲaを、その照射エネルギーによらず、５nm以下に抑
えることが可能となる。なお、上記ケイ素膜の厚さが２
０nm以下になると、エネルギービームの照射エネルギー
が低い領域でも、ケイ素膜の膜飛びや膜剥がれが発生
し、半導体薄膜として利用することが困難になる。

【０１０８】また、請求項６の発明の半導体薄膜の製造
方法は、膜中水素濃度が１×１０²⁰atoms／cm³以下の非
晶質または微結晶状態のケイ素膜を堆積した後、上記ケ
イ素膜に対してエネルギービームを照射することによっ
て、上記ケイ素膜を結晶化させるものである。

【０１０９】したがって、請求項６の発明の半導体薄膜
の製造方法によれば、エネルギービーム照射後のケイ素
膜において、表面ラフネスを特に低減することができ、
エネルギービーム照射工程における処理マージンが拡大
すると共に、結晶化後のケイ素膜において膜質の均一性
が向上する。また、結晶化されたケイ素膜の表面ラフネ
スが低減でき、半導体素子における信頼性低下を防止で
きると共に、結晶化のためのエネルギーを大きくするこ
とができるため、より高品質な結晶性ケイ素膜である半
導体薄膜が得られ、その半導体薄膜を用いてより高性能
な薄膜半導体装置を実現することができる。

【０１１０】また、請求項７の発明の半導体薄膜の製造
方法は、請求項６の半導体薄膜の製造方法において、上
記非晶質または微結晶状態のケイ素膜を堆積する工程に
おいて、上記ケイ素膜の膜中水素濃度を２×１０¹⁹atom
s／cm³以下にしたので、エネルギービーム照射時の照射
エネルギー密度に依存せず、ケイ素膜の表面ラフネスを
一定値以下に抑えることができる。

【０１１１】また、請求項８の発明の半導体薄膜の製造
方法は、請求項６または７の半導体薄膜の製造方法にお
いて、上記非晶質または微結晶状態のケイ素膜を結晶化
するためのエネルギービームは、波長５００nm以下のレ
ーザー光であるので、上記非晶質または微結晶状態のケ
イ素膜を結晶化するのに波長５００nm以下のレーザー光
を用いると、ケイ素膜に対する吸収係数が極めて高いた
め、ガラス基板に熱的ダメージを与えることなく、ケイ
素膜のみを瞬時に加熱できると共に、非晶質または微結
晶状態のケイ素膜を瞬時に、融点１４１４℃に加熱でき
るようにレーザーを高出力化することが可能となる。

【０１１２】また、請求項９の発明の半導体薄膜の製造
方法は、請求項８の半導体薄膜の製造方法において、上
記波長５００nm以下のレーザー光は波長３０８nmのＸe
Ｃlエキシマレーザー光であって、上記ケイ素膜に対し
て照射エネルギー密度が２５０〜４００mJ／cm²の範囲
内のＸeＣlエキシマレーザー光を照射することによっ
て、上記ケイ素膜を結晶化させたので、上記波長３０８
nmのＸeＣlエキシマレーザー光は、出力が大きいため、
基板に照射するときのビームサイズを大きくでき、大面
積基板に対応しやすく、また出力も比較的安定してお
り、量産装置に適用するのが最も望ましい。また、上記
エキシマレーザー光をケイ素膜に照射して結晶化すると
き、２５０mJ／cm²以上の照射エネルギー密度では、ケ
イ素膜がほぼ完全に下層まで溶融し、高品質な結晶性ケ
イ素膜が得られる一方、４００mJ／cm²以上の照射エネ
ルギー密度では、ケイ素膜の膜飛びや膜剥がれが発生す
るため、これ以上エネルギーアップしても良好な状態の
結晶性ケイ素薄膜は得られない。

【０１１３】また、請求項１０の発明の半導体薄膜の製
造方法は、請求項６乃至９のいずれか１つの半導体薄膜
の製造方法において、上記膜中水素濃度を有する非晶質
または微結晶状態のケイ素膜を堆積する工程において、
シリコンターゲットを用いたスパッタリング法により上
記ケイ素膜を堆積ので、上記シリコンターゲットを用い
たスパッタリング法では、水素を用いることなく膜形成
が行えるため、極めて低水素濃度のケイ素膜が得られ
る。また、ターゲットに高純度単結晶シリコンを用い、
成膜前の到達真空度を１×１０^-7Torr以下にすることに
よって、膜中の水素濃度をさらに低減できると共に、よ
り緻密な非晶質あるいは微結晶状態のケイ素膜が得られ
ると共に、結晶成長に悪影響を与える酸素等の不純物を
低減することができる。

【０１１４】また、請求項１１の発明の半導体薄膜の製
造方法は、請求項６乃至９のいずれか１つの半導体薄膜
の製造方法において、上記膜中水素濃度を有する非晶質
または微結晶状態のケイ素膜を堆積する工程を、ＳiＨ₄
ガスを用いて、温度５５０℃以上の化学気相成長法によ
り上記ケイ素膜を堆積するので、Ｓi₂Ｈ₆に比べ、反応
性の低いＳiＨ₄ガスを用いることによって、成膜温度を
高めると共に成膜速度を低減し、得られるケイ素膜の膜
中濃度を低減することができる。また、成膜時の温度を
５５０℃以上によることによって、極低水素濃度のケイ
素膜を得ることができ、その他の不純物元素濃度も低く
できる。

【０１１５】また、請求項１２の発明の薄膜半導体装置
は、絶縁表面を有する基板上に構成されたトップゲート
型薄膜トランジスタを有する薄膜半導体装置において、
上記薄膜トランジスタの活性領域を、請求項１乃至５の
いずれか１つの半導体薄膜を用いて形成したものであ
る。

【０１１６】したがって、請求項１２の発明の薄膜半導
体装置によれば、上記ＭＯＳ構造を有するトップゲート
型薄膜トランジスタの活性領域を結晶化されたケイ素膜
により形成したので、活性領域表面がなめらかになり、
電界集中が生じてゲート絶縁膜の耐圧特性を大きく損う
リッジがなくなり、トランジスタ動作における電界効果
移動度が大きくなる。また、照射エネルギー密度のばら
つきによる複数の薄膜トランジスタ間での特性ばらつき
を最低レベルに抑えることができる。したがって、この
ような基板上に複数の薄膜トランジスタが配置された液
晶表示用アクティブマトリクス基板のような薄膜半導体
装置において、さらにこの発明の効果が発揮することが
できる。

【０１１７】また、請求項１３の発明の薄膜半導体装置
は、絶縁表面を有する基板上に構成された画素電極を駆
動する薄膜トランジスタを有し、上記薄膜トランジスタ
に上記画素電極による液晶容量と並列に補助容量が接続
された薄膜半導体装置において、上記薄膜トランジスタ
のチャネル領域とその薄膜トランジスタに接続された上
記補助容量を構成する一方の電極とを、請求項１乃至５
のいずれか１つの半導体薄膜を用いて形成したものであ
る。

【０１１８】したがって、請求項１３の発明の薄膜半導
体装置によれば、上記高品質な結晶化されたケイ素膜で
ある半導体薄膜は、上記トップゲート型薄膜トランジス
タを初めとする薄膜半導体装置全般において、その活性
領域に利用できる一方、液晶表示用のアクティブマトリ
クス基板において、上記半導体薄膜を用いて、画素用薄
膜トランジスタのチャネル領域と共に、液晶画素容量と
並列に接続された補助容量の一方の電極を構成するの
で、その補助容量の一方の電極の表面ラフネスの絶対値
およびばらつきが大きく低減され、補助容量のばらつき
を抑えて、表示むらのない表示品位の高い液晶表示装置
が得られる。

【図面の簡単な説明】

【図１】 図１はレーザー照射エネルギー密度とケイ素
膜表面の平均面粗さとの関係を示す図である。

【図２】 図２はレーザー照射前のケイ素膜の膜中水素
濃度とケイ素膜表面の平均面粗さとの関係を示す図であ
る。

【図３】 図３は第１実施形態の半導体薄膜の製造方法
を示す工程図である。

【図４】 図４は第１実施形態におけるレーザー照射工
程の概要を示す図である。

【図５】 図５は第２実施形態の半導体薄膜の製造方法
を用いた液晶表示装置のアクティブマトリクス基板の平
面図である。

【図６】 図６は第２実施形態の半導体薄膜の製造方法
を示す工程図である。

【図７】 図７はケイ素膜表面おける原子間力顕微鏡
(ＡＦＭ)像を示す図である。

【符号の説明】

１,３１…基板、 ２,３２…下地膜、 ３,３３…非晶質ケイ素膜、 ４,３４…レーザー光、 ５,３５…活性領域、 ３６…マスク、 ７,３７…ゲート絶縁膜、 ８,３８…ゲート電極、 ９…陽極酸化層、 １０,４０…不純物イオン、 １１,４１…チャネル領域、 １２,４２…ソース領域、 １３,４３…ドレイン領域、 １４,４４…層間絶縁膜、 １５,４５…ソース電極、 １６,４６…画素電極、 １７,４７…画素用Ｎチャネル型薄膜トランジスタ、 ４８…補助容量。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０１Ｌ 29/78 ６２７Ｅ

Claims (13)

【特許請求の範囲】
1. 【請求項１】 膜中水素濃度が１×１０²⁰atoms／cm³以
   下の非晶質または微結晶状態のケイ素膜にエネルギービ
   ームを照射することによって結晶化させたケイ素膜であ
   ることを特徴とする半導体薄膜。
2. 【請求項２】 請求項１に記載の半導体薄膜おいて、 上記非晶質または微結晶状態のケイ素膜の膜中水素濃度
   が２×１０¹⁹atoms／cm³以下であることを特徴とする半
   導体薄膜。
3. 【請求項３】 請求項１または２に記載の半導体薄膜に
   おいて、 上記エネルギービーム照射後のケイ素膜表面の平均面粗
   さＲaは、５nm以下であり、かつ、上記ケイ素膜自体の
   膜剥がれが起こっていないことを特徴とする半導体薄
   膜。
4. 【請求項４】 請求項３に記載の半導体薄膜において、 上記ケイ素膜表面の平均面粗さＲaは、原子間力顕微鏡
   によって１０μm□以下の測定エリアに対して測定され
   た値であることを特徴とする半導体薄膜。
5. 【請求項５】 請求項１乃至４のいずれか１つに記載の
   半導体薄膜において、 上記非晶質または微結晶状態のケイ素膜の厚さが２０nm
   から６０nmの範囲内であることを特徴とする半導体薄
   膜。
6. 【請求項６】 膜中水素濃度が１×１０²⁰atoms／cm³以
   下の非晶質または微結晶状態のケイ素膜を堆積する工程
   と、 上記ケイ素膜に対してエネルギービームを照射すること
   によって、上記ケイ素膜を結晶化させる工程とを有する
   ことを特徴とする半導体薄膜の製造方法。
7. 【請求項７】 請求項６に記載の半導体薄膜の製造方法
   において、 上記非晶質または微結晶状態のケイ素膜を堆積する工程
   において、上記ケイ素膜の膜中水素濃度を２×１０¹⁹at
   oms／cm³以下にしたことを特徴とする半導体薄膜の製造
   方法。
8. 【請求項８】 請求項６または７に記載の半導体薄膜の
   製造方法において、 上記非晶質または微結晶状態のケイ素膜を結晶化するた
   めのエネルギービームは、波長５００nm以下のレーザー
   光であることを特徴とする半導体薄膜の製造方法。
9. 【請求項９】 請求項８に記載の半導体薄膜の製造方法
   において、 上記波長５００nm以下のレーザー光は波長３０８nmのＸ
   eＣlエキシマレーザー光であって、上記ケイ素膜に対し
   て照射エネルギー密度が２５０〜４００mJ／cm²の範囲
   内の上記ＸeＣlエキシマレーザー光を照射することによ
   って、上記ケイ素膜を結晶化させることを特徴とする半
   導体薄膜の製造方法。
10. 【請求項１０】 請求項６乃至９のいずれか１つに記載
    の半導体薄膜の製造方法において、 上記膜中水素濃度を有する非晶質または微結晶状態のケ
    イ素膜を堆積する工程において、シリコンターゲットを
    用いたスパッタリング法により上記ケイ素膜を堆積する
    ことを特徴とする半導体薄膜の製造方法。
11. 【請求項１１】 請求項６乃至９のいずれか１つに記載
    の半導体薄膜の製造方法において、 上記膜中水素濃度を有する非晶質または微結晶状態のケ
    イ素膜を堆積する工程を、ＳiＨ₄ガスを用いて、温度５
    ５０℃以上の化学気相成長法により上記ケイ素膜を堆積
    することを特徴とする半導体薄膜の製造方法。
12. 【請求項１２】 絶縁表面を有する基板上に構成された
    トップゲート型薄膜トランジスタを有する薄膜半導体装
    置において、 上記薄膜トランジスタの活性領域を、請求項１乃至５の
    いずれか１つに記載の半導体薄膜を用いて形成したこと
    を特徴とする薄膜半導体装置。
13. 【請求項１３】 絶縁表面を有する基板上に構成された
    画素電極を駆動する薄膜トランジスタを有し、上記薄膜
    トランジスタに上記画素電極による液晶容量と並列に補
    助容量が接続された薄膜半導体装置において、 上記薄膜トランジスタのチャネル領域とその薄膜トラン
    ジスタに接続された上記補助容量を構成する一方の電極
    とを、請求項１乃至５に記載のいずれか１つの半導体薄
    膜を用いて形成したことを特徴とする薄膜半導体装置。