JPH04293311A - 弾性表面波装置 - Google Patents
弾性表面波装置Info
- Publication number
- JPH04293311A JPH04293311A JP3057491A JP5749191A JPH04293311A JP H04293311 A JPH04293311 A JP H04293311A JP 3057491 A JP3057491 A JP 3057491A JP 5749191 A JP5749191 A JP 5749191A JP H04293311 A JPH04293311 A JP H04293311A
- Authority
- JP
- Japan
- Prior art keywords
- acoustic wave
- surface acoustic
- base plate
- wave device
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000010897 surface acoustic wave method Methods 0.000 title claims abstract description 42
- 238000004806 packaging method and process Methods 0.000 claims abstract description 23
- 229910000679 solder Inorganic materials 0.000 claims abstract description 20
- 239000002184 metal Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 238000007789 sealing Methods 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 239000006071 cream Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】この発明は、弾性表面波装置に関
するもので、特に、弾性表面波装置に含まれる弾性表面
波素子チップを気密的にパッケージングするための構造
に関するものである。
するもので、特に、弾性表面波装置に含まれる弾性表面
波素子チップを気密的にパッケージングするための構造
に関するものである。
【0002】
【従来の技術】この発明にとって興味ある従来の弾性表
面波装置が、図3および図4に示されている。
面波装置が、図3および図4に示されている。
【0003】図示された弾性表面波装置1は、表面実装
可能とされた構造を有している。弾性表面波装置1は、
弾性表面波素子チップ2を備える。チップ2を気密的に
パッケージングするためのパッケージング部材は、たと
えばアルミナからなるベース板3および金属キャップ4
から構成される。金属キャップ4は、ベース板3に対し
て、たとえば溶接により、気密的に接合される。
可能とされた構造を有している。弾性表面波装置1は、
弾性表面波素子チップ2を備える。チップ2を気密的に
パッケージングするためのパッケージング部材は、たと
えばアルミナからなるベース板3および金属キャップ4
から構成される。金属キャップ4は、ベース板3に対し
て、たとえば溶接により、気密的に接合される。
【0004】ベース板3には、スルーホール5および6
が設けられる。これらスルーホール5および6の各々の
上端面を覆うように、導電ランド7および8がベース板
3の上面上に設けられ、同じく各々の下端面を覆うよう
に、外部電極9および10がベース板3の下面上に設け
られる。これら導電ランド7および8ならびに外部電極
9および10は、たとえば銅を厚膜印刷することにより
形成され、この形成と同時に、スルーホール5および6
内には、スルーホール接続部11および12がそれぞれ
形成される。
が設けられる。これらスルーホール5および6の各々の
上端面を覆うように、導電ランド7および8がベース板
3の上面上に設けられ、同じく各々の下端面を覆うよう
に、外部電極9および10がベース板3の下面上に設け
られる。これら導電ランド7および8ならびに外部電極
9および10は、たとえば銅を厚膜印刷することにより
形成され、この形成と同時に、スルーホール5および6
内には、スルーホール接続部11および12がそれぞれ
形成される。
【0005】弾性表面波素子チップ2は、ベース板3上
に固定され、ボンディングワイヤ13および14を介し
て、導電ランド7および8と電気的に接続される。
に固定され、ボンディングワイヤ13および14を介し
て、導電ランド7および8と電気的に接続される。
【0006】
【発明が解決しようとする課題】しかしながら、上述の
ように、ベース板3と金属キャップ4とにより構成され
たパッケージング部材には、気密性に関して、解決され
るべき問題を含んでいる。すなわち、この問題は、ベー
ス板3に設けられたスルーホール5および6に由来して
おり、スルーホール5および6内にスルーホール接続部
11および12を与える厚膜印刷だけでは、スルーホー
ル5および6を完全に塞ぐことができない場合がある。 したがって、スルーホール5および6においてリークが
発生することがあり、このようなスルーホール5および
6が形成されたベース板3を備えるパッケージング部材
は、気密性に関して高い信頼性を望むことができなかっ
た。
ように、ベース板3と金属キャップ4とにより構成され
たパッケージング部材には、気密性に関して、解決され
るべき問題を含んでいる。すなわち、この問題は、ベー
ス板3に設けられたスルーホール5および6に由来して
おり、スルーホール5および6内にスルーホール接続部
11および12を与える厚膜印刷だけでは、スルーホー
ル5および6を完全に塞ぐことができない場合がある。 したがって、スルーホール5および6においてリークが
発生することがあり、このようなスルーホール5および
6が形成されたベース板3を備えるパッケージング部材
は、気密性に関して高い信頼性を望むことができなかっ
た。
【0007】それゆえに、この発明の目的は、気密性に
関して高い信頼性を期待できるパッケージング構造を備
える弾性表面波装置を提供しようとすることである。
関して高い信頼性を期待できるパッケージング構造を備
える弾性表面波装置を提供しようとすることである。
【0008】
【課題を解決するための手段】この発明は、弾性表面波
素子チップおよび前記弾性表面波素子チップを気密的に
パッケージングするためのパッケージング部材を備え、
前記パッケージング部材の一部がベース板によって構成
され、前記ベース板には、スルーホールおよび前記スル
ーホール内に形成されるスルーホール接続部が設けられ
、前記スルーホール接続部を介して前記弾性表面波素子
チップと前記パッケージング部材の外部との電気的接続
が達成される、弾性表面波装置に向けられるものであっ
て、上述した技術的課題を解決するため、前記スルーホ
ール接続部上に前記スルーホールを塞ぐように半田バン
プが形成されることを特徴としている。また、この半田
バンプは、前記弾性表面波素子チップと前記スルーホー
ル接続部との電気的接続を達成する機能をも果たしてい
る。
素子チップおよび前記弾性表面波素子チップを気密的に
パッケージングするためのパッケージング部材を備え、
前記パッケージング部材の一部がベース板によって構成
され、前記ベース板には、スルーホールおよび前記スル
ーホール内に形成されるスルーホール接続部が設けられ
、前記スルーホール接続部を介して前記弾性表面波素子
チップと前記パッケージング部材の外部との電気的接続
が達成される、弾性表面波装置に向けられるものであっ
て、上述した技術的課題を解決するため、前記スルーホ
ール接続部上に前記スルーホールを塞ぐように半田バン
プが形成されることを特徴としている。また、この半田
バンプは、前記弾性表面波素子チップと前記スルーホー
ル接続部との電気的接続を達成する機能をも果たしてい
る。
【0009】
【作用】この発明によれば、半田バンプがスルーホール
を塞ぐように形成されるので、スルーホール接続部がス
ルーホールを埋める態様にかかわらず、スルーホールを
完全に密封することができる。
を塞ぐように形成されるので、スルーホール接続部がス
ルーホールを埋める態様にかかわらず、スルーホールを
完全に密封することができる。
【0010】
【発明の効果】したがって、この発明によれば、スルー
ホールが設けられたベース板をパッケージング部材の一
部として用いても、スルーホールの存在に起因するリー
クの発生を防止することができ、気密性に関して高い信
頼性を有するパッケージング構造を持つ弾性表面波装置
を得ることができる。
ホールが設けられたベース板をパッケージング部材の一
部として用いても、スルーホールの存在に起因するリー
クの発生を防止することができ、気密性に関して高い信
頼性を有するパッケージング構造を持つ弾性表面波装置
を得ることができる。
【0011】また、半田バンプは、弾性表面波素子チッ
プとスルーホール接続部との電気的接続を行なうために
も用いられるので、従来行なわれていたワイヤボンディ
ング工程を省略することができる。
プとスルーホール接続部との電気的接続を行なうために
も用いられるので、従来行なわれていたワイヤボンディ
ング工程を省略することができる。
【0012】
【実施例】図1は、この発明の一実施例による弾性表面
波装置21を示す断面図である。
波装置21を示す断面図である。
【0013】この弾性表面波装置21は、弾性表面波素
子チップ22を備える。チップ22には、インタディジ
タルトランスデューサ等が形成されるが、このようなイ
ンタディジタルトランスデューサが形成された面と対向
して、たとえばアルミナからなるベース板23が配置さ
れる。この実施例では、ベース板23とともに、チップ
22もまた、パッケージング部材の一部を構成している
。
子チップ22を備える。チップ22には、インタディジ
タルトランスデューサ等が形成されるが、このようなイ
ンタディジタルトランスデューサが形成された面と対向
して、たとえばアルミナからなるベース板23が配置さ
れる。この実施例では、ベース板23とともに、チップ
22もまた、パッケージング部材の一部を構成している
。
【0014】ベース板23の上面には、導電ランド24
,25,26が形成され、ベース板23の下面には、外
部電極27および28が形成される。また、導電ランド
24と外部電極27との間には、スルーホール29が設
けられ、導電ランド25と外部電極28との間には、ス
ルーホール30が設けられる。導電ランド24〜26な
らびに外部電極27および28は、たとえば銅を厚膜印
刷することにより形成され、この形成と同時に、スルー
ホール29および30内には、スルーホール接続部31
および32がそれぞれ形成される。
,25,26が形成され、ベース板23の下面には、外
部電極27および28が形成される。また、導電ランド
24と外部電極27との間には、スルーホール29が設
けられ、導電ランド25と外部電極28との間には、ス
ルーホール30が設けられる。導電ランド24〜26な
らびに外部電極27および28は、たとえば銅を厚膜印
刷することにより形成され、この形成と同時に、スルー
ホール29および30内には、スルーホール接続部31
および32がそれぞれ形成される。
【0015】スルーホール接続部31および32上にお
いて、スルーホール29および30を塞ぐように、半田
バンプ33および34がそれぞれ形成される。これら半
田バンプ33および34は、チップ22とスルーホール
接続部31および32との電気的接続をも達成している
。したがって、この弾性表面波装置21は、外部電極2
7および28を回路基板に電気的に接続することにより
、回路基板に対して表面実装可能である。
いて、スルーホール29および30を塞ぐように、半田
バンプ33および34がそれぞれ形成される。これら半
田バンプ33および34は、チップ22とスルーホール
接続部31および32との電気的接続をも達成している
。したがって、この弾性表面波装置21は、外部電極2
7および28を回路基板に電気的に接続することにより
、回路基板に対して表面実装可能である。
【0016】前述した導電ランド26は、ベース板23
の上面の全周に沿って延びるようにループ状に形成され
ている。また、チップ22側には、図示しないが、導電
ランド26に対応するメタライジング膜が形成されてい
る。これら導電ランド26とメタライジング膜とを連結
するように、半田封止枠35が設けられる。半田封止枠
35は、チップ22における弾性表面波の伝搬を許容す
る空間を、チップ22とベース板23との間に形成する
とともに、パッケージング部材の一部を構成して、上述
の空間を気密的に封止する機能をも果たしている。半田
封止枠35は、また、半田バンプ33および34と同様
、電気的接続のために用いられてもよい。
の上面の全周に沿って延びるようにループ状に形成され
ている。また、チップ22側には、図示しないが、導電
ランド26に対応するメタライジング膜が形成されてい
る。これら導電ランド26とメタライジング膜とを連結
するように、半田封止枠35が設けられる。半田封止枠
35は、チップ22における弾性表面波の伝搬を許容す
る空間を、チップ22とベース板23との間に形成する
とともに、パッケージング部材の一部を構成して、上述
の空間を気密的に封止する機能をも果たしている。半田
封止枠35は、また、半田バンプ33および34と同様
、電気的接続のために用いられてもよい。
【0017】半田バンプ33および34ならびに半田封
止枠35は、たとえば、クリーム半田を付与し、これを
加熱して溶融させた後、固化することにより形成するこ
とができる。
止枠35は、たとえば、クリーム半田を付与し、これを
加熱して溶融させた後、固化することにより形成するこ
とができる。
【0018】図2は、この発明の他の実施例による弾性
表面波装置41を示す断面図である。
表面波装置41を示す断面図である。
【0019】弾性表面波装置41は、弾性表面波素子チ
ップ42を備える。この実施例では、チップ42を気密
的にパッケージングするため、たとえばアルミナからな
るベース板43とたとえば金属からなるキャップ44と
から構成されるパッケージング部材が用いられる。キャ
ップ44は、ベース板43に対して、たとえば溶接によ
り気密的に接合される。
ップ42を備える。この実施例では、チップ42を気密
的にパッケージングするため、たとえばアルミナからな
るベース板43とたとえば金属からなるキャップ44と
から構成されるパッケージング部材が用いられる。キャ
ップ44は、ベース板43に対して、たとえば溶接によ
り気密的に接合される。
【0020】ベース板43の上面には、導電ランド45
および46が形成され、他方、ベース板43の下面には
、外部電極47および48が形成される。また、導電ラ
ンド45と外部電極47との間には、スルーホール49
が設けられ、導電ランド46と外部電極48との間には
、スルーホール50が設けられる。これらスルーホール
49および50内には、導電ランド45および46なら
びに外部電極47および48が厚膜印刷により形成され
ると同時に、スルーホール接続部51および52が形成
される。
および46が形成され、他方、ベース板43の下面には
、外部電極47および48が形成される。また、導電ラ
ンド45と外部電極47との間には、スルーホール49
が設けられ、導電ランド46と外部電極48との間には
、スルーホール50が設けられる。これらスルーホール
49および50内には、導電ランド45および46なら
びに外部電極47および48が厚膜印刷により形成され
ると同時に、スルーホール接続部51および52が形成
される。
【0021】スルーホール接続部51および52上には
、半田バンプ53および54が、スルーホール49およ
び50をそれぞれ塞ぐように形成される。チップ42は
、インタディジタルトランスデューサ等が形成された面
をベース板43側に向けた状態で配置され、半田バンプ
53および54により、チップ22とスルーホール接続
部51および52との電気的接続も達成される。
、半田バンプ53および54が、スルーホール49およ
び50をそれぞれ塞ぐように形成される。チップ42は
、インタディジタルトランスデューサ等が形成された面
をベース板43側に向けた状態で配置され、半田バンプ
53および54により、チップ22とスルーホール接続
部51および52との電気的接続も達成される。
【0022】この実施例では、半田バンプ53および5
4は、チップ42をベース板43に対して固定するとと
に、チップ42とベース板43との間に弾性表面波の伝
搬に必要な空間を形成する機能をも果たしている。
4は、チップ42をベース板43に対して固定するとと
に、チップ42とベース板43との間に弾性表面波の伝
搬に必要な空間を形成する機能をも果たしている。
【図1】この発明の一実施例による弾性表面波装置21
を示す断面図である。
を示す断面図である。
【図2】この発明の他の実施例による弾性表面波装置4
1を示す断面図である。
1を示す断面図である。
【図3】従来の弾性表面波装置1を示す断面図である。
【図4】図3に示した弾性表面波装置1の斜視図であり
、金属キャップ4の一部が破断されている。
、金属キャップ4の一部が破断されている。
21,41 弾性表面波装置
22,42 弾性表面波素子チップ
23,43 ベース板
27,28,47,48 外部電極
Claims (1)
- 【請求項1】 弾性表面波素子チップおよび前記弾性
表面波素子チップを気密的にパッケージングするための
パッケージング部材を備え、前記パッケージング部材の
一部がベース板によって構成され、前記ベース板には、
スルーホールおよび前記スルーホール内に形成されるス
ルーホール接続部が設けられ、前記スルーホール接続部
を介して前記弾性表面波素子チップと前記パッケージン
グ部材の外部との電気的接続が達成される、弾性表面波
装置において、前記スルーホール接続部上に前記スルー
ホールを塞ぐように半田バンプが形成されるとともに、
前記半田バンプにより前記弾性表面波素子チップと前記
スルーホール接続部との電気的接続が達成されることを
特徴とする、弾性表面波装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3057491A JPH04293311A (ja) | 1991-03-22 | 1991-03-22 | 弾性表面波装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3057491A JPH04293311A (ja) | 1991-03-22 | 1991-03-22 | 弾性表面波装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04293311A true JPH04293311A (ja) | 1992-10-16 |
Family
ID=13057196
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3057491A Withdrawn JPH04293311A (ja) | 1991-03-22 | 1991-03-22 | 弾性表面波装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04293311A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08162897A (ja) * | 1994-12-06 | 1996-06-21 | Nec Corp | 弾性表面波デバイス |
EP1445861A2 (en) | 2003-01-07 | 2004-08-11 | Hitachi Ltd. | Electronic device and method of manufacturing the same |
JP2005212017A (ja) * | 2004-01-28 | 2005-08-11 | Kyocera Corp | 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法 |
JP2007013017A (ja) * | 2005-07-04 | 2007-01-18 | Sony Corp | 電子デバイス装置およびその製造方法 |
US7517734B2 (en) | 2003-10-01 | 2009-04-14 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing a wafer level package with a cap structure for hermetically sealing a micro device |
-
1991
- 1991-03-22 JP JP3057491A patent/JPH04293311A/ja not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08162897A (ja) * | 1994-12-06 | 1996-06-21 | Nec Corp | 弾性表面波デバイス |
EP1445861A2 (en) | 2003-01-07 | 2004-08-11 | Hitachi Ltd. | Electronic device and method of manufacturing the same |
US7211934B2 (en) | 2003-01-07 | 2007-05-01 | Hitachi, Ltd. | Electronic device and method of manufacturing the same |
US7517734B2 (en) | 2003-10-01 | 2009-04-14 | Samsung Electro-Mechanics Co., Ltd. | Method of manufacturing a wafer level package with a cap structure for hermetically sealing a micro device |
JP2005212017A (ja) * | 2004-01-28 | 2005-08-11 | Kyocera Corp | 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法 |
JP2007013017A (ja) * | 2005-07-04 | 2007-01-18 | Sony Corp | 電子デバイス装置およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04293310A (ja) | 弾性表面波装置 | |
JP3669463B2 (ja) | 樹脂封止表面実装型電子部品 | |
JPH04293311A (ja) | 弾性表面波装置 | |
JPH0818390A (ja) | 弾性表面波装置 | |
JP2511136Y2 (ja) | 電子部品用メタルパッケ―ジ | |
JP3546506B2 (ja) | 電子部品およびその製造方法 | |
JP2008011125A (ja) | 弾性表面波デバイス | |
JPH104152A (ja) | 電子部品 | |
JP2001053546A (ja) | 圧電発振器の構造 | |
JP2001284373A (ja) | 電子部品 | |
JP2721748B2 (ja) | Ic用メタルパッケージ | |
JPS63263810A (ja) | 表面波装置 | |
JPH10290140A (ja) | 弾性表面波装置 | |
JPS61198656A (ja) | 半導体装置 | |
JP2004047897A (ja) | 電子部品および電子部品の製造方法 | |
JP2003163563A (ja) | 圧電装置 | |
JPH01273390A (ja) | 電気回路部品 | |
JPS63263809A (ja) | 表面波装置 | |
JP2985520B2 (ja) | 半導体装置封止用セラミックス構造体およびその製造方法ならびにそのふた材 | |
JP2728585B2 (ja) | 半導体素子収納用パッケージ | |
JP2004063960A (ja) | 電子装置 | |
JPH0541570A (ja) | 電子回路部品実装用パツケージ | |
JPH02179017A (ja) | 弾性表面波装置 | |
JPH07307420A (ja) | 半導体装置 | |
JPH09232899A (ja) | 電子素子のパッケージ実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |