JPH04287512A - グリッジノイズ除去回路 - Google Patents
グリッジノイズ除去回路Info
- Publication number
- JPH04287512A JPH04287512A JP3051909A JP5190991A JPH04287512A JP H04287512 A JPH04287512 A JP H04287512A JP 3051909 A JP3051909 A JP 3051909A JP 5190991 A JP5190991 A JP 5190991A JP H04287512 A JPH04287512 A JP H04287512A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output signal
- glitch noise
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008030 elimination Effects 0.000 title 1
- 238000003379 elimination reaction Methods 0.000 title 1
- 230000001934 delay Effects 0.000 claims description 4
- 230000006866 deterioration Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、グリッジノイズのある
信号からグリッジノイズを除去するためのグリッジノイ
ズ除去回路に関する。
信号からグリッジノイズを除去するためのグリッジノイ
ズ除去回路に関する。
【０００２】
【従来の技術】通常「ひげ」とよばれているグリッジノ
イズのある信号からグリッジノイズを除去するための従
来のグリッジノイズ除去回路は、コンデンサによる積分
回路を用い、グリッジノイズのレベルが、後段の素子の
スレッショルドレベルに到達しないように抑制すること
によってグリッジノイズを除去している。
イズのある信号からグリッジノイズを除去するための従
来のグリッジノイズ除去回路は、コンデンサによる積分
回路を用い、グリッジノイズのレベルが、後段の素子の
スレッショルドレベルに到達しないように抑制すること
によってグリッジノイズを除去している。
【０００３】
【発明が解決しようとする課題】上述したような従来の
グリッジノイズ除去回路は、グリッジノイズの幅が大き
いときはグリッジノイズが除去できないのみならず、積
分による波形の劣化があるという欠点を有している。
グリッジノイズ除去回路は、グリッジノイズの幅が大き
いときはグリッジノイズが除去できないのみならず、積
分による波形の劣化があるという欠点を有している。
【０００４】
【課題を解決するための手段】本発明のグリッジノイズ
除去回路は、入力信号を所定の時間だけ遅延させる遅延
回路と、前記遅延回路の出力信号と前記入力信号とを入
力するナンド回路と、前記遅延回路の出力信号と前記入
力信号とを入力するオア回路と、前記ナンド回路の出力
信号をセット信号として入力し前記オア回路の出力信号
をリセット信号として入力して指定された真理値表に従
ったハイレベルの信号またはローレベルの信号または前
の論理値を保持した信号を出力するＳ−Ｒフリップフロ
ップとを備えている。
除去回路は、入力信号を所定の時間だけ遅延させる遅延
回路と、前記遅延回路の出力信号と前記入力信号とを入
力するナンド回路と、前記遅延回路の出力信号と前記入
力信号とを入力するオア回路と、前記ナンド回路の出力
信号をセット信号として入力し前記オア回路の出力信号
をリセット信号として入力して指定された真理値表に従
ったハイレベルの信号またはローレベルの信号または前
の論理値を保持した信号を出力するＳ−Ｒフリップフロ
ップとを備えている。
【０００５】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００６】図１は本発明の一実施例を示す回路図、図
２は図１の実施例のＳ−Ｒフリップフロップの真理値を
示す真理値図、図３は図１の実施例の動作を示すタイミ
ングチャートである。
２は図１の実施例のＳ−Ｒフリップフロップの真理値を
示す真理値図、図３は図１の実施例の動作を示すタイミ
ングチャートである。
【０００７】図１において、遅延回路１は、入力信号１
１を所定の時間ｔだけ遅延させて出力信号１２を出力す
る。ナンド回路２は、入力信号１１と出力信号１２とを
入力してそれらの論理積を反転させた出力信号１４を出
力する。オア回路３は、入力信号１１と出力信号１２と
を入力してそれらの論理和の出力信号１３を出力する。 Ｓ−Ｒフリップフロップ４は、ナンド回路２の出力信号
１４をセット信号として入力し、オア回路３の出力信号
１３をリセット信号として図２の真理値図に示す条件で
出力信号１５を出力する。すなわち、出力信号１５は、
出力信号１４がローレベルのときは、出力信号１３がハ
イレベルでもローレベルでもハイレベルとなり、出力信
号１４がハイレベルのときは、出力信号１３がローレベ
ルのときはローレベルとなり、出力信号１３がハイレベ
ルのときは前の論理値を保持する。
１を所定の時間ｔだけ遅延させて出力信号１２を出力す
る。ナンド回路２は、入力信号１１と出力信号１２とを
入力してそれらの論理積を反転させた出力信号１４を出
力する。オア回路３は、入力信号１１と出力信号１２と
を入力してそれらの論理和の出力信号１３を出力する。 Ｓ−Ｒフリップフロップ４は、ナンド回路２の出力信号
１４をセット信号として入力し、オア回路３の出力信号
１３をリセット信号として図２の真理値図に示す条件で
出力信号１５を出力する。すなわち、出力信号１５は、
出力信号１４がローレベルのときは、出力信号１３がハ
イレベルでもローレベルでもハイレベルとなり、出力信
号１４がハイレベルのときは、出力信号１３がローレベ
ルのときはローレベルとなり、出力信号１３がハイレベ
ルのときは前の論理値を保持する。
【０００８】このように構成することにより、図３に示
すように、入力信号１１に含まれている不要なグリッジ
ノイズ２１および２２は、出力信号１５から完全に除去
される。このとき除去できるグリッジノイズの幅は、遅
延回路１の遅延時間ｔ以下である。
すように、入力信号１１に含まれている不要なグリッジ
ノイズ２１および２２は、出力信号１５から完全に除去
される。このとき除去できるグリッジノイズの幅は、遅
延回路１の遅延時間ｔ以下である。
【０００９】
【発明の効果】以上説明したように、本発明のグリッジ
ノイズ除去回路は、入力信号を所定の時間だけ遅延させ
る遅延回路と、遅延回路の出力信号と入力信号とを入力
するナンド回路およびオア回路と、ナンド回路の出力信
号をセット信号として入力しオア回路の出力信号をリセ
ット信号として入力するＳ−Ｒフリップフロップとを設
けることにより、波形の劣化を伴わずに遅延回路の遅延
時間ｔ以下の幅の不要なグリッジノイズを完全に除去で
きるという効果がある。
ノイズ除去回路は、入力信号を所定の時間だけ遅延させ
る遅延回路と、遅延回路の出力信号と入力信号とを入力
するナンド回路およびオア回路と、ナンド回路の出力信
号をセット信号として入力しオア回路の出力信号をリセ
ット信号として入力するＳ−Ｒフリップフロップとを設
けることにより、波形の劣化を伴わずに遅延回路の遅延
時間ｔ以下の幅の不要なグリッジノイズを完全に除去で
きるという効果がある。
【図１】本発明の一実施例を示す回路図である。
【図２】図１の実施例のＳ−Ｒフリップフロップの真理
値を示す真理値図である。
値を示す真理値図である。
【図３】図１の実施例の動作を示すタイミングチャート
である。
である。
１ 遅延回路
２ ナンド回路
３ オア回路
４ Ｓ−Ｒフリップフロップ
１１ 入力信号
１２ 出力信号
１３ 出力信号
１４ 出力信号
１５ 出力信号
２１ グリッジノイズ
２２ グリッジノイズ
Claims (2)
- 【請求項１】 入力信号を所定の時間だけ遅延させる
遅延回路と、前記遅延回路の出力信号と前記入力信号と
を入力するナンド回路と、前記遅延回路の出力信号と前
記入力信号とを入力するオア回路と、前記ナンド回路の
出力信号をセット信号として入力し前記オア回路の出力
信号をリセット信号として入力するＳ−Ｒフリップフロ
ップとを備えることを特徴とするグリッジノイズ除去回
路。 - 【請求項２】 入力信号を所定の時間だけ遅延させる
遅延回路と、前記遅延回路の出力信号と前記入力信号と
を入力するナンド回路と、前記遅延回路の出力信号と前
記入力信号とを入力するオア回路と、前記ナンド回路の
出力信号をセット信号として入力し前記オア回路の出力
信号をリセット信号として入力して指定された真理値表
に従ったハイレベルまたはローレベルまたは前の論理値
を保持した信号を出力するＳ−Ｒフリップフロップとを
備えることを特徴とするグリッジノイズ除去回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3051909A JPH04287512A (ja) | 1991-03-18 | 1991-03-18 | グリッジノイズ除去回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3051909A JPH04287512A (ja) | 1991-03-18 | 1991-03-18 | グリッジノイズ除去回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04287512A true JPH04287512A (ja) | 1992-10-13 |
Family
ID=12900005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3051909A Pending JPH04287512A (ja) | 1991-03-18 | 1991-03-18 | グリッジノイズ除去回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04287512A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001018963A1 (en) * | 1999-09-07 | 2001-03-15 | Lockheed Martin Corporation | Digital glitch filter |
| US6535057B2 (en) | 2000-05-29 | 2003-03-18 | Stmicroelectronics Ltd. | Programmable glitch filter |
| US11550978B2 (en) | 2018-12-17 | 2023-01-10 | Mitsubishi Electric Corporation | Circuit design assistance system and computer readable medium |
| WO2024119698A1 (zh) * | 2022-12-05 | 2024-06-13 | 上海裕芯电子科技有限公司 | 一种用于轻触开关的增强型消抖电路 |
-
1991
- 1991-03-18 JP JP3051909A patent/JPH04287512A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001018963A1 (en) * | 1999-09-07 | 2001-03-15 | Lockheed Martin Corporation | Digital glitch filter |
| US6535057B2 (en) | 2000-05-29 | 2003-03-18 | Stmicroelectronics Ltd. | Programmable glitch filter |
| US11550978B2 (en) | 2018-12-17 | 2023-01-10 | Mitsubishi Electric Corporation | Circuit design assistance system and computer readable medium |
| WO2024119698A1 (zh) * | 2022-12-05 | 2024-06-13 | 上海裕芯电子科技有限公司 | 一种用于轻触开关的增强型消抖电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5475922A (en) | Pulse noise limiter circuit | |
| JPH04287512A (ja) | グリッジノイズ除去回路 | |
| JPS5842656B2 (ja) | 「ろ」波回路 | |
| KR880004462A (ko) | 디지탈 비디오 신호 처리 회로 | |
| JP2956309B2 (ja) | 信号受信回路 | |
| JPH06132791A (ja) | ノイズ除去回路 | |
| JP2003163583A (ja) | 非同期型ノイズフィルタ回路 | |
| JPS6010913A (ja) | パルス信号のノイズ除去回路 | |
| JPH04371016A (ja) | パルス幅補正回路 | |
| JPH03231508A (ja) | グリッジ除去回路 | |
| JPH08242153A (ja) | ラッチ回路 | |
| JPS6141220A (ja) | デイジタル信号遅延回路 | |
| KR970013725A (ko) | 시간지연을 이용한 글리치(glitch)제거회로 | |
| JPS5934188Y2 (ja) | 信号入力回路 | |
| JP2970540B2 (ja) | デューティ補正回路 | |
| JPH02170616A (ja) | 論理集積回路 | |
| JPS5895421A (ja) | 誤動作防止装置 | |
| JPH0578046B2 (ja) | ||
| JPS6198014A (ja) | ノイズパルス除去装置 | |
| JPH02179115A (ja) | デジタル信号処理回路 | |
| JPS62135079A (ja) | 輝度信号処理回路 | |
| KR960004389Y1 (ko) | Msx 컴퓨터와 롬팩(rom pack)의 음성합성 제어회로 | |
| KR100204010B1 (ko) | 글리치 제거 회로 | |
| JPH05243923A (ja) | 雑音除去回路 | |
| JPS62114320A (ja) | デイジタル入力回路の雑音除去方式 |